一種基于芯片的測試處理方法及裝置的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及芯片技術(shù)領(lǐng)域，特別是涉及一種基于芯片的測試處理方法和一種基于芯片的測試處理裝置。
【背景技術(shù)】
[0002]日常工作中，為了確保編程和擦除操作的可靠性，在芯片的編程或擦除操作完成后，需要進(jìn)行檢測(Verify)，以確定是否編程或擦除操作成功。
[0003]目前，Verify是通過電流進(jìn)行驗(yàn)證。以檢測快閃存儲器(NAND FLASH)是否編程成功為例，通過檢測在NAND FLASH輸出端口(如SBUS端口)的電流大小，與預(yù)設(shè)的參考電流比較，以判定是否編程成功。
[0004]然而，NAND FLASH的存儲陣列中通常會存在壞的存儲列，在設(shè)計(jì)NAND FLASH的時(shí)候，需要加入一些替換資源(Redundancy)，即替換列，用以替換NAND FLASH中壞的存儲列。在實(shí)際應(yīng)用中，替換存儲列中也會存在壞的替換列。在進(jìn)行Verify時(shí)，這些壞存儲列和壞的替換列會影響輸出端口(如SBUS端口)的電流，使得獲取到的電流不準(zhǔn)確，進(jìn)而導(dǎo)致無法準(zhǔn)確獲知編程或擦除操作是否成功。

【發(fā)明內(nèi)容】

[0005]鑒于上述問題，提出了本發(fā)明實(shí)施例以便提供一種克服上述問題或者至少部分地解決上述問題的一種基于芯片的測試處理方法和相應(yīng)的一種基于芯片的測試處理裝置。
[0006]為了解決上述問題，本發(fā)明實(shí)施例公開了一種基于芯片的測試處理方法，包括:
[0007]在執(zhí)行測試時(shí)，通過鎖存器控制輸出支路斷開以屏蔽壞存儲列的輸入端口的電流，其中，所述輸出支路用于將存儲列的輸入端口的電流傳輸?shù)捷敵龆丝?；
[0008]在所述輸出端口中檢測經(jīng)由測試支路傳輸?shù)碾娏?，依?jù)所檢測的電流確定測試結(jié)果Ο
[0009]可選地，所述測試包括存儲單元電流測試和操作檢測，所述輸出支路包括第一輸出支路和第二輸出支路，其中，所述第一輸出支路用于在執(zhí)行存儲單元電流測試時(shí)將存儲列的輸入端口的電流傳輸?shù)捷敵龆丝?，所述第二輸出支路用于在?zhí)行操作檢測時(shí)將存儲列的輸入端口的電流傳輸?shù)捷敵龆丝凇?br>[0010]可選地，所述鎖存器包括第一端口和第二端口，所述在執(zhí)行測試時(shí)，通過鎖存器控制輸出支路斷開的步驟，包括:
[0011]在執(zhí)行測試時(shí)，通過鎖存信號使鎖存器處于鎖存狀態(tài)，鎖存芯片內(nèi)部的壞存儲列的信息；
[0012]處于鎖存狀態(tài)的鎖存器通過第一端口控制第一輸出支路斷開，并通過第二端口控制第二輸出支路斷開。
[0013]可選地，所述第一輸出支路包括第一晶體管，所述第二輸出支路包括第二晶體管，所述鎖存器通過第一端口控制第一輸出支路斷開，并通過第二端口控制第二輸出支路斷開的步驟，包括:
[0014]通過所述第一端口控制第一晶體管截止以斷開第一輸出支路；
[0015]通過所述第二端口控制第二晶體管截止以斷開第二輸出支路。
[0016]可選地，在執(zhí)行操作檢測時(shí)，所述測試支路具體用于將存儲列的輸入端口的參考電流傳輸?shù)捷敵龆丝凇?br>[0017]相應(yīng)的，本發(fā)明實(shí)施例還公開了一種基于芯片的測試處理裝置，包括:
[0018]鎖存控制模塊，用于在執(zhí)行測試時(shí)，通過鎖存器控制輸出支路斷開以屏蔽壞存儲列的輸入端口的電流，其中，所述輸出支路用于將存儲列的輸入端口的電流傳輸?shù)捷敵龆薖 ；
[0019]檢測模塊，用于在所述輸出端口中檢測經(jīng)由測試支路傳輸?shù)碾娏?，依?jù)所檢測的電流確定測試結(jié)果。
[0020]可選地，所述測試包括存儲單元電流測試和操作檢測，所述輸出支路包括第一輸出支路和第二輸出支路；
[0021]其中，所述第一輸出支路，用于在執(zhí)行存儲單元電流測試時(shí)將存儲列的輸入端口的電流傳輸?shù)捷敵龆丝冢?br>[0022]所述第二輸出支路，用于在執(zhí)行操作檢測時(shí)將存儲列的輸入端口的電流傳輸?shù)捷敵龆丝凇?br>[0023]可選地，所述鎖存器包括第一端口和第二端口，所述鎖存器通過第一端口與所述第一輸出支路連接，通過第二端口與所述第二輸出支路連接，所述鎖存控制模塊包括:
[0024]鎖存子模塊，用于在執(zhí)行測試時(shí)，通過鎖存信號使鎖存器處于鎖存狀態(tài)，鎖存芯片內(nèi)部的壞存儲列的信息；
[0025]控制子模塊，用于處于鎖存狀態(tài)的鎖存器通過第一端口控制第一輸出支路斷開，并通過第二端口控制第二輸出支路斷開。
[0026]可選地，所述第一輸出支路包括第一晶體管，所述第二輸出支路包括第二晶體管，其中，所述第一晶體管的柵極與第一端口相連，所述第二晶體管的柵極第二端口相連；
[0027]所述控制子模塊包括:
[0028]第一控制單元，用于通過所述第一端口控制第一晶體管截止以斷開第一輸出支路；
[0029]第二控制單元，用于通過所述第二端口控制第二晶體管截止以斷開第二輸出支路。
[0030]可選地，所述檢測模塊包括參考電壓輸入端口 ；
[0031 ] 其中，所述參考電壓輸入端口，用于連接參考電壓以產(chǎn)生參考電流。
[0032]本發(fā)明實(shí)施例包括以下優(yōu)點(diǎn):
[0033]本發(fā)明實(shí)施例在執(zhí)行測試時(shí)，可以通過鎖存器控制輸出支路斷開以屏蔽壞存儲列輸出端口的電流，即將芯片存儲陣列中的壞列(包括壞的存儲列和壞的替換列)隔離，消除壞列的電流影響，從而可以精確檢測輸出端口的電流，確保了測試結(jié)果的準(zhǔn)確性。
[0034]本發(fā)明實(shí)施例可以通過鎖存器的第一端口控制第一輸出支路斷開以屏蔽壞列的電流，通過鎖存器的第二端口控制第二輸出支路斷開以屏蔽壞列的電流，消除了壞列電流的影響，進(jìn)而可以精確測出存儲單元電流，以及可以準(zhǔn)確判定編程或擦除操作是否成功，提高了電路精度和電路性能。
【附圖說明】
[0035]圖1是本發(fā)明的一種基于芯片的測試處理方法實(shí)施例的步驟流程圖；
[0036]圖2是本發(fā)明實(shí)施例中壞存儲列替換方案的示意圖；
[0037]圖3是本發(fā)明實(shí)施例中一種消除壞存儲列電流影響的電路原理圖；
[0038]圖4是本發(fā)明的一種基于芯片的測試處理方法優(yōu)選實(shí)施例的步驟流程圖；
[0039]圖5是本發(fā)明的一種基于芯片的測試處理裝置實(shí)施例的結(jié)構(gòu)框圖；
[0040]圖6是本發(fā)明的一種基于芯片的測試處理裝置優(yōu)選實(shí)施例的結(jié)構(gòu)框圖。
【具體實(shí)施方式】
[0041]為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更加明顯易懂，下面結(jié)合附圖和【具體實(shí)施方式】對本發(fā)明作進(jìn)一步詳細(xì)的說明。
[0042]芯片里包括了存儲單元，該存儲單元組成了存儲列，存儲列組成了存儲陣列。因此，芯片可以作為一個(gè)存儲器，存儲數(shù)據(jù)。
[0043]為了確保編程和擦除操作的可靠性，在芯片的編程或擦除操作完成后，需要進(jìn)行檢驗(yàn)(verify)，以確定是否編程或擦除操作成功。具體來說，把數(shù)據(jù)寫入存儲器后，需要檢驗(yàn)存儲器是否存儲該數(shù)據(jù)，即確認(rèn)是否編程成功，若存儲器成功存儲該數(shù)據(jù)，則編程成功，否則編程失敗；同樣，在刪除存儲器的數(shù)據(jù)后，需要檢驗(yàn)存儲器是否刪除該數(shù)據(jù)，即確認(rèn)是否擦除成功。
[0044]通常，verify是通過電流進(jìn)行驗(yàn)證。由于芯片存儲陣列中會存在壞的存儲列，在設(shè)計(jì)的時(shí)候加入了一些替換資源(即替換存儲列)。這些替換列也可能出現(xiàn)錯(cuò)誤，變成壞的替換存儲列。芯片在出廠前的測試時(shí)，將壞存儲列(包括壞的存儲列和壞的替換存儲列)檢測出來，采用好的替換存儲列替換壞存儲列。壞存儲列(Bad Column)與好的替換存儲列除了譯碼選擇路徑不同，其它的相同端口連接在一起。因此，在執(zhí)行測試時(shí)，壞存儲列的電流會影響輸出端