本發(fā)明涉及半導(dǎo)體制作領(lǐng)域，尤其涉及一種超結(jié)半導(dǎo)體器件的外延片及其制作方法。

背景技術(shù)：

溝槽型垂直雙擴散場效應(yīng)晶體管(VDMOS)的漏源兩極分別在器件的兩側(cè)，使電流在器件內(nèi)部垂直流通，增加了電流密度，改善了額定電流，單位面積的導(dǎo)通電阻也較小，是一種用途非常廣泛的功率器件。

傳統(tǒng)功率金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)通常采用VDMOS結(jié)構(gòu)，為了承受高耐壓，需降低漂移區(qū)摻雜濃度或者增加漂移區(qū)厚度，這帶來的直接后果是導(dǎo)通電阻急劇增大。超結(jié)MOSFET采用交替的P-N結(jié)構(gòu)替代傳統(tǒng)功率器件中單一導(dǎo)電類型材料作為電壓維持層，在漂移區(qū)中引入了橫向電場，使得漂移區(qū)在較小的關(guān)斷電壓下即可完全耗盡，達到提高擊穿電壓并降低導(dǎo)通電阻的目的。

超結(jié)器件利用交替的N柱和P柱進行電荷補償，使P區(qū)和N區(qū)相互耗盡，形成理想的平頂電場分布和均勻的電勢分布，要達到理想的效果，其前提條件就是電荷平衡。因此，超結(jié)技術(shù)制作工藝的關(guān)鍵如何制作電荷平衡的N柱和P柱。

目前，超結(jié)結(jié)構(gòu)的制作方法主要有多次外延和注入技術(shù)、深槽刻蝕和填槽技術(shù)。其中，深槽刻蝕和填槽技術(shù)是在單晶片上生長一定厚度的N型外延層，在外延層上刻蝕深槽，然后在深槽中進行P型外延。由于工藝上的限制，實際刻蝕出的深槽側(cè)壁不能完全垂直于襯底，而是存在一定的傾斜度，在超結(jié)器件中，這種傾斜會導(dǎo)致電荷的失衡，從而進一步導(dǎo)致?lián)舸╇妷合陆怠?/p>

技術(shù)實現(xiàn)要素：

本發(fā)明為解決深槽刻蝕制作超結(jié)器件的外延片時，由于深槽側(cè)壁傾斜導(dǎo)致電荷失衡的問題，提供一種超結(jié)半導(dǎo)體器件的外延片及其制作方法。

本發(fā)明方法包括：

一種超結(jié)半導(dǎo)體器件的外延片，包括：

依次設(shè)置的襯底和漂移區(qū)，所述襯底由第一導(dǎo)電類型外延層形成，所述漂移區(qū)由第一導(dǎo)電類型的半導(dǎo)體單晶片形成；

所述漂移區(qū)內(nèi)包括：間隔設(shè)置的溝槽，所述溝槽側(cè)壁設(shè)置有第二導(dǎo)電類型的第二柱，所述第二柱為外延形成的；所述溝槽內(nèi)設(shè)置有第三柱，所述第三柱為第一介電材料；所述溝槽外的第一導(dǎo)電類型的半導(dǎo)體單晶片構(gòu)成第一柱，所述第一柱、所述第二柱和所述第三柱的側(cè)壁均不垂直于所述襯底，所述第一柱與所述第二柱任意深度的體積比保持不變。

較佳地，所述第一柱的摻雜濃度×所述第一柱的體積＝2×所述第二柱的摻雜濃度×第二柱的體積。

較佳地，所述第一介電材料為氧化物。

一種超結(jié)半導(dǎo)體器件的外延片制造方法，包括：

刻蝕第一導(dǎo)電類型半導(dǎo)體單晶片的一個表面形成交替相鄰的多個溝槽和多個臺面，所述臺面對應(yīng)的第一導(dǎo)電類型的半導(dǎo)體單晶片構(gòu)成第一柱；

生長第二導(dǎo)電類型的外延層，覆蓋所述溝槽以及所述臺面的表面；

利用第二介電材料填滿所述溝槽；

濕法刻蝕將所述第二介電材料完全刻蝕掉，并刻蝕掉部分第二導(dǎo)電類型的外延層，在所述溝槽的側(cè)壁形成第二導(dǎo)電類型的第二柱，所述第二柱的側(cè)壁不垂直于底部，所述第一柱與所述第二柱任意深度的體積比保持不變；

利用第一介電材料填滿所述溝槽，形成第三柱；

在所述表面上生長第一導(dǎo)電類型的外延層，所述第一導(dǎo)電類型的外延層作 為所述外延片的襯底。

進一步地，所述刻蝕第一導(dǎo)電類型半導(dǎo)體單晶片的一個表面形成交替相鄰的多個溝槽和多個臺面，具體包括：

利用干法刻蝕在所述第一導(dǎo)電類型半導(dǎo)體單晶片的所述表面刻蝕深槽，形成交替相鄰的多個溝槽和多個臺面。

較佳地，所述利用第一介電材料填滿所述溝槽之后，還包括：

干法刻蝕去除所述表面上的第二導(dǎo)電類型的外延層和/或第二介電材料。

進一步地，所述濕法刻蝕將所述第二介電材料完全刻蝕掉，并刻蝕掉部分第二導(dǎo)電類型的外延層，具體包括：

將光刻膠覆蓋所述臺面和所述第二導(dǎo)電類型外延層，在所述第二介電材料上形成刻蝕窗口，利用刻蝕單晶硅的速率大于刻蝕介電材料的速率的刻蝕液進行濕法刻蝕，將所述第二介電材料完全刻蝕掉，并刻蝕掉部分第二導(dǎo)電類型的外延層。

較佳地，所述刻蝕液刻蝕所述單晶硅的速率大于刻蝕所述第二介電材料的速率10倍以上。

進一步地，所述利用第一介電材料填滿所述溝槽之后，還包括：

較佳地，所述第一介電材料和所述第二介電材料均為氧化物。

本發(fā)明實施例提供的超結(jié)半導(dǎo)體器件的外延片及其制作方法，利用濕法刻蝕不同物質(zhì)的速率不同，刻蝕出具有一定斜率的第二柱側(cè)壁，使得第二柱和第一柱任意深度的體積比保持不變，由于第二柱是外延生成的，第一柱是半導(dǎo)體單晶片形成的，兩者均為摻雜濃度均勻的柱體，控制第二柱的摻雜濃度和側(cè)壁的傾斜度，不僅可以保證第一柱和第二柱總的離子摻雜量相等，使得總的電荷平衡，也保證了任意深度第一導(dǎo)電類型離子和第二導(dǎo)電類型離子都相等，使得任何位置的第一導(dǎo)電類型離子和第二導(dǎo)電類型離子都保持平衡，防止器件被擊穿；另外，本發(fā)明實施例將外延層作為襯底，將單晶片作為上層，在單晶片的表面進一步制作超結(jié)器件，超結(jié)器件的外延片對漂移區(qū)的內(nèi)部結(jié)構(gòu)要求較高， 對襯底的要求較低，由于單晶片比外延內(nèi)部缺陷少，將外延層作為襯底，更容易控制外延片的制作以滿足工藝上的要求。

附圖說明

為了更清楚地說明本發(fā)明實施例中的技術(shù)方案，下面將對實施例描述中所需要使用的附圖作簡要介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實施例，對于本領(lǐng)域的普通技術(shù)人員來講，在不付出創(chuàng)造性勞動性的前提下，還可以根據(jù)這些附圖獲得其他的附圖。

圖1為本發(fā)明實施例一中用于超結(jié)器件的外延片的結(jié)構(gòu)示意圖；

圖2為本發(fā)明實施例一中用于超結(jié)器件的外延片的制作方法流程的示意圖；

圖3(a)至圖3(j)為本發(fā)明實施例二中用于超結(jié)器件的外延片的制作流程中各階段的結(jié)構(gòu)示意圖。

具體實施方式

眾所周知，超結(jié)結(jié)構(gòu)的本質(zhì)是利用漂移區(qū)中插入的P柱(對N溝道器件而言)對N區(qū)進行電荷補償，從而優(yōu)化電場分布，提高擊穿電壓。理想效果是在超結(jié)器件制備過程中，在N型外延上挖出垂直溝槽結(jié)構(gòu)，并進行P型外延填充，這樣只需滿足P柱與N柱均勻常州且濃度相等即可。但在實際刻蝕中，刻蝕出的槽的側(cè)壁往往不是理想的垂直情況，而是與襯底存在一定的傾斜度，尤其在槽較深的情況下，這種傾斜不可忽略，會導(dǎo)致電荷的失衡，進而導(dǎo)致?lián)舸╇妷合陆怠．?dāng)斜度為0時，電荷平衡，最高電場在PN結(jié)處，所以擊穿點會發(fā)生在P柱N柱的PN結(jié)；當(dāng)側(cè)壁傾斜為負角度時，N柱中有多余的電荷，P柱被完全耗盡后這部分多余電荷只能轉(zhuǎn)向去耗盡有源區(qū)中體區(qū)的P型離子，從而會增強靠近體區(qū)處PN結(jié)的電場；當(dāng)側(cè)壁傾斜為正角度時，P柱中有多余的電荷，這部分電荷會與N型襯底耗盡，會增強P柱底部的電場，而此處本來就存在電 場峰值，從而使擊穿電壓下降地更多。

實際刻蝕出的深槽側(cè)壁一般為負斜度，即P柱寬度從上到下逐漸變小，而N柱寬度從上到下逐漸變大。N柱的形狀由刻蝕形成，不易改變，本發(fā)明實施例改變了P柱的形狀，使其寬度也為從上到下逐漸變大，摻雜濃度均勻，則P柱中離子總量從上到下逐漸變大，根據(jù)N柱的形狀和摻雜濃度可得出P柱的側(cè)壁傾斜度和摻雜濃度，使得在任意升讀位置都保證P/N電荷相等。

為了使本發(fā)明的目的、技術(shù)方案和優(yōu)點更加清楚，下面將結(jié)合附圖對本發(fā)明作進一步地詳細描述，顯然，所描述的實施例僅僅是本發(fā)明一部份實施例，而不是全部的實施例。基于本發(fā)明中的實施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其它實施例，都屬于本發(fā)明保護的范圍。

為了方便起見，以下說明中使用了特定的術(shù)語體系，并且這并不是限制性的。措詞“左”、“右”、“上”和“下”表示在參照的附圖中的方向。措詞“向內(nèi)”和“向外”分別是指朝著以及遠離描述的對象及其指定部分的幾何中心。術(shù)語包括以上具體提及的措詞、其衍生物以及類似引入的措詞。

盡管本發(fā)明的實施例涉及特定的導(dǎo)電類型(P型或N型)，但P型導(dǎo)電類型可以與N型導(dǎo)電類型調(diào)換，反之亦然，并且器件仍然是功能上正確的。因此，此處使用的，對N型的引用可以與P型互換，對P型的引用可以與N型互換。當(dāng)所述第一導(dǎo)電類型半導(dǎo)體為N型半導(dǎo)體、第二導(dǎo)電類型為P型半導(dǎo)體時，所述超結(jié)器件為N溝道超結(jié)器件；反之，則為P溝道超結(jié)器件。

實施例一

如圖1所示，為本發(fā)明實施例一提供的一種超結(jié)半導(dǎo)體器件的外延片，包括：

依次設(shè)置的襯底10和漂移區(qū)20，所述襯底10由第一導(dǎo)電類型外延層形成，所述漂移區(qū)20由第一導(dǎo)電類型的半導(dǎo)體單晶片形成；

所述漂移區(qū)內(nèi)包括：間隔設(shè)置的溝槽，所述溝槽側(cè)壁設(shè)置有第二導(dǎo)電類型的第二柱22，所述第二柱為外延形成的；所述溝槽內(nèi)設(shè)置有第三柱23，所述 第三柱23為第一介電材料；所述溝槽外的第一導(dǎo)電類型的半導(dǎo)體單晶片構(gòu)成第一柱21，所述第一柱21、所述第二柱22和所述第三柱23的側(cè)壁均不垂直于所述襯底10，所述第一柱21與所述第二柱22任意深度的體積比保持不變。

本發(fā)明實施例一提供的超結(jié)半導(dǎo)體器件的外延片，P柱側(cè)壁具有一定斜率，使得P柱和N柱任意深度的體積比保持不變，由于P柱和N柱均為摻雜濃度均勻的梯形柱，控制P柱的摻雜濃度和側(cè)壁的傾斜度，不僅可以保證P柱和N柱總的離子摻雜量相等，使得總的電荷平衡，也保證了任意深度P型離子和N型離子都相等，使得任何位置的P型/N型離子都保持平衡，防止器件被擊穿。另外，本發(fā)明實施例一將外延層作為襯底，將單晶片作為上層，在單晶片的表面進一步制作超結(jié)器件，超結(jié)器件的外延片對漂移區(qū)的內(nèi)部結(jié)構(gòu)要求較高，對襯底的要求較低，由于單晶片比外延內(nèi)部缺陷少，將外延層作為襯底，更容易控制外延片的制作以滿足工藝上的要求。

較佳地，所述第一柱21的摻雜濃度×所述第一柱的體積＝2×所述第二柱22的摻雜濃度×第二柱的體積，即P柱的離子摻雜量等于N柱的離子摻雜量，保證了電荷平衡。

較佳地，所述介電材料為氧化物。

本發(fā)明實施例一還提供了一種超結(jié)半導(dǎo)體器件的外延片的制作方法，如圖2所示，包括：

S101、刻蝕第一導(dǎo)電類型半導(dǎo)體單晶片的一個表面形成交替相鄰的多個溝槽和多個臺面，所述臺面對應(yīng)的第一導(dǎo)電類型的半導(dǎo)體單晶片構(gòu)成第一柱；

S102、生長第二導(dǎo)電類型的外延層，覆蓋所述溝槽以及所述臺面的表面；

S103、利用第二介電材料填滿所述溝槽；

S104、濕法刻蝕將所述第二介電材料完全刻蝕掉，并刻蝕掉部分第二導(dǎo)電類型的外延層，在所述溝槽的側(cè)壁形成第二導(dǎo)電類型的第二柱，所述第二柱的側(cè)壁不垂直于底部，所述第一柱與所述第二柱任意深度的體積比保持不變；

S105、利用第一介電材料填滿所述溝槽，形成第三柱；

S106、在所述表面上生長第一導(dǎo)電類型的外延層，所述第一導(dǎo)電類型的外延層作為所述外延片的襯底。

較佳地，步驟S101具體包括：利用干法刻蝕在所述第一導(dǎo)電類型半導(dǎo)體單晶片的所述表面刻蝕深槽，形成交替相鄰的多個溝槽和多個臺面。其中，多個臺面即為N柱，由于工藝限制，刻蝕的深槽側(cè)壁不垂直于深槽的底面，因此需要改變P柱的形狀，使任意深度的P型離子摻雜量等于N型離子摻雜量。

較佳地，步驟S103之后，還包括：干法刻蝕去除所述表面上的第二導(dǎo)電類型的外延層和/或第二介電材料。溝槽內(nèi)部的第二導(dǎo)電類型外延層和第二介電材料保留，其中，選取適合的氧化物作為第二介電材料，和刻蝕液一起控制形成P柱的形狀，第二導(dǎo)電類型的外延層經(jīng)過刻蝕處理即形成P柱。

較佳地，步驟S104具體包括：將光刻膠覆蓋所述臺面和所述第二導(dǎo)電類型外延層，在所述第二介電材料上形成刻蝕窗口，利用刻蝕單晶硅的速率大于刻蝕介電材料的速率的刻蝕液進行濕法刻蝕，將所述第二介電材料完全刻蝕掉，并刻蝕掉部分第二導(dǎo)電類型的外延層。利用刻蝕液刻蝕不同物質(zhì)的速率不同，同時刻蝕第二介電材料和第二導(dǎo)電類型的外延層，由于兩者的刻蝕速率不同，刻蝕后留下的第二導(dǎo)電類型的外延層側(cè)壁不垂直于溝槽的底部，可以通過選擇不同的第二介電材料和刻蝕液，得到不同側(cè)壁斜率的P柱，使得任意深度的P柱和N柱的離子摻雜量相等。

較佳地，所述刻蝕液刻蝕所述單晶硅的速率大于刻蝕所述第二介電材料的速率10倍以上?？涛g的速率差越高，形成的P柱側(cè)壁斜率越大，速率差超過10倍，P柱側(cè)壁的斜率較大，效果比較明顯。

較佳地，步驟S105之后，還包括：干法刻蝕去除所述表面上的第一介電材料。此時，即形成了間隔的第一柱、第二柱和第三柱，且三類柱的側(cè)壁均不垂直于襯底。

較佳地，所述第一介電材料和所述第二介電材料均為氧化物，其中，第一介電材料和第二介電材料可以為同一氧化物，也可以是不同的氧化物。

實施例二

下面以N型半導(dǎo)體為例，詳細描述本發(fā)明的技術(shù)方案。如這里所用的，對導(dǎo)電類型的引用限于所描述的實施例。然而，本領(lǐng)域技術(shù)人員知道，P型導(dǎo)電類型能夠與N型導(dǎo)電類型調(diào)換。如圖3(a)～3(j)所示，為本發(fā)明實施例二公開的用于超結(jié)器件的外延片制作流程中各階段的結(jié)構(gòu)示意圖。

S201、如圖3(a)，使用N型硅單晶片1，對單晶片1的上下表面都進行清洗。利用干法刻蝕在其中一個表面刻蝕深槽，形成交替相鄰的多個溝槽和多個臺面，臺面對應(yīng)的半導(dǎo)體單晶片即為N柱，由于技術(shù)上的限制，N柱的側(cè)壁不垂直于深槽底部，為上窄下寬的梯形。

S202、如圖3(b)，在溝槽和臺面的表面外延利用化學(xué)氣相淀積生長P型外延，形成厚度一致的P型外延層2覆蓋溝槽的底部、側(cè)壁以及臺面。

S203、如圖3(c)，利用氧化硅3，將溝槽填滿。

S204、如圖3(d)，干法刻蝕去除表面的氧化硅3和P型外延層2，溝槽內(nèi)的保留。

S205、如圖3(e)，利用光刻膠4形成刻蝕窗口，光刻膠覆蓋臺面和P型外延層2，露出氧化硅3，待后續(xù)刻蝕。

S206、如圖3(f)，進行濕法刻蝕。使用多晶硅刻蝕液和氧化硅刻蝕液的混合溶液進行刻蝕，利用緩沖劑或稀釋劑調(diào)整速率，如，使用硝酸、氫氟酸、雙氧水、稀釋劑制成混合溶液，其中，硝酸刻蝕多晶硅，氫氟酸刻蝕氧化硅，通過雙氧水和稀釋劑調(diào)整刻蝕單晶硅和氧化硅的速率比，使刻蝕P型外延層的速率大于刻蝕氧化硅的速率的10倍以上，最終形成上窄下寬的P柱2?？刂扑俾剩沟萌我馍疃鹊腜柱和N柱的體積比保持不變，進而任意深度的P型離子和N型離子的摻雜量相等。

S207、如圖3(g)，去除表面的光刻膠4，利用氧化硅5填滿溝槽內(nèi)P柱2之間的區(qū)域。

S208、如圖3(h)，干法刻蝕去除表面的氧化硅5，如此，形成P柱/N柱相 間隔的結(jié)構(gòu)。

S209、如圖3(i)，利用化學(xué)氣相淀積生長N型外延層6，覆蓋P柱、N柱和氧化硅。

至此，外延片制作完成。

S210、如圖3(j)，將N型外延層6作為襯底，N型硅單晶片1作為上層，根據(jù)超結(jié)器件的設(shè)計需要，對N型單晶片1進行減薄，在其上繼續(xù)加工，制作超結(jié)器件。單晶片的缺陷少于外延層的缺陷，以外延層作為襯底，降低了對外延工藝的要求，降低了制作工藝的復(fù)雜度，節(jié)省了生產(chǎn)成本。

盡管已描述了本發(fā)明的優(yōu)選實施例，但本領(lǐng)域內(nèi)的技術(shù)人員一旦得知了基本創(chuàng)造性概念，則可對這些實施例作出另外的變更和修改。所以，所附權(quán)利要求意欲解釋為包括優(yōu)選實施例以及落入本發(fā)明范圍的所有變更和修改。

顯然，本領(lǐng)域的技術(shù)人員可以對本發(fā)明進行各種改動和變型而不脫離本發(fā)明的精神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權(quán)利要求及其等同技術(shù)的范圍之內(nèi)，則本發(fā)明也意圖包含這些改動和變型在內(nèi)。