高擊穿電壓ldmos器件的制作方法
【專利摘要】一個(gè)多區(qū)域(81、83)橫向擴(kuò)散金屬氧化物半導(dǎo)體(LDMOS)器件（40）有一個(gè)絕緣體上半導(dǎo)體(SOI)支撐結(jié)構(gòu)(21)，在其上形成了一個(gè)大體上對(duì)稱、橫向內(nèi)部的第一LDMOS區(qū)域(81)以及一個(gè)大體上非對(duì)稱、橫向接近邊緣的第二LDMOS區(qū)域(83)。一個(gè)深槽隔離(DTI)壁(60)大體上橫向終止所述橫向接近邊緣第二LDMOS區(qū)域(83)。由與所述DTI壁（60）相關(guān)聯(lián)的所述橫向接近邊緣第二LDMOS區(qū)域(83)展示的電場(chǎng)增強(qiáng)以及下層源極-漏極擊穿電壓(BVDSS)通過在接近所述DTI壁（60）的所述SOI支撐結(jié)構(gòu)(21)中提供一個(gè)摻雜SC埋層區(qū)域(86)被避免，位于所述橫向接近邊緣LDMOS區(qū)域(83)的一部分下面并且與所述橫向接近邊緣第二LDMOS區(qū)域(83)的一個(gè)漏區(qū)(31)有相反導(dǎo)電類型。
【專利說明】高擊穿電壓LDMOS器件
【技術(shù)領(lǐng)域】
[0001]本發(fā)明通常涉及半導(dǎo)體器件和電路以及制作半導(dǎo)體器件和電路的方法，更具體地說涉及包含橫向擴(kuò)散金屬氧化物半導(dǎo)體(LDMOS)器件的半導(dǎo)體器件和電路。
【背景技術(shù)】
[0002]絕緣柵場(chǎng)效應(yīng)晶體管(IGFET)作為單獨(dú)的器件以及作為各種集成電路(IC)的一部分多用于現(xiàn)代電子學(xué)中。金屬氧化物半導(dǎo)體(MOS)器件是IGFET的一個(gè)眾所周知的形式并且通常指縮寫M0SFET。不論這種器件的導(dǎo)電柵極是金屬還是其它導(dǎo)體，以及不論柵極絕緣體是氧化物還是其它介電質(zhì)，縮寫MOS和MOSFET以及它們代表的術(shù)語(yǔ)通常被用于本領(lǐng)域以指IGFET。除非明確指出，縮寫M0S、M0SFET以及它們代表的術(shù)語(yǔ)被解釋為包括任何導(dǎo)電材料并且不僅是柵極導(dǎo)體的金屬元素以及任何介電質(zhì)材料并且不僅是柵極絕緣體的氧化物。
[0003]橫向擴(kuò)散金屬氧化物半導(dǎo)體(LDMOS)器件是廣泛使用的MOSFET的一個(gè)眾所周知的子集，尤其關(guān)聯(lián)于高電壓和/或高功率應(yīng)用。對(duì)LDMOS做了各種修改以改進(jìn)各種性能，例如，擊穿電壓、增益、泄漏電流、功率處理能力等。然而，需要進(jìn)一步改進(jìn)。特別是關(guān)于LDMOS器件的源極-漏極擊穿電壓(稱為“BVDSS”)。本發(fā)明所說明的各種實(shí)施例提供了改進(jìn)性能的器件。
【專利附圖】

【附圖說明】
[0004]本發(fā)明將在下文中結(jié)合附圖被描述，其中相似的數(shù)字表示相似的元素，并且其中:
[0005]圖1根據(jù)現(xiàn)有技術(shù)，顯示了橫向擴(kuò)散金屬氧化物半導(dǎo)體(LDMOS)器件的簡(jiǎn)化截面圖；
[0006]圖2根據(jù)本發(fā)明的一個(gè)實(shí)施例，顯示了 LDMOS器件的簡(jiǎn)化截面圖；以及
[0007]圖3-圖10根據(jù)本發(fā)明的進(jìn)一步的實(shí)施例，顯示了在制作的各個(gè)階段期間圖2的LDMOS器件的簡(jiǎn)化截面圖。
【具體實(shí)施方式】
[0008]以下的詳細(xì)說明書僅僅是示例的，不旨在限定本發(fā)明或本申請(qǐng)以及本發(fā)明的使用。此外，也不旨在被現(xiàn)有【技術(shù)領(lǐng)域】、背景、或以下詳細(xì)說明書中的任何明示或暗示的理論所限定。
[0009]為了簡(jiǎn)便以及清晰的說明，【專利附圖】

【附圖說明】了構(gòu)造的一般方式，并且說明書以及眾所周知的特征和技術(shù)的細(xì)節(jié)或可被忽略以避免不必要地模糊本發(fā)明。此外，附圖中的元素不一定按比例繪制。例如，附圖中的一些元素或區(qū)域的尺寸相對(duì)于其它元素或區(qū)域或可被夸大以幫助提高對(duì)本發(fā)明實(shí)施例的理解。
[0010]說明書以及權(quán)利要求中的術(shù)語(yǔ)“第一”、“第二”、“第三”、“第四”等等，如果有的話，或可被用于區(qū)分相似元素或步驟之間并不一定用于描述一個(gè)特定順序或時(shí)間順序。應(yīng)了解術(shù)語(yǔ)的這種用法在適當(dāng)?shù)那闆r下是可以互換的以便本發(fā)明所描述的實(shí)施例例如，可以以不是本發(fā)明所說明的順序或不同于本發(fā)明所描述的其它方式操作或排列。此外，術(shù)語(yǔ)“包括”、“包含”、“有”或其的任何變化形式旨在涵蓋一個(gè)非排他性內(nèi)容，以便包括一列元素或步驟的一個(gè)過程、方法、物件、或器具不需要被限定于那些元素或步驟，但可能包括其它沒有明確列出的或是這個(gè)過程、方法、物件、或器具固有的其它元素或步驟。本發(fā)明所使用的術(shù)語(yǔ)“耦合”被定義為以一種電或非電方式直接或間接連接。正如本發(fā)明所使用的，術(shù)語(yǔ)“實(shí)質(zhì)的”以及“實(shí)質(zhì)地”意味著以一個(gè)務(wù)實(shí)的態(tài)度足以完成所述的目的并且如果有任何小瑕疵對(duì)于所述的目的是不重要的。[0011]正如本發(fā)明所使用的，術(shù)語(yǔ)“半導(dǎo)體”以及縮寫“SC”旨在包括任何半導(dǎo)體，無(wú)論單晶、多晶或非晶質(zhì)并且除了包括有機(jī)和無(wú)機(jī)半導(dǎo)體還包括IV類型半導(dǎo)體、非IV類型半導(dǎo)體、化合物半導(dǎo)體。此外，術(shù)語(yǔ)“襯底”、“半導(dǎo)體襯底”以及“SC襯底”旨在包括單晶結(jié)構(gòu)、多晶結(jié)構(gòu)、非晶質(zhì)結(jié)構(gòu)、薄膜結(jié)構(gòu)、分層結(jié)構(gòu)，是作為例子并且不旨在限定，絕緣體上半導(dǎo)體(SOI)結(jié)構(gòu)、半導(dǎo)體上絕緣體(IOS)結(jié)構(gòu)以及其中的組合。
[0012]為了便于解釋并且不旨在限定，本發(fā)明描述了硅半導(dǎo)體和二氧化硅絕緣體或介電質(zhì)的半導(dǎo)體器件以及制作方法，但本領(lǐng)域所屬技術(shù)人員將了解其它半導(dǎo)體和/或絕緣材料也或可被使用。此外，各種器件類型和/或摻雜SC區(qū)域或可被確定為N類型或P類型，但這僅僅是為了便于描述并且不旨在限定，并且這種確定或可被替代為一個(gè)“第一導(dǎo)電類型”或“一個(gè)第二、相反電導(dǎo)類型”的更一般描述，其中第一類型或可是N或P類型并且那么第二類型是P或N類型。
[0013]本發(fā)明的各種實(shí)施例將為P-溝道LDMOS器件或其中的元素說明，但是，這再次只是為了便于描述并且不旨在限定。本領(lǐng)域所屬技術(shù)人員將了解N-溝道LDMOS器件和相關(guān)區(qū)域以及包含其一或包含N和P兩者組合的其它半導(dǎo)體器件和電路或可通過各種區(qū)域內(nèi)的導(dǎo)電類型的適當(dāng)互換被提供。為了便于描述，通過在相關(guān)聯(lián)的參照符號(hào)后面將相應(yīng)的導(dǎo)電類型放置于括號(hào)中，約定在確定示例(例如，P-溝道)配置的各個(gè)附圖中被采用，但應(yīng)了解這是以實(shí)例說明，而不是限定。
[0014]例如，在圖1-圖10中，體接觸461、462被示出為461 (N+)、462 (N+)，源區(qū)451、452、453 被示出為 451(?+)、452(卩+)、453(卩+)，阱區(qū)域401、402、441、411、412 以及 442 被示出為401 (P), 402 (P) ;411(N)、412(N)以及441 (N)、442 (N)等，以說明P-溝道實(shí)施例的示例導(dǎo)電類型。應(yīng)了解這是以實(shí)例說明，而不是限定。
[0015]圖1根據(jù)現(xiàn)有技術(shù)，顯示了橫向擴(kuò)散金屬氧化物半導(dǎo)體(LDMOS)器件20的簡(jiǎn)化截面圖。LDMOS器件20包括有上表面23的襯底22。襯底22或可是任何熱穩(wěn)定的材料。為了便于制作，襯底22通常是一個(gè)(例如，P類型)半導(dǎo)體晶圓，但這不是必須的。覆蓋上表面23的是絕緣(例如，硅氧化物)層24，也稱為氧化埋層(BOX) 24，雖然除了氧化物的其它材料也可被用于絕緣層24并且術(shù)語(yǔ)BOX層24旨在包括這樣的變化。覆蓋BOX層24的是半導(dǎo)體(SC)有源器件區(qū)域或有上表面26的層25。SC有源器件區(qū)域或?qū)?5和BOX層24的組合通常被稱為絕緣體上半導(dǎo)體(SOI)結(jié)構(gòu)。各種摻雜和絕緣區(qū)域已經(jīng)在SC有源器件區(qū)域或?qū)?5內(nèi)形成。SC有源器件區(qū)域或?qū)?5的下半導(dǎo)體(SC)部分27適宜地是一個(gè)(例如，P類型)SC外延層，但這不是必須的。覆蓋下SC部分27的是SC有源器件區(qū)域或?qū)?5的上SC部分28，其延伸到上表面26。示出了位于下SC部分27和上SC部分28之間的界面29的近似位置。上SC部分28也適宜地是一個(gè)(例如，P類型)SC外延層，但這不是必須的。
[0016]淺槽隔離(STI)區(qū)域301、301、303、304等，(統(tǒng)稱30)從上表面26延伸到上SC部分28中。位于表面26處的STI區(qū)域301、302之間的是帶有漏極連接33的漏區(qū)31 (例如，P+)，以及位于表面26處的STI區(qū)域303、304之間的是帶有漏極連接34的漏區(qū)32 (例如，P+)。位于STI區(qū)域301、302以及漏區(qū)31下面的是(例如，P類型)阱區(qū)域401，以及位于STI區(qū)域303、304以及漏區(qū)32下面的是(例如，P類型)阱區(qū)域402。阱區(qū)域401、402(統(tǒng)稱40)也被稱為漂移空間401、402(統(tǒng)稱漂移空間40)。位于(例如，P類型)阱區(qū)域401、402(統(tǒng)稱40)下面的分別是(例如，N類型)阱區(qū)域411、412(統(tǒng)稱41)。PN(或NP)結(jié)421位于阱區(qū)域401和411之間，以及PN(或NP)結(jié)422位于阱區(qū)域402和412之間。橫向位于阱區(qū)域401、402之間的是(例如，N類型)阱區(qū)域441以及橫向位于阱區(qū)域402右側(cè)的是(例如，N類型)阱區(qū)域442。阱區(qū)域441、442統(tǒng)稱為阱區(qū)域44，其可以起到LDMOS器件的溝道承載體區(qū)域的作用。阱區(qū)域44大體上延伸到SC有源器件區(qū)域的上表面26或?qū)?5。
[0017]橫向位于(例如，N類型)阱區(qū)域441內(nèi)的是(例如，P+)源區(qū)451、452以及延伸到表面26的(例如，N+)體接觸區(qū)域461。源區(qū)451從位于(例如，N類型)阱區(qū)域441和(例如，P類型)漂移空間401之間的NP或PN結(jié)443橫向隔開。源區(qū)452從位于(例如，N類型)阱區(qū)域441和(例如，P類型)漂移空間402之間的NP或PN結(jié)444橫向隔開。源區(qū)453從位于(例如，N類型)阱區(qū)域442和(例如，P類型)漂移空間402之間的NP或PN結(jié)445橫向隔開。體接觸(例如，N+)區(qū)域461被提供給(例如，N類型)阱區(qū)域441，以及體接觸(例如，N+)區(qū)域462被提供給(例如，N類型)阱區(qū)域442。體/源(B/S)連接47適宜地(但不是必要的)被提供給源區(qū)451、452，以及體接觸區(qū)域461，以及B/S連接48適宜地(但不是必要的)被提供給源區(qū)453和體接觸區(qū)域462。雖然很方便將B/S連接47、48耦合于相關(guān)聯(lián)的源區(qū)和體接觸區(qū)域，這不是必要的，并且體接觸和源連接在其它實(shí)施例中可分別被制作。
[0018]位于(例如，P+)源區(qū)451和(例如，P類型)漂移空間401之間的覆蓋表面26的是覆蓋柵導(dǎo)體502和柵連接50的柵絕緣體501。位于源區(qū)452和漂移空間402之間的覆蓋表面26的是覆蓋柵導(dǎo)體512和柵連接51的柵絕緣體511。位于源區(qū)453和漂移空間402之間的覆蓋表面26的是覆蓋柵導(dǎo)體522和柵連接52的柵絕緣體521。適宜地但不是必要的，柵導(dǎo)體502也部分橫向延伸到STI區(qū)域302上，柵導(dǎo)體512也部分橫向延伸到STI區(qū)域303上，并且柵導(dǎo)體522也部分橫向延伸到STI區(qū)域304上。STI區(qū)域301以及阱區(qū)域401和411在其左側(cè)邊緣通過大體上從表面26延伸到襯底22的深槽隔離(DTI)區(qū)域60終止。DTI區(qū)域60適宜地但不是必要地有多-SC核心61和周圍的介電質(zhì)區(qū)域62，但其它DTI區(qū)域配置可在其它實(shí)施例中被使用。STI區(qū)域305可能橫向向左延伸超過DTI區(qū)域60，但不是必要的。
[0019]在LDMOS器件20的一個(gè)典型結(jié)構(gòu)中，柵(G)連接，50、51、52并聯(lián)耦合在一起，漏極(D)連接33、34并聯(lián)耦合在一起，以及B/S連接47、48并聯(lián)耦合在一起。當(dāng)這樣的連接被適當(dāng)偏置的時(shí)候，源極-漏極(SD)電流71在源區(qū)451和漏區(qū)31之間流動(dòng)，SD電流72在源區(qū)452和漏區(qū)32之間流動(dòng)，以及SD電流73在源區(qū)453和漏區(qū)32之間流動(dòng)，如此，類似器件區(qū)域和連接可存在于圖1的LDMOS器件20的邊界74的右側(cè)。在圖1中所說明的器件類型的一個(gè)困難是BVDSS有時(shí)少于所期望的。
[0020]已發(fā)現(xiàn)器件20的不同部分展示了 BVDSS的不同值，其中整體BVDSS被器件最弱的部分而非整個(gè)器件決定。還發(fā)現(xiàn)依據(jù)BVDSS的器件20最弱的部分與相鄰于DTI區(qū)域60的區(qū)域80相關(guān)聯(lián)。應(yīng)注意器件20可被分為兩個(gè)拓?fù)洳煌膮^(qū)域:(A)在圖1右側(cè)的對(duì)稱區(qū)域81，例如，其中漏區(qū)32有來自對(duì)稱布置的源區(qū)452、453的SD電流72、73 ;以及⑶在圖1左側(cè)的非對(duì)稱區(qū)域82，例如，其中漏區(qū)31有來自漏區(qū)31右側(cè)的源區(qū)451的SD電流71，但是由于非對(duì)稱區(qū)域82被DTI區(qū)域60在左側(cè)終止，沒有SD電流來自漏區(qū)31左側(cè)。換句話說，對(duì)稱LDMOS區(qū)域81在橫向向左或橫向向右的方向相同地操作，而非對(duì)稱區(qū)域82不展示這種對(duì)稱性并且在橫向向左和向右的方向不同地操作。已發(fā)現(xiàn)這種操作不對(duì)稱導(dǎo)致了非對(duì)稱區(qū)域82的LDMOS器件的BVDSS82顯著小于對(duì)稱區(qū)域81的LDMOS器件的BVDSS81 ;例如，BVDSS82?126.9伏特與BVDSS81?146.3伏特。這是顯著的差別。在這些情況下，圖1的LDMOS器件20的BVDSS2tl是由例如LDM0S20最脆弱的部分BVDSS82確定的。換句話說，BVDSS82決定了 LDMOS器件20的BVDSS2(I。這不是所期望的。
[0021 ] 圖2根據(jù)本發(fā)明的一個(gè)實(shí)施例，顯示了一個(gè)LDMOS半導(dǎo)體器件的一個(gè)簡(jiǎn)化截面圖，并且避免了與圖1的非對(duì)稱區(qū)域82相關(guān)聯(lián)的BVDSS82的較低值。為了便于和節(jié)省描述，如圖1的LDMOS器件20,相同的參考符號(hào)像被用于圖1的LDMOS器件20 —樣被用于圖2的LDMOS器件40的類似區(qū)域，并且結(jié)合圖1，其中的討論通過引用被合并到這里。這不旨在暗示本發(fā)明僅僅適用于與圖1的LDMOS器件20的總體設(shè)計(jì)相同的LDMOS器件40，而是僅僅為了說明即使設(shè)計(jì)通常類似，LDM0S20的BVDSS82和BVDSS2tl的較低值通過本發(fā)明被克服。在本發(fā)明所描述的LDM0S40的各種實(shí)施例中說明的發(fā)明原理適用于各種LDMOS器件結(jié)構(gòu)并且不旨在僅僅被限定于圖1的那些類似現(xiàn)有技術(shù)的器件20。此外，結(jié)合圖3-圖10關(guān)于LDM0S40的制作描述的各種摻雜水平和尺寸不應(yīng)該被假定為指現(xiàn)有技術(shù)LDMOS器件20或必要描述這種摻雜水平和/或尺寸的現(xiàn)有技術(shù)選擇。
[0022]通過包含位于接近DTI區(qū)域60的區(qū)域80的(例如，N類型)埋層(BL)區(qū)域86，圖2的LDMOS器件40不同于圖1的LDMOS器件20。已發(fā)現(xiàn)這個(gè)簡(jiǎn)單的變化將圖2的LDM0S40的非對(duì)稱區(qū)域83的擊穿電壓BVDSS83提高到與圖1和2的對(duì)稱區(qū)域81的BVDSS81是可相比的。例如，其它東西大體上是相等的，已發(fā)現(xiàn)有BVDSS81?146.3伏特，然后BVDSS83?146.7伏特的LDMOS器件，以便圖2的LDM0S40的BVDSS4tl?146.3伏特與上面所描述的圖1的LDM0S20的BVDSS2tl?129.6伏特是可相比的。這是一個(gè)非常重要的改進(jìn)并且實(shí)現(xiàn)了與圖1的LDMOS器件20是相比的圖2的LDM0S40的設(shè)計(jì)和制作的最小改變。結(jié)合圖3-圖11，這被更充分地解釋。
[0023]圖3-圖10根據(jù)本發(fā)明的進(jìn)一步實(shí)施例，顯示了在制作的各個(gè)階段803-810期間圖2的LDMOS器件40的簡(jiǎn)化截面圖，其中產(chǎn)生的結(jié)構(gòu)903-910被說明。為有助于理解各個(gè)區(qū)域和元素在與圖2的完成的LDMOS器件40相關(guān)的圖3-圖10的制作階段803-810是如何形成的，圖2的括號(hào)81和83被包括在圖3-圖10中。正如先前所解釋的，括號(hào)81示出了對(duì)稱LDMOS器件部分81以及括號(hào)83示出了非對(duì)稱LDMOS器件部分83。
[0024]現(xiàn)在參照?qǐng)D3的制作階段803，“處理晶圓”或襯底22被提供為有位于襯底22的上表面23上的絕緣BOX層24。覆蓋BOX層24的是厚度271的半導(dǎo)體(SC)層27。厚度271在約0.3到10微米的范圍內(nèi)更適宜，雖然較厚或較薄層也可被使用。當(dāng)隨著制作過程提供附加層的時(shí)候，層27也被稱為SC部分27。SC層或部分27 (例如，P類型)優(yōu)選通過外延生長(zhǎng)形成，但其它制作技術(shù)也可以被使用。SC層或部分27在約1.0E14到5.0E16cm_3的摻雜范圍內(nèi)更適宜，但更高或更低的摻雜也可被使用。襯底22、絕緣層24以及SC層或部分27的結(jié)合21也可被稱為絕緣體上半導(dǎo)體(SOI)結(jié)構(gòu)21。提供這種SOI結(jié)構(gòu)的技術(shù)在本領(lǐng)域中眾所周知。掩模90被提供在SOI結(jié)構(gòu)21的上表面29上。掩模29有開口區(qū)域901和封閉區(qū)域902。光刻膠對(duì)掩模90很適宜，但其它硬和/或軟的掩模材料也可被使用。注入(A)(例如磷)是通過掩模90的開口區(qū)域901被提供以形成(例如，N類型)埋層(BL)區(qū)域86，但其它摻雜物也可以被使用。BL區(qū)域86延伸穿過SC層或部分27大體上延伸到絕緣層24是所期望的但不是必要的，但其它深度也可被使用。BL區(qū)域86被橫向放置以包括接近圖2的DTI區(qū)域60的后續(xù)位置的區(qū)域80。BL區(qū)域86的摻雜在約1.0E13到5.0E15cnT3的范圍內(nèi)是所期望的，但較高或較低的摻雜濃度也可被使用。BL區(qū)域86的橫向?qū)挾仍诩s0.7到5.0微米的范圍內(nèi)更適宜，但更大或者更小的寬度也可被使用。產(chǎn)生了結(jié)構(gòu)903。
[0025]現(xiàn)在參照?qǐng)D4的制作階段804，掩模90被移除以及有上表面26的SC層或部分28(例如，P類型)被提供在SC層或部分27的上表面29上。厚度281在約0.5到20.0微米的范圍內(nèi)更適宜，雖然較厚或較薄層也可被使用。當(dāng)隨著制作過程提供了附加元件的時(shí)候，層28也被稱為SC部分28。SC層或部分28(例如，P類型)優(yōu)選通過外延生長(zhǎng)形成，但其它制作技術(shù)也可以被使用。SC層或部分28在約1.0E14到5.0E16cnT3的摻雜范圍內(nèi)更適宜，但更高或更低的摻雜也可被使用。產(chǎn)生了結(jié)構(gòu)904。
[0026]現(xiàn)在參照?qǐng)D5的制作階段805，掩模92被應(yīng)用于表面26上。掩模92具有開口部分921、923和封閉部分922、924、926。注入B(例如，硼)和注入C(例如，磷)都通過掩模92的開口部分921、923被施加。注入B可是N或P類型以及那么注入C可是P或N類型并且可以任意順序被施加以形成(例如，P類型)接近表面26的阱區(qū)域401、402以及形成(例如，N類型)適宜地大約延伸到SC部分27、28之間的界面29的下層阱區(qū)域411、412。阱區(qū)域401、402有在約0.5到4.0微米的范圍內(nèi)更適宜的厚度423-1并且阱區(qū)域411、412有在約0.5到4.0微米的范圍內(nèi)更適宜的厚度423 - 2以及它們的組合有在約1.0到9.0微米的范圍內(nèi)更適宜的厚度423，通常類似于SC層或部分28的厚度281，但更大或更小的厚度或深度也可被使用。阱區(qū)域411的較低邊緣411-1大約延伸到BL區(qū)域86是所期望的但不是必要的。阱區(qū)域401、402(例如，P類型)在約1.0E15到1.0E17cnT3的摻雜范圍內(nèi)更適宜，但更高或更低的摻雜也可被使用。阱區(qū)域411、412(例如，N類型)在約1.0E15到
1.0E17cm_3的摻雜范圍內(nèi)更適宜，但更高或更低的摻雜也可被使用。阱區(qū)域401、411通常位于非對(duì)稱LDMOS部分83內(nèi)以及阱區(qū)域402、412通常位于對(duì)稱LDMOS部分81內(nèi)。阱區(qū)域401和402通常充當(dāng)LDMOS器件40的漂移空間(例如，P-類型)，而阱區(qū)域411和412充當(dāng)減小表面場(chǎng)(RESURF)區(qū)域。產(chǎn)生了結(jié)構(gòu)905。
[0027]現(xiàn)在參照?qǐng)D6的制作階段806，掩模92被移除以及STI區(qū)域301、302、303、304 (或可選的305)和DTI區(qū)域60被形成，從表面26延伸到SC有源器件區(qū)域或?qū)?5中。STI區(qū)域301、302形成于阱區(qū)域401內(nèi)以及STI區(qū)域303、304形成于阱區(qū)域402內(nèi)。DTI區(qū)域60大體上形成于阱區(qū)域401、411和BL86的左側(cè)部分處或與其相交，延伸到襯底22。形成這種STI和DTI區(qū)域的技術(shù)在本領(lǐng)域中眾所周知。產(chǎn)生了結(jié)構(gòu)906。[0028]現(xiàn)在參照?qǐng)D7的制作階段807，掩模94被提供在上表面26上。掩模94有開口部分941、943和封閉部分942、944。注入D通過開口部分941、943被提供以分別形成位于開口區(qū)域941、943下面的(例如，N類型)阱區(qū)域441、442。磷是合適的N類型摻雜物的一個(gè)非限定性例子，但其它摻雜物也可被使用。阱區(qū)域441(例如，N類型)大體上位于(例如，P類型)阱區(qū)域401、402之間。阱區(qū)域442(例如，N類型)位于(例如，P類型)阱區(qū)域402的右側(cè)，大體上延伸到邊界或?qū)ΨQ線74。阱區(qū)域441、442(例如，N類型)在約5.0E16到5.0E17cm_3的摻雜范圍內(nèi)更適宜，但更高或更低的摻雜也可被使用。阱區(qū)域441、442距表面26的深度447適宜在約1.0到5.0微米的范圍內(nèi)，然而較厚或較薄的層也可被使用。PN或NP結(jié)443形成于阱區(qū)域401和441之間，結(jié)444形成于阱區(qū)域441和402之間以及結(jié)445形成于阱區(qū)域402和442之間。阱區(qū)域441和442通常充當(dāng)LDMOS器件40的溝道承載體區(qū)域。產(chǎn)生了結(jié)構(gòu)907。
[0029]現(xiàn)在參照?qǐng)D8的制作階段808，掩模94被移除以及柵結(jié)構(gòu)54_1、54_2、54_3 (統(tǒng)稱54)被提供。第一柵結(jié)構(gòu)54-1包括柵絕緣體501、柵導(dǎo)體502以及橫向柵介電質(zhì)墊片503。第二柵結(jié)構(gòu)54-2包括柵絕緣體511、柵導(dǎo)體512以及橫向柵介電質(zhì)墊片513。第三柵結(jié)構(gòu)54-3包括柵絕緣體521、柵導(dǎo)體522以及橫向柵介電質(zhì)墊片523。柵結(jié)構(gòu)54是常見的并且因此形成技術(shù)在本領(lǐng)域是眾所周知的。第一柵結(jié)構(gòu)54-1跨越PN或NP結(jié)443，第二柵結(jié)構(gòu)54-2跨越PN或NP結(jié)444以及第三柵結(jié)構(gòu)54_3跨越PN或NP結(jié)445。產(chǎn)生了結(jié)構(gòu)908。
[0030]現(xiàn)在參照?qǐng)D9的制作階段809，有開口部分961、963、965、967、969和封閉部分
962、964、966、968、970、 972的掩模96被應(yīng)用。注入E(例如，P類型)通過開口部分961、
963、965、967、969被施加以分別形成，(例如，所有P+)漏區(qū)31、源區(qū)451、源區(qū)452、漏區(qū)32、以及源區(qū)453。硼是合適的P類型摻雜物的一個(gè)非限定性例子，但其它摻雜也可被使用。這種源區(qū)和漏區(qū)在約1.0E20到5.0E21cnT3的摻雜范圍內(nèi)(例如，P+)更適宜以及在約0.1到0.25微米的范圍內(nèi)有相對(duì)淺的深度55更適宜，然而更高或更低的摻雜和更大或更小的深度也可被使用。結(jié)構(gòu)909產(chǎn)生了。
[0031]現(xiàn)在參照?qǐng)D10的制作階段810，掩模96被移除以及掩模98被應(yīng)用。掩模98有開口部分981、983和封閉部分982、984。注入F通過開口部分981、983被施加以分別形成(例如，所有N+)體接觸區(qū)域461、462。磷是合適的摻雜物的一個(gè)非限定性例子，但其它摻雜材料也可被使用。這種體接觸區(qū)域在1.0E20到5.0E21cnT3的摻雜范圍內(nèi)(例如，N+)更適宜以及在約0.1到0.25微米的范圍內(nèi)有相對(duì)淺的深度99更適宜，雖然更高或更低的摻雜和更大或更小的深度也可被使用。結(jié)構(gòu)910產(chǎn)生了。除了提供圖2中說明的連接33、50、47、51、34、52、48，0^03器件40大體上被完成。例如并且不旨在限定，通過在暴露的SC漏區(qū)31、源區(qū)451、源區(qū)452、漏區(qū)32以及源區(qū)453以及暴露的SC體接觸區(qū)域461、462上形成金屬-半導(dǎo)體合金(例如，硅化物)提供連接33、50、47、51、34、52、48是方便的。附加的鈍化層、導(dǎo)體層以及夾層介電質(zhì)(未顯示)可被提供在表面26上以以常見方式形成與LDMOS器件40內(nèi)的其它區(qū)域和/或位于相同襯底上的其它器件和/或外部封裝連接的任何所期望的連接。
[0032]根據(jù)第一實(shí)施例，提供了一種多柵(53)橫向擴(kuò)散金屬氧化物半導(dǎo)體(LDMOS)器件
(40)包括，絕緣體上半導(dǎo)體(SOI)支撐結(jié)構(gòu)(21)，其上或上方被放置有至少一個(gè)大體上對(duì)稱的內(nèi)部LDMOS區(qū)域(81)以及至少一個(gè)非對(duì)稱接近邊緣LDMOS區(qū)域(83)，深槽隔離(DTI)壁，延伸到所述支撐結(jié)構(gòu)(21)中并且大體上終止所述至少一個(gè)接近邊緣LDMOS區(qū)域(83)，第一導(dǎo)電類型的漏區(qū)(31)，接近所述至少一個(gè)非對(duì)稱接近邊緣LDMOS區(qū)域(83)的上表面
(26)，以及摻雜SC埋層(BL)區(qū)域(86)，接近所述DTI壁(60)，位于所述至少一個(gè)非對(duì)稱接近邊緣LDMOS區(qū)域(83)的一部分下面，并且與所述至少一個(gè)非對(duì)稱接近邊緣LDMOS區(qū)域
(83)的所述漏區(qū)(31)有相反導(dǎo)電類型。根據(jù)另一個(gè)實(shí)施例，所述至少一個(gè)非對(duì)稱接近邊緣LDMOS區(qū)域(83)包括，第一導(dǎo)電類型的第一阱區(qū)域和漂移空間(401)，接近并且位于所述漏區(qū)(31)下面，第二、相反導(dǎo)電類型的第二阱區(qū)域(411)，位于所述第一阱區(qū)域和漂移空間(401)下面，以及其中所述BL區(qū)域(86)具有第二導(dǎo)電類型并且位于接近所述DTI壁(60)的所述第二阱區(qū)域(411)下面。根據(jù)另一個(gè)實(shí)施例，所述至少一個(gè)大體上對(duì)稱的內(nèi)部LDMOS區(qū)域(81)包括，至少一個(gè)漏區(qū)(32)，大體上居中放置在第一橫向左側(cè)放置的源區(qū)(452)和第二橫向右側(cè)放置的源區(qū)(453)之間，所述第一源區(qū)(452)位于第一體區(qū)域(441)中和所述第二源區(qū)(453)位于與所述第一體區(qū)域(441)分開的第二體區(qū)域(442)中，第一柵結(jié)構(gòu)(54-2)在所述第一體區(qū)域(441)的位于所述第一源區(qū)(452)和所述至少一個(gè)漏區(qū)(32)之間的至少一個(gè)第一部分上延伸，以及第二柵結(jié)構(gòu)(54-3)在所述第二體區(qū)域(442)的位于所述第二源區(qū)(453)和所述至少一個(gè)漏區(qū)(32)之間的至少一個(gè)第二部分上延伸。根據(jù)另一個(gè)實(shí)施例，所述支撐結(jié)構(gòu)包括在其上是絕緣層(24)的襯底(22)，在所述絕緣層(24)上是第一 SC層(27)以及還包括一個(gè)覆蓋所述第一 SC層(27)并且有所述上表面(26)的第二 SC層(28)。根據(jù)另一個(gè)實(shí)施例，所述至少一個(gè)大體上對(duì)稱的內(nèi)部LDMOS區(qū)域(81)以及所述至少一個(gè)非對(duì)稱接近邊緣LDMOS區(qū)域(83)大體上位于所述第二 SC層(28)中。根據(jù)另一個(gè)實(shí)施例，所述BL區(qū)域(86)大體上穿過所述第一和第二 SC層到達(dá)所述絕緣層(24)。根據(jù)另一個(gè)實(shí)施例，所述DTI壁大體上從所述上表面(26)穿到或穿過所述絕緣層(24)。根據(jù)另一個(gè)實(shí)施例，所述支撐結(jié)構(gòu)包括在其上是絕緣層(24)的襯底(22)，在所述絕緣層(24)上是第一 SC層(27)以及還包括覆蓋所述第一 SC層(27)的第二 SC層(28)，以及所述第一 (401)和第二(411)阱區(qū)域大體上位于其中，并且其中所述BL區(qū)域(86)大體上從所述第二阱區(qū)域(411)延伸到所述絕緣層(24)。根據(jù)另一個(gè)實(shí)施例，所述至少一個(gè)大體上對(duì)稱的內(nèi)部LDMOS區(qū)域(81)有第一漏區(qū)(32)，其被橫向位于所述第一漏區(qū)兩側(cè)上的至少兩個(gè)源區(qū)(452、453)饋送以及所述至少一個(gè)非對(duì)稱接近邊緣LDMOS區(qū)域(83)有至少一個(gè)第二漏區(qū)(31)，其被僅僅橫向位于所述第二漏區(qū)(31)的一側(cè)上的至少一個(gè)源區(qū)(451)饋送。
[0033]根據(jù)第二實(shí)施例，提供了一個(gè)LDMOS器件(40)，包括，至少一個(gè)居中放置的LDMOS器件區(qū)域(81)，其具有第一源區(qū)(453)、第二源區(qū)(452)以及橫向位于所述第一源區(qū)(453)和所述第二源區(qū)(452)之間的漏區(qū)(34)，至少一個(gè)周邊放置的器件區(qū)域(83)，具有周邊放置的源區(qū)(451)和位于所述周邊放置的源區(qū)(451)的橫向外側(cè)的周邊放置的漏區(qū)(31)，深槽隔離(DTI)區(qū)域(60)位于所述至少一個(gè)周邊放置的器件區(qū)域(83)的橫向外側(cè)，以及埋層半導(dǎo)體區(qū)域(86)位于所述至少一個(gè)周邊放置的器件區(qū)域(83)的至少一部分下面，接近所述DTI區(qū)域(60)，并且與所述周邊放置的漏區(qū)(31)有相反導(dǎo)電類型。根據(jù)另一個(gè)實(shí)施例，所述埋層半導(dǎo)體區(qū)域(86)垂直地通過第一阱區(qū)域(401)和第二阱區(qū)域(411)與所述周邊放置的漏區(qū)(31)分開，所述第一阱區(qū)域(401)有與所述周邊放置的漏區(qū)(31)相同的導(dǎo)電類型以及所述第二阱區(qū)域(411)位于所述第一阱區(qū)域下面并且與所述周邊放置的漏區(qū)
(31)有相反導(dǎo)電類型。根據(jù)另一個(gè)實(shí)施例，所述埋層半導(dǎo)體區(qū)域(86)位于所述周邊放置的漏區(qū)(31)的橫向外側(cè)。根據(jù)另一個(gè)實(shí)施例，所述埋層半導(dǎo)體區(qū)域(86)與其大體上通過的半導(dǎo)體區(qū)域有相反導(dǎo)電類型。根據(jù)另一個(gè)實(shí)施例，所述埋層半導(dǎo)體區(qū)域(86)有在1E13到5E15cm_3范圍內(nèi)的摻雜濃度。
[0034]根據(jù)第三實(shí)施例，提供了一種形成一個(gè)有至少一個(gè)居中放置的LDMOS區(qū)域(81)和至少一個(gè)周邊放置的LDMOS區(qū)域(83)的LDMOS器件(40)的方法，包括，提供在其中有被第一導(dǎo)電類型的第一半導(dǎo)體層(27)覆蓋的介電層(24)的絕緣體上半導(dǎo)體(SOI)結(jié)構(gòu)(21)，在所述第一半導(dǎo)體層(27)內(nèi)形成一個(gè)第二、相反導(dǎo)電類型的埋層(86)，形成覆蓋所述第一半導(dǎo)體層的第二半導(dǎo)體層(28)，形成大體上在所述第二半導(dǎo)體層(28)上或內(nèi)的所述至少一個(gè)居中放置(81)的和所述至少一個(gè)周邊放置的LDMOS區(qū)域(83)，以及在所述第一(27)和第二(28)半導(dǎo)體層內(nèi)形成橫向限定了所述至少一個(gè)周邊放置的LDMOS區(qū)域(83)和所述埋層(86)并且延伸到所述介電層(24)的深槽隔離(DTI)區(qū)域(60)。根據(jù)另一個(gè)實(shí)施例，所述第一(27)和第二(28)半導(dǎo)體層被外延形成。根據(jù)另一個(gè)實(shí)施例，所述方法還包括在所述至少一個(gè)居中放置的LDMOS區(qū)域(81)內(nèi)形成第一漏區(qū)(32)以及第一(452)和第二源區(qū)(453)，其中所述第一漏區(qū)(32)橫向放置于所述第一(452)和第二源區(qū)(453)之間。根據(jù)另一個(gè)實(shí)施例，所述方法還包括在所述至少一個(gè)周邊放置的LDMOS區(qū)域(83)內(nèi)形成另一個(gè)漏區(qū)(31)和另一個(gè)源區(qū)(451)，所述另一個(gè)漏區(qū)(31)橫向放置于所述另一個(gè)源區(qū)(451)外側(cè)。根據(jù)另一個(gè)實(shí)施例，形成所述另一個(gè)漏區(qū)(31)以及另一個(gè)源區(qū)(451)包括形成比所述另一個(gè)源區(qū)(451)橫向更接近所述DTI區(qū)域(86)的所述另一個(gè)漏區(qū)(31)。根據(jù)另一個(gè)實(shí)施例，在所述至少一個(gè)周邊放置的LDMOS區(qū)域(83)內(nèi)形成另一個(gè)漏區(qū)(31)和另一個(gè)源區(qū)(451)包括，提供與接近所述DTI區(qū)域(86)的所述另一個(gè)漏區(qū)(31)有相同導(dǎo)電性的第一阱區(qū)域(401)并且在其中形成所述另一個(gè)漏區(qū)(31)。
[0035]雖然至少一個(gè)示例實(shí)施例和制作方法在上述詳細(xì)說明中已經(jīng)被提出了，應(yīng)認(rèn)識(shí)到還存在大量的變化。還應(yīng)認(rèn)識(shí)到示例實(shí)施例或一些示例實(shí)施例僅僅是例子，不旨在以任何方式限定范圍、適用性、或本發(fā)明的配置。當(dāng)然，上述詳細(xì)描述將給本領(lǐng)域所屬技術(shù)人員提供一條便捷的路線圖以用于實(shí)施本發(fā)明的一個(gè)實(shí)施例。應(yīng)了解在不脫離權(quán)利要求極其法律等同物所陳述的范圍情況下，可以對(duì)實(shí)施例中所描述的元素的功能和排列做各種變化。
【權(quán)利要求】
1.一種多柵橫向擴(kuò)散金屬氧化物半導(dǎo)體LDMOS器件,包括: 絕緣體上半導(dǎo)體SOI支撐結(jié)構(gòu)，其上或其上方被放置有至少一個(gè)大體上對(duì)稱的內(nèi)部LDMOS區(qū)域以及至少一個(gè)非對(duì)稱接近邊緣LDMOS區(qū)域； 深槽隔離DTI壁，延伸到所述支撐結(jié)構(gòu)中并且大體上終止所述至少一個(gè)接近邊緣LDMOS區(qū)域； 第一導(dǎo)電類型的漏區(qū)，接近所述至少一個(gè)非對(duì)稱接近邊緣LDMOS區(qū)域的上表面；以及摻雜SC埋層BL區(qū)域，接近所述DTI壁，位于所述至少一個(gè)非對(duì)稱接近邊緣LDMOS區(qū)域的一部分下面，并且具有與所述至少一個(gè)非對(duì)稱接近邊緣LDMOS區(qū)域的所述漏區(qū)相反的導(dǎo)電類型。
2.根據(jù)權(quán)利要求1所述的LDMOS器件，其中所述至少一個(gè)非對(duì)稱接近邊緣LDMOS區(qū)域包括； 第一導(dǎo)電類型的第一阱區(qū)域和漂移空間，接近并且位于所述漏區(qū)下面； 第二相反導(dǎo)電類型的第二阱區(qū)域，位于所述第一阱區(qū)域和漂移空間下面；以及 其中所述BL區(qū)域具有第二導(dǎo)電類型并且位于接近所述DTI壁的所述第二阱區(qū)域下面。
3.根據(jù)權(quán)利要求1所述的LDMOS器件，其中所述至少一個(gè)大體上對(duì)稱的內(nèi)部LDMOS區(qū)域包括: 至少一個(gè)漏區(qū)，大體上居中放置在第一橫向左側(cè)放置的源區(qū)和第二橫向右側(cè)放置的源區(qū)之間，所述第一源區(qū)位于第一體區(qū)域中和所述第二源區(qū)位于與所述第一體區(qū)域分開的第二體區(qū)域中； 第一柵結(jié)構(gòu)，在所述第一體區(qū)域的位于所述第一源區(qū)和所述至少一個(gè)漏區(qū)之間的至少第一部分上延伸；以及 第二柵結(jié)構(gòu)，在所述第二體區(qū)域的位于所述第二源區(qū)和所述至少一個(gè)漏區(qū)之間的至少第二部分上延伸。
4.根據(jù)權(quán)利要求1所述的LDMOS器件，其中所述支撐結(jié)構(gòu)包括在其上是絕緣層的襯底，在所述絕緣層上是第一 SC層以及還包括覆蓋所述第一 SC層并且具有所述上表面的第二 SC層。
5.根據(jù)權(quán)利要求4所述的LDMOS器件，其中所述至少一個(gè)大體上對(duì)稱的內(nèi)部LDMOS區(qū)域以及所述至少一個(gè)非對(duì)稱接近邊緣LDMOS區(qū)域大體上位于所述第二 SC層中。
6.根據(jù)權(quán)利要求4所述的LDMOS器件，其中所述BL區(qū)域大體上穿過所述第一和第二SC層到達(dá)所述絕緣層。
7.根據(jù)權(quán)利要求4所述的LDMOS器件，其中所述DTI壁大體上從所述上表面穿到或穿過所述絕緣層。
8.根據(jù)權(quán)利要求2所述的LDMOS器件，其中所述支撐結(jié)構(gòu)包括在其上是絕緣層的襯底，在所述絕緣層上是第一 SC層以及還包括覆蓋所述第一 SC層的第二 SC層以及所述第一和第二阱區(qū)域大體上位于其中，并且其中所述BL區(qū)域大體上從所述第二阱區(qū)域延伸到所述絕緣層。
9.根據(jù)權(quán)利要求1所述的LDMOS器件，其中所述至少一個(gè)大體上對(duì)稱的內(nèi)部LDMOS區(qū)域具有第一漏區(qū)，所述第一漏區(qū)被橫向位于所述第一漏區(qū)相對(duì)側(cè)上的至少兩個(gè)源區(qū)饋送，以及所述至少一個(gè)非對(duì)稱接近邊緣LDMOS區(qū)域具有至少一個(gè)第二漏區(qū)，所述至少一個(gè)第二漏區(qū)被僅僅橫向位于所述第二漏區(qū)的一側(cè)上的至少一個(gè)源區(qū)饋送。
10.一種LDMOS器件，包括: 至少一個(gè)居中放置的LDMOS器件區(qū)域，具有第一源區(qū)、第二源區(qū)以及橫向位于所述第一源區(qū)和所述第二源區(qū)之間的漏區(qū)； 至少一個(gè)周邊放置的器件區(qū)域，具有周邊放置的源區(qū)和位于所述周邊放置的源區(qū)的橫向外側(cè)的周邊放置的漏區(qū)； 深槽隔離DTI區(qū)域，位于所述至少一個(gè)周邊放置的器件區(qū)域的橫向外側(cè)；以及 埋層半導(dǎo)體區(qū)域，位于所述至少一個(gè)周邊放置的器件區(qū)域的至少一部分下面，接近所述DTI區(qū)域，并且具有與所述周邊放置的漏區(qū)相反的導(dǎo)電類型。
11.根據(jù)權(quán)利要求10所述的LDMOS器件，其中所述埋層半導(dǎo)體區(qū)域通過第一阱區(qū)域以及第二阱區(qū)域與所述周邊放置的漏區(qū)垂直分開，其中所述第一阱區(qū)域具有與所述周邊放置的漏區(qū)相同的導(dǎo)電類型，所述第二阱區(qū)域位于所述第一阱區(qū)域下面并且具有與所述周邊放置的漏區(qū)相反的導(dǎo)電類型。
12.根據(jù)權(quán)利要求10所述的LDMOS器件，其中所述埋層半導(dǎo)體區(qū)域位于所述周邊放置的漏區(qū)的橫向外側(cè)。
13.根據(jù)權(quán)利要求11所述的LDMOS器件，其中所述埋層半導(dǎo)體區(qū)域具有與該埋層半導(dǎo)體區(qū)域大體上穿過的半導(dǎo)體區(qū)域相反的導(dǎo)電類型。
14.根據(jù)權(quán)利要求10所述的LDMOS器件，其中所述埋層半導(dǎo)體區(qū)域具有在1E13到5E15cm_3范圍內(nèi)的摻雜濃度。
15.一種形成具有至少一個(gè)居中放置的LDMOS區(qū)域和至少一個(gè)周邊放置的LDMOS區(qū)域的LDMOS器件的方法，包括: 提供絕緣體上半導(dǎo)體SOI結(jié)構(gòu)，在所述絕緣體上半導(dǎo)體結(jié)構(gòu)中具有被第一導(dǎo)電類型的第一半導(dǎo)體層覆蓋的介電層； 在所述第一半導(dǎo)體層內(nèi)形成第二相反導(dǎo)電類型的埋層； 形成覆蓋所述第一半導(dǎo)體層的第二半導(dǎo)體層； 形成大體上在所述第二半導(dǎo)體層上或內(nèi)的所述至少一個(gè)居中放置的LDMOS區(qū)域和所述至少一個(gè)周邊放置的LDMOS區(qū)域；以及 在所述第一和第二半導(dǎo)體層內(nèi)形成橫向限定了所述至少一個(gè)周邊放置的LDMOS區(qū)域的深槽隔離DTI區(qū)域，所述DTI區(qū)域延伸到所述介電層。
16.根據(jù)權(quán)利要求15所述的方法，其中所述第一和第二半導(dǎo)體層被外延形成。
17.根據(jù)權(quán)利要求15所述的方法，還包括，在所述至少一個(gè)居中放置的LDMOS區(qū)域內(nèi)形成第一漏區(qū)以及第一和第二源區(qū)，其中所述第一漏區(qū)橫向放置于所述第一和第二源區(qū)之間。
18.根據(jù)權(quán)利要求15所述的方法，還包括，在所述至少一個(gè)周邊放置的LDMOS區(qū)域內(nèi)形成另一個(gè)漏區(qū)和另一個(gè)源區(qū)，所述另一個(gè)漏區(qū)橫向放置于所述另一個(gè)源區(qū)外側(cè)。
19.根據(jù)權(quán)利要求18所述的方法，其中形成所述另一個(gè)漏區(qū)以及另一個(gè)源區(qū)包括形成比所述另一個(gè)源區(qū)橫向更接近所述DTI區(qū)域的所述另一個(gè)漏區(qū)。
20.根據(jù)權(quán)利要求18所述的方法，其中在所述至少一個(gè)周邊放置的LDMOS區(qū)域內(nèi)形成另一個(gè)漏區(qū)和另一個(gè)源區(qū)包括，提供與接近所述DTI區(qū)域的所述另一個(gè)漏區(qū)有相同導(dǎo)電性的第一阱區(qū)域并且在其中形 成所述另一個(gè)漏區(qū)。
【文檔編號(hào)】H01L29/78GK103531630SQ201310265326
【公開日】2014年1月22日 申請(qǐng)日期:2013年6月28日 優(yōu)先權(quán)日:2012年6月29日
【發(fā)明者】楊宏寧, D·J·布隆伯格, 左將凱 申請(qǐng)人:飛思卡爾半導(dǎo)體公司