Vdmos器件及其制造方法
【專利摘要】本發(fā)明提供一種VDMOS器件及其制造方法。本發(fā)明通過(guò)兩次多晶硅刻蝕把現(xiàn)有VDMOS器件中兩個(gè)溝道區(qū)中間的多晶硅去掉，達(dá)到降低柵漏電容的目的；又通過(guò)增加N+注入，與P+阱同時(shí)推結(jié)深，達(dá)到P+阱區(qū)和N+阱區(qū)電離雜質(zhì)濃度相同，達(dá)到反偏時(shí)N+阱區(qū)完全耗盡的目的，由于增加了N+注入，所以RJ和RD都會(huì)降低，提高了VDMOS器件的開(kāi)啟速度。
【專利說(shuō)明】VDMOS器件及其制造方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體制造技術(shù)，尤其涉及一種VDMOS器件及其制造方法。

【背景技術(shù)】
[0002]目前，功率器件的應(yīng)用領(lǐng)域非常廣泛，因功率MOS晶體管的工作頻率比功率雙極晶體管高，而且它是電壓控制器件，其驅(qū)動(dòng)電流比較小，其驅(qū)動(dòng)電路比功率雙極晶體管簡(jiǎn)單，因而使得功率MOS晶體管，特別是VDMOS更加得到廣泛的應(yīng)用。金屬-氧化物-半導(dǎo)體(Metal-Oxide-Semiconductor)結(jié)構(gòu)的晶體管簡(jiǎn)稱MOS晶體管。由兩次擴(kuò)散結(jié)深差形成溝道，雙擴(kuò)散MOS簡(jiǎn)稱DM0S。漏極(Drain)從背面引出的DMOS就是VDM0S。
[0003]隨著整機(jī)向小型化發(fā)展，要求VDMOS器件的輸出功率更大，但是其自身的功耗要更小，這就要求VDMOS器件的導(dǎo)通電阻更小。因此，如何降低VDMOS器件的導(dǎo)通電阻已經(jīng)成為業(yè)界重點(diǎn)研究課題。


【發(fā)明內(nèi)容】

[0004]本發(fā)明提供一種VDMOS器件及其制造方法，實(shí)現(xiàn)提高VDMOS器件的開(kāi)啟速度以及降低其導(dǎo)通電阻。
[0005]本發(fā)明提供的VDMOS器件，包括:
[0006]襯底，以及位于所述襯底正面的外延層；
[0007]位于所述外延層表面的柵極結(jié)構(gòu)，所述柵極結(jié)構(gòu)包括柵極氧化層和位于所述柵極氧化層表面的柵極多晶硅層，且所述柵極多晶硅層僅覆蓋所述柵極氧化層兩端；所述柵極多晶硅層以及所述柵極氧化層中部沒(méi)有被所述柵極多晶硅層覆蓋的表面上設(shè)置有中間介質(zhì)層；
[0008]位于所述柵極結(jié)構(gòu)兩側(cè)所述外延層內(nèi)的P+阱區(qū)，以及位于所述柵極結(jié)構(gòu)下方所述外延層內(nèi)的N+阱區(qū)，所述N+阱區(qū)內(nèi)參雜有電離雜質(zhì)；
[0009]位于所述襯底背面的漏極金屬層。
[0010]本發(fā)明提供的VDMOS器件的制造方法，包括:
[0011]提供一襯底，所述襯底包括正面和背面，以及位于所述襯底正面的外延層；
[0012]在所述外延層表面形成柵極氧化層，以及位于所述柵極氧化層表面的柵極多晶硅層，對(duì)所述柵極多晶硅層進(jìn)行第一次光刻與刻蝕，并進(jìn)行N+注入，在所述外延層內(nèi)沒(méi)有被所述柵極多晶硅層覆蓋的位置形成N+區(qū)；
[0013]對(duì)所述柵極多晶硅層進(jìn)行第二次光刻與刻蝕，暴露出相鄰N+區(qū)之間被所述柵極多晶硅層覆蓋的外延層，并進(jìn)行P+注入，在所述外延層內(nèi)相鄰N+區(qū)之間形成P+區(qū)；
[0014]對(duì)所述N+區(qū)和所述P+區(qū)同時(shí)進(jìn)行推結(jié)深處理，形成N+阱區(qū)和P+阱區(qū)；對(duì)所述P+阱區(qū)進(jìn)行光刻與刻蝕，并進(jìn)行離子注入；淀積中間介質(zhì)層，形成位于所述外延層表面的柵極結(jié)構(gòu)；所述柵極結(jié)構(gòu)包括柵極氧化層和位于所述柵極氧化層表面的柵極多晶硅層，且所述柵極多晶硅層僅覆蓋所述柵極氧化層兩端；所述柵極多晶硅層以及所述柵極氧化層中部沒(méi)有被所述柵極多晶硅層覆蓋的表面上設(shè)置有所述中間介質(zhì)層；
[0015]進(jìn)行引線孔的光刻與刻蝕，并形成位于所述襯底背面的漏極金屬層。
[0016]本發(fā)明提供的VDMOS器件及其制造方法，通過(guò)兩次多晶硅刻蝕把現(xiàn)有VDMOS器件中兩個(gè)溝道區(qū)中間的多晶硅去掉，達(dá)到降低柵漏電容的目的；又通過(guò)增加N+注入，與P+阱同時(shí)推結(jié)深，達(dá)到P+阱區(qū)和N+阱區(qū)電離雜質(zhì)濃度相同，達(dá)到反偏時(shí)N+阱區(qū)完全耗盡的目的，由于增加了 N+注入，所以RJ和RD都會(huì)降低，提高了 VDMOS器件的開(kāi)啟速度。

【專利附圖】

【附圖說(shuō)明】
[0017]圖1為現(xiàn)有VDMOS器件導(dǎo)通電阻組成示意圖；
[0018]圖2為本發(fā)明VDMOS器件的結(jié)構(gòu)示意圖；
[0019]圖3為現(xiàn)有VDMOS器件的結(jié)構(gòu)示意圖；
[0020]圖4至圖17為本發(fā)明VDMOS器件的制造流程示意圖；

【具體實(shí)施方式】
[0021]圖1為現(xiàn)有VDMOS器件導(dǎo)通電阻組成示意圖，如圖1所示，傳統(tǒng)的VDMOS器件的導(dǎo)通電阻除了源漏兩端的金屬接觸電阻之外，還包括四部分的電阻:溝道電阻!U、正對(duì)柵極靠近柵極的外延區(qū)電阻％、正對(duì)柵極靠近襯底的外延區(qū)電阻Rd以及襯底電阻R.。由于Rdl和Rsub已經(jīng)降到很小了，而且％和Rd在源漏導(dǎo)通電阻所占的比例比較大，因此本發(fā)明提供一種VDMOS器件以及其制造方法，來(lái)降低R1和Rd，以實(shí)現(xiàn)降低VDMOS器件的導(dǎo)通電阻，提高其開(kāi)啟速度。
[0022]圖2為本發(fā)明VDMOS器件的結(jié)構(gòu)示意圖，圖3為現(xiàn)有VDMOS器件的結(jié)構(gòu)示意圖，如圖2所示，本發(fā)明所提供的VDMOS器件包括襯底2，以及位于襯底2正面的外延層3 ;位于外延層3表面的柵極結(jié)構(gòu)，該柵極結(jié)構(gòu)包括柵極氧化層4和位于柵極氧化層4表面的柵極多晶硅層5，且柵極多晶硅層5僅覆蓋柵極氧化層4兩端；柵極多晶硅層5以及柵極氧化層4中部沒(méi)有被柵極多晶硅層5覆蓋的表面上設(shè)置有中間介質(zhì)層；位于柵極結(jié)構(gòu)兩側(cè)外延層3內(nèi)的P+阱區(qū)，以及位于柵極結(jié)構(gòu)下方外延層3內(nèi)的N+阱區(qū)，所述N+阱區(qū)內(nèi)參雜有電離雜質(zhì)；位于襯底2背面的漏極金屬層I。
[0023]對(duì)比圖2和圖3可知，本發(fā)明所提供的VDMOS器件通過(guò)兩次多晶硅刻蝕把現(xiàn)有VDMOS器件中兩個(gè)溝道區(qū)中間的多晶硅去掉，達(dá)到降低柵漏電容的目的；又通過(guò)增加N+注入，與P+阱同時(shí)推結(jié)深，達(dá)到P+阱區(qū)和N+阱區(qū)電離雜質(zhì)濃度相同，達(dá)到反偏時(shí)N+阱區(qū)完全耗盡的目的，由于增加了 N+注入，所以RJ和RD都會(huì)降低。進(jìn)一步地，本發(fā)明所提供的VDMOS器件中P+阱區(qū)和N+阱區(qū)在外延層3內(nèi)的深度可以相同。
[0024]以下介紹本發(fā)明所提供的VDMOS器件的制造方法，包括:
[0025]步驟1、提供一襯底2，該襯底2包括正面和背面，以及位于襯底2正面的外延層3，并進(jìn)行場(chǎng)氧化，形成場(chǎng)氧化層3a ；
[0026]具體如圖4所示，具體可以在N+硅片上生長(zhǎng)出N型外延層3。場(chǎng)氧化3a層可以為12000埃的二氧化硅。
[0027]步驟2、經(jīng)過(guò)有源區(qū)光刻和刻蝕，形成有源區(qū)圖形；
[0028]具體如圖5所示，經(jīng)過(guò)對(duì)場(chǎng)氧化層的光刻和刻蝕，在外延層3上的端部生成環(huán)區(qū)，外延層3其余部分為有源區(qū)圖形。
[0029]步驟3、在外延層3表面形成柵極氧化層4 ；
[0030]具體如圖6所示，對(duì)外延層3表面進(jìn)行柵極氧化，形成柵極氧化層4，可以800埃的二氧化硅。
[0031]步驟4、淀積柵極多晶硅同時(shí)摻雜，形成柵極多晶硅層5 ；
[0032]具體如圖7所示，柵極多晶硅層5可以為6000埃的多晶硅。
[0033]步驟5、對(duì)柵極多晶硅層5進(jìn)行第一次光刻與刻蝕，并進(jìn)行N+注入，在外延層3內(nèi)沒(méi)有被柵極多晶硅層5覆蓋的位置形成N+區(qū)6 ;
[0034]具體如圖8所示，經(jīng)過(guò)第一次的柵極多晶硅層5的光亥_刻蝕，并在被刻蝕掉的柵極多晶硅層5的位置進(jìn)行N+注入，具體可以出入磷離子，能量為130千電子伏特，劑量為5.9E13每平方厘米。N+注入完成后，在外延層3內(nèi)形成N+區(qū)6。
[0035]步驟6、對(duì)柵極多晶硅層5進(jìn)行第二次光刻與刻蝕，暴露出相鄰N+區(qū)6之間被柵極多晶硅層5覆蓋的外延層3 ;
[0036]具體如圖9所示，對(duì)柵極多晶硅層5進(jìn)行第二次光刻與刻蝕，形成柵極圖形，暴露出相鄰N+區(qū)6之間被柵極多晶硅層5覆蓋的外延層3。
[0037]步驟7、對(duì)P+區(qū)進(jìn)行P+注入，在外延層3內(nèi)相鄰N+區(qū)6之間形成P+區(qū)7 ;
[0038]具體如圖10所示，將各N+區(qū)6上方的柵極氧化層4，以及位于柵極氧化層4兩端的柵極多晶硅層5 (即柵極)涂上光刻膠8進(jìn)行保護(hù)，進(jìn)行P+區(qū)的光刻與注入(所述的P+區(qū)即為經(jīng)過(guò)對(duì)柵極多晶硅層5 二次光刻與刻蝕后所暴露出來(lái)的外延層3的區(qū)域，以及環(huán)區(qū)內(nèi)對(duì)應(yīng)的外延層3區(qū)域)，例如注入硼離子，能量為120千電子伏特，劑量為6E13每平方厘米。在有源區(qū)圖形內(nèi)所形成的N+區(qū)6和P+區(qū)7彼此相接。
[0039]步驟8、對(duì)N+區(qū)6和P+區(qū)7同時(shí)進(jìn)行推結(jié)深處理，形成N+阱區(qū)6a和P+阱區(qū)7a ；
[0040]具體如圖11所示，經(jīng)過(guò)P推結(jié)深，完成N+阱區(qū)6a和P+阱區(qū)7a。優(yōu)選地，N+阱區(qū)6a和P+阱區(qū)7a在外延層3內(nèi)的深度相同；N+阱區(qū)6a和P+阱區(qū)7a的電離雜質(zhì)濃度相同。
[0041]步驟9、對(duì)P+阱區(qū)7a進(jìn)行光刻與刻蝕；
[0042]具體如圖12所示，進(jìn)行源區(qū)光刻和刻蝕。保留N+阱區(qū)6a上方的柵極氧化層4，刻蝕掉P+阱區(qū)7a上方、且靠近柵極的柵極氧化層4。
[0043]步驟10、對(duì)P+阱區(qū)7a進(jìn)行離子注入，并淀積中間介質(zhì)層9，形成位于所述外延層表面的柵極結(jié)構(gòu)；
[0044]具體如圖13所示，向P+講區(qū)7a注入磷離子,能量為120千電子伏特,劑量為5E15每平方厘米。中間介質(zhì)層9可以為1200埃的氮化硅和10000埃的摻硼磷二氧化硅。再中間介質(zhì)層回流，使芯片表面平坦化，有利于金屬填充。
[0045]至此形成了本發(fā)明的柵極結(jié)構(gòu)，包括柵極氧化層4和位于柵極氧化層4表面的柵極多晶硅層5，且柵極多晶硅層5僅覆蓋柵極氧化層4兩端；柵極多晶硅層5以及柵極氧化層4中部沒(méi)有被柵極多晶硅層5覆蓋的表面上設(shè)置有中間介質(zhì)層9。
[0046]步驟11、進(jìn)行引線孔光刻和刻蝕，形成引線孔圖形；再進(jìn)行鋁銅金屬層10濺射，例如鋁銅40000埃，具體如圖14所示。
[0047]步驟12、進(jìn)行金屬層10的光刻與刻蝕，具體如圖15所示。
[0048]步驟13、鈍化層11淀積，鈍化層11光刻和刻蝕；
[0049]具體如圖16所示，鈍化層11可以為2000埃的氮化硅。
[0050]步驟14、形成位于所述襯底背面的漏極金屬層1，完成VDMOS管的制造。
[0051]具體如圖17所示，進(jìn)行合金工藝；(450C，30分鐘)，減薄V處理(260微米)，背面注入例如注入磷離子，能量為50千電子伏特，劑量為3E15每平方厘米；背面合金(450C，60分鐘)，蒸發(fā)背面金屬，參數(shù)測(cè)試。
[0052]本發(fā)明實(shí)施例提供的VDMOS器件的制造方法，通過(guò)兩次多晶硅刻蝕把現(xiàn)有VDMOS器件中兩個(gè)溝道區(qū)中間的多晶硅去掉，達(dá)到降低柵漏電容的目的；又通過(guò)增加N+注入，與P+阱同時(shí)推結(jié)深，達(dá)到P+阱區(qū)和N+阱區(qū)電離雜質(zhì)濃度相同，達(dá)到反偏時(shí)N+阱區(qū)完全耗盡的目的，由于增加了 N+注入，所以RJ和RD都會(huì)降低，提高了 VDMOS器件的開(kāi)啟速度。
[0053]最后應(yīng)說(shuō)明的是:以上各實(shí)施例僅用以說(shuō)明本發(fā)明的技術(shù)方案，而非對(duì)其限制；盡管參照前述各實(shí)施例對(duì)本發(fā)明進(jìn)行了詳細(xì)的說(shuō)明，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解:其依然可以對(duì)前述各實(shí)施例所記載的技術(shù)方案進(jìn)行修改，或者對(duì)其中部分或者全部技術(shù)特征進(jìn)行等同替換；而這些修改或者替換，并不使相應(yīng)技術(shù)方案的本質(zhì)脫離本發(fā)明各實(shí)施例技術(shù)方案的范圍。
【權(quán)利要求】
1.一種VDMOS器件，其特征在于，包括: 襯底，以及位于所述襯底正面的外延層； 位于所述外延層表面的柵極結(jié)構(gòu)，所述柵極結(jié)構(gòu)包括柵極氧化層和位于所述柵極氧化層表面的柵極多晶硅層，且所述柵極多晶硅層僅覆蓋所述柵極氧化層兩端；所述柵極多晶硅層以及所述柵極氧化層中部沒(méi)有被所述柵極多晶硅層覆蓋的表面上設(shè)置有中間介質(zhì)層； 位于所述柵極結(jié)構(gòu)兩側(cè)所述外延層內(nèi)的P+阱區(qū)，以及位于所述柵極結(jié)構(gòu)下方所述外延層內(nèi)的N+阱區(qū)，所述N+阱區(qū)內(nèi)參雜有電離雜質(zhì)； 位于所述襯底背面的漏極金屬層。
2.根據(jù)權(quán)利要求1所述的VDMOS器件，其特征在于，所述P+阱區(qū)和所述N+阱區(qū)的電離雜質(zhì)濃度相問(wèn)。
3.根據(jù)權(quán)利要求1或2所述的VDMOS器件，其特征在于，所述P+阱區(qū)和所述N+阱區(qū)在所述外延層內(nèi)的深度相同。
4.一種VDMOS器件的制造方法，其特征在于，包括: 提供一襯底，所述襯底包括正面和背面，以及位于所述襯底正面的外延層； 在所述外延層表面形成柵極氧化層，以及位于所述柵極氧化層表面的柵極多晶硅層，對(duì)所述柵極多晶硅層進(jìn)行第一次光刻與刻蝕，并進(jìn)行N+注入，在所述外延層內(nèi)沒(méi)有被所述柵極多晶硅層覆蓋的位置形成N+區(qū)； 對(duì)所述柵極多晶硅層進(jìn)行第二次光刻與刻蝕，暴露出相鄰N+區(qū)之間被所述柵極多晶硅層覆蓋的外延層，并進(jìn)行P+注入，在所述外延層內(nèi)相鄰N+區(qū)之間形成P+區(qū)； 對(duì)所述N+區(qū)和所述P+區(qū)同時(shí)進(jìn)行推結(jié)深處理，形成N+阱區(qū)和P+阱區(qū)；對(duì)所述P+阱區(qū)進(jìn)行光刻與刻蝕，并進(jìn)行離子注入；淀積中間介質(zhì)層，形成位于所述外延層表面的柵極結(jié)構(gòu)；所述柵極結(jié)構(gòu)包括柵極氧化層和位于所述柵極氧化層表面的柵極多晶硅層，且所述柵極多晶硅層僅覆蓋所述柵極氧化層兩端；所述柵極多晶硅層以及所述柵極氧化層中部沒(méi)有被所述柵極多晶硅層覆蓋的表面上設(shè)置有所述中間介質(zhì)層； 進(jìn)行引線孔的光刻與刻蝕，并形成位于所述襯底背面的漏極金屬層。
5.根據(jù)權(quán)利要求4所述的方法，其特征在于，所述P+阱區(qū)和所述N+阱區(qū)的電離雜質(zhì)濃度相問(wèn)。
6.根據(jù)權(quán)利要求4或5所述的方法，其特征在于，所述P+阱區(qū)和所述N+阱區(qū)在所述外延層內(nèi)的深度相同。
【文檔編號(hào)】H01L29/78GK104253045SQ201310256294
【公開(kāi)日】2014年12月31日 申請(qǐng)日期:2013年6月25日 優(yōu)先權(quán)日:2013年6月25日
【發(fā)明者】崔金洪 申請(qǐng)人:北大方正集團(tuán)有限公司, 深圳方正微電子有限公司