具有多層垂直栓塞結(jié)構(gòu)的集成電路及其制造方法
【專利摘要】本發(fā)明公開了一種具有厚度增長的終止層的多層垂直栓塞結(jié)構(gòu)的集成電路及其制造方法。本發(fā)明的方法是利用集成電路包括具有多個(gè)導(dǎo)電層與多個(gè)介電層交錯(cuò)相疊的疊層件，以形成夾層連接件從一連接件表面延伸至對(duì)應(yīng)的導(dǎo)電層。本發(fā)明的方法是形成著落區(qū)于疊層件中的多個(gè)導(dǎo)電層上。著落區(qū)并未完全覆蓋疊層件中的導(dǎo)電層。本發(fā)明的方法是形成刻蝕終止層于對(duì)應(yīng)的著落區(qū)上?？涛g終止層的厚度與著落區(qū)的深度相互關(guān)聯(lián)。本發(fā)明的方法是以一介電填充材料填充著落區(qū)及刻蝕終止層。本發(fā)明的方法是利用一圖案化刻蝕工藝，形成多個(gè)通孔延伸穿過介電填充材料及刻蝕終止層至多個(gè)導(dǎo)電層中的著落區(qū)。
【專利說明】具有多層垂直栓塞結(jié)構(gòu)的集成電路及其制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明是有關(guān)于一種高密度集成電路裝置，特別是有關(guān)于一種具有增長厚度的多個(gè)終止層的一多層垂直栓塞結(jié)構(gòu)的集成電路及其制造方法。
【背景技術(shù)】
[0002]在三維(3D)層疊存儲(chǔ)器裝置中，多層的垂直栓塞被用于成對(duì)的多層存儲(chǔ)器單元中以進(jìn)行電路譯碼。3D層疊存儲(chǔ)器裝置中Z方向的譯碼(Z譯碼)為一挑戰(zhàn)。而3D層疊存儲(chǔ)器裝置中例如以著落于多層中的垂直向栓塞等方法來進(jìn)行Z譯碼是直接易懂的。然而，因?yàn)轫攲优c底層間的深度差可能會(huì)大于幾百至幾千納米，使得此類方法當(dāng)層數(shù)增加時(shí)會(huì)減少工藝窗口。
[0003]本發(fā)明欲提供一制造方法用于3D層疊存儲(chǔ)器裝置中的Z譯碼，使得相對(duì)于已知技術(shù)可更加放大工藝窗口。

【發(fā)明內(nèi)容】

[0004]本發(fā)明提供一種集成電路裝置的制造方法，該集成電路裝置包括具有多個(gè)導(dǎo)電層與多個(gè)介電層交疊的一疊層件。本發(fā)明的方法是用于形成夾層連接件，并從一連接件表面延伸至對(duì)應(yīng)的多個(gè)導(dǎo)電層。本發(fā)明的方法包括形成著落區(qū)于疊層件中的多個(gè)導(dǎo)電層上，其中著落區(qū)并未完全覆蓋疊層件中的導(dǎo)電層。本發(fā)明的方法形成刻蝕終止層于對(duì)應(yīng)的著落區(qū)上?？涛g終止層的厚度將與對(duì)應(yīng)的著落區(qū)的深度相互關(guān)聯(lián)。本發(fā)明的方法是以一介電填充材料填充著落區(qū)及刻蝕終止層。利用一圖案化刻蝕工藝，本發(fā)明的方法是形成多個(gè)通孔延伸穿過介電填充材料及刻蝕終止層至多個(gè)導(dǎo)電層中的著落區(qū)。
[0005]本發(fā)明是其他層面及長處可通過閱讀本文后述的圖式、詳細(xì)說明、及隨附的權(quán)利要求范圍而揭示之。
【專利附圖】

【附圖說明】
[0006]圖1繪示一實(shí)施例的簡化剖面圖，其中一集成電路裝置具有位于一硅襯底上的一
置層件。
[0007]圖2至圖12繪示一第一工藝中形成具有三層刻蝕終止層的內(nèi)層連接件的方法。
[0008]圖13至圖20繪示一第二工藝中形成具有雙層刻蝕終止層的內(nèi)層連接件的方法。
[0009]圖21至圖32繪示一第三工藝中形成具有層層相疊的結(jié)構(gòu)及多層刻蝕終止層的內(nèi)層連接件的方法。
[0010]【主要元件符號(hào)說明】
[0011]100:集成電路裝置
[0012]110:硅 襯底
[0013]120:絕緣區(qū)
[0014]130:疊層件[0015]140:介電層
[0016]150:導(dǎo)電層
[0017]160:邊緣多晶硅柵極
[0018]210、2110:第一組掩模區(qū)
[0019]220、2120:第一間隔開放刻蝕區(qū)
[0020]310-320、630-640、950-980、1430-1440、1750-1780、2210-2220、2530、2840、3150:
著落區(qū)
[0021]315、2215:第一對(duì)
[0022]410、710、1010、1510、1810、2310、2610、2910、3210:刻蝕終止材料
[0023]510、1310、2410:第二組掩模區(qū)
[0024]520,1320,2420:第二間隔開放刻蝕區(qū)
[0025]625、1425、2525:第二對(duì)
[0026]635、1435、 2835:第三對(duì)
[0027]810、1610、2710:第三組掩模區(qū)
[0028]820,1620,2720:第三組間隔開放刻蝕區(qū)
[0029]945、1745、3145:第四對(duì)
[0030]955、1755:第五對(duì)
[0031]965、1765:第六對(duì)
[0032]975、1775:第七對(duì)
[0033]1100、1900:介電填充材料
[0034]1110、1910:掩模區(qū)
[0035]1120、1920:間隔開放刻蝕區(qū)
[0036]1210a-h、2010a_h:介電結(jié)構(gòu)
[0037]1220a-h、2020a_h:通孔
[0038]1230a-h、2030a_h:刻蝕終止層
[0039]1250,2050:連接件表面
[0040]3010:第四組掩模區(qū)
[0041]3020:第四組間隔開放刻蝕區(qū)
【具體實(shí)施方式】
[0042]以下將詳細(xì)描述本發(fā)明提供的實(shí)施例并配合圖式圖1至圖32作說明。
[0043]圖1繪示一實(shí)施例的簡化剖面圖，其中一集成電路裝置100具有位于一硅襯底110上的一疊層件130。疊層件130包括多個(gè)導(dǎo)電層150與多個(gè)介電層140相互交疊設(shè)置。一絕緣區(qū)120將疊層件130與一陣列邊緣區(qū)分離，且陣列邊緣區(qū)包括一邊緣多晶硅柵極160。
[0044]于本實(shí)施例中，于疊層件130中有8對(duì)的介電層140及導(dǎo)電層150。介電層140可為氧化物、氮化物、氮氧化物、硅酸鹽、或其他。其中低介電常數(shù)(low-k)的材料的介電常數(shù)小于二氧化硅為佳，例如是SiCH0x。高介電常數(shù)(high-k)的材料其介電常數(shù)大于二氧化硅，如Η--χ、Η--Ν、氧化鋁(AlOx)、氧化釕(RuOx)、氧化鈦(TiOx)等均包括在內(nèi)。
[0045]導(dǎo)電層150可為導(dǎo)電的半導(dǎo)體，包括:重?fù)诫s多晶硅，如摻雜物為砷(As)、磷(P)、硼(B);硅化物，包括硅化鈦(TiSi)、硅化鈷(CoSi);氧化半導(dǎo)體，包括InZnO、InGaZnO ;以及半導(dǎo)體及硅化物的組合。導(dǎo)電層150亦可為金屬、導(dǎo)電的化合物、或者鋁(Al)、銅(Cu)、鎢(W)、鈦(Ti)、鈷(Co)、(Ni)、氮化鈦(TiN)、氮化鉭(TaN)、氮化鋁鉭(TaAlN)及其他材料的組合。
[0046]以下將描述形成夾層連接件(垂直栓塞)并且從一連接件表面延伸至對(duì)應(yīng)的多個(gè)導(dǎo)電層的三種工藝。增加厚度的刻蝕終止層被用于此工藝之中，并且通常包括刻蝕終止材料例如是氮化硅(SiN)可抵抗垂直栓塞的刻蝕。本發(fā)明的方法提供較厚的刻蝕終止層于較短的夾層連接件，以及一較薄的刻蝕終止層于較長的夾層連接件中。各個(gè)工藝均以繪示于圖1中的集成電路裝置100為基礎(chǔ)。集成電路裝置100是以本發(fā)明的一種類似的集成電路裝置作為實(shí)施例所繪示而成，然亦可能使用其他集成電路裝置。
[0047]圖2至圖12繪示于第一工藝中，以層狀結(jié)構(gòu)形成夾層連接件的方法。三層刻蝕終止層包括具有三種厚度的刻蝕終止層。三種厚度的第一厚度通過刻蝕終止材料的一層遞增沉積形成。第二厚度通過刻蝕終止材料的兩層遞增沉積形成，因此厚度約等于第一厚度的兩倍。第三厚度通過刻蝕終止材料的三層遞增沉積形成，因此厚度約等于第一厚度的三倍。因此，一刻蝕層可由刻蝕終止材料的一、二或三層遞增沉積組合而成。圖2繪示一第一刻蝕掩模形成于如圖1繪示的集成電路裝置100之上。第一刻蝕掩模包括一第一組掩模區(qū)210以及一第一組間隔開放刻蝕區(qū)220分別對(duì)應(yīng)至位于交疊的介電層140及導(dǎo)電層150上選定的著落區(qū)(landing areas)的位置。其中選定的著落區(qū)將于下文中更加清楚描述之。
[0048]圖3繪示利用第一刻蝕掩模刻蝕交疊的介電層140及導(dǎo)電層150后的結(jié)果。參考圖3，本發(fā)明的方法是移除部份交疊的介電層140及導(dǎo)電層150以形成著落區(qū)310、320于多個(gè)導(dǎo)電層150上(圖2)。著落區(qū)310、320并未完全覆蓋疊層件130中的導(dǎo)電層。位于疊層件130的頂部的介電層140及導(dǎo)電層150的一第一對(duì)315 (圖1)被刻蝕以形成著落區(qū)310、320，并位于第一間隔開放刻蝕區(qū)220 (圖2)的下方。第一刻蝕掩模在形成著落區(qū)310、320之后從集成電路裝置100上被移除。
[0049]請(qǐng)參考圖4，本發(fā)明的方法是形成刻蝕終止層410的一第一遞增沉積于著落區(qū)310、320之上。本發(fā)明形成刻蝕終止層的更多的遞增沉積的方法將描述于后文?？涛g終止層的厚度將與著落區(qū)的深度相互關(guān)聯(lián)。
[0050]刻蝕終止層的使用材料具有在選定的刻蝕工藝中的刻蝕速度小于介電填充材料的刻蝕速度的特征，并且當(dāng)?shù)竭_(dá)用于形成最深處的著落區(qū)刻蝕終止層時(shí)，至少殘留部分的刻蝕終止層于較淺的著落區(qū)的開口。舉例來說，氮化硅通常被用作一刻蝕終止材料，并利用一刻蝕工藝?yán)缡歉煞涛g，以形成穿過氧化硅材料的通孔。一貫穿刻蝕可用于移除于通孔底部的刻蝕終止層，完成著落區(qū)的通孔。
[0051]圖5繪示一第二刻蝕掩模形成于刻蝕終止材料410的第一遞增沉積之上。第二刻蝕掩模包括一第二組掩模區(qū)510以及一第二組間隔開放刻蝕區(qū)520，位于交錯(cuò)的介電層140以及導(dǎo)電層150之上。
[0052]圖6繪示應(yīng)用第二刻蝕掩模于交錯(cuò)的介電層140及導(dǎo)電層150上的結(jié)果。請(qǐng)參考圖6，本發(fā)明的方法可移除刻蝕終止材料410的部份第一遞增沉積，以及部份的交錯(cuò)的介電層140及導(dǎo)電層150以形成著落區(qū)630、640于多個(gè)導(dǎo)電層150之上。著落區(qū)630、640并未完全覆蓋疊層件130中的導(dǎo)電層。位于疊層件130中的介電層140及導(dǎo)電層150的一第二對(duì)625及一第三對(duì)635個(gè)別地被刻蝕以形成著落區(qū)630、640，并形成于第二間隔開放刻蝕區(qū)520的下方。第二刻蝕掩模在形成著落區(qū)630、640之后被移除。
[0053]參考圖7，本發(fā)明的方法是形成刻蝕終止材料710的一第二遞增沉積于著落區(qū)310,320,630及640之上。由于刻蝕終止材料410的第一遞增沉積已形成于著落區(qū)310、320之上，因此是形成兩層的刻蝕終止材料的遞增沉積于著落區(qū)310、320之上，并且是形成一層的刻蝕終止材料的遞增沉積于著落區(qū)630、640之上。
[0054]圖8繪示一第三刻蝕掩模被形成于刻蝕終止材料710的第二遞增沉積之上。第三刻蝕掩模包括一第三組掩模區(qū)810以及用以形成著落區(qū)的一第三組間隔開放刻蝕區(qū)820位于交錯(cuò)的介電層140以及導(dǎo)電層150之上。
[0055]圖9繪示應(yīng)用第三刻蝕掩模于交錯(cuò)的介電層140及導(dǎo)電層150上的結(jié)果。請(qǐng)參考圖9，此方法可移除刻蝕終止材料410的部份第一遞增沉積、刻蝕終止材料710的部份第二遞增沉積、以及部份的交錯(cuò)的介電層140及導(dǎo)電層150以形成著落區(qū)950、960、970、及980于多個(gè)導(dǎo)電層150之上。著落區(qū)950、960、970、及980并未完全覆蓋疊層件130中的導(dǎo)電層。位于疊層件130中的介電層140及導(dǎo)電層150的一第四對(duì)945、一第五對(duì)955、一第六對(duì)965及一第七對(duì)975，個(gè)別地被刻蝕以形成著落區(qū)950、960、970、及980位于第三組間隔開放刻蝕區(qū)820的下方。第三刻蝕掩模在形成著落區(qū)950、960、970、及980之后被移除。
[0056]請(qǐng)參考圖10，形成方法刻蝕終止材料1010的一第三遞增沉積于著落區(qū)310、320、630、64、及950-980之上。由于刻蝕終止材料410的第一遞增沉積已形成于著落區(qū)310、320之上，并且刻蝕終止材料710的第二遞增沉積已形成于著落區(qū)310、320及630、640之上，因此是形成三層的刻蝕終止材料其中的遞增沉積于著落區(qū)310、320之上；形成兩層的刻蝕終止材料其中的遞增沉積于著落區(qū)630、640之上；形成一層的刻蝕終止材料其中的遞增沉積于著落區(qū)950-980之上。
[0057]請(qǐng)參考圖11，本發(fā)明的方法是以一介電填充材料1100填充著落區(qū)310、320、630、64、及950-980,并取形成一接觸開口(contact opening, CO)刻蝕掩模于介電填充材料1100之上。CO刻蝕掩模包括一組掩模區(qū)1110以及一組間隔開放刻蝕區(qū)1120用以形成著落區(qū)于交錯(cuò)的介電層140以及導(dǎo)電層150之上。
[0058]請(qǐng)參考圖12，本發(fā)明的方法是利用一圖案化刻蝕工藝通過CO刻蝕掩模以形成多個(gè)通孔1220a-1220h延伸穿過介電填充材料1100以及刻蝕終止層到達(dá)多個(gè)導(dǎo)電層150中的著落區(qū)310、320、630、64、及950-980 (圖3、圖6、圖9)。圖案化刻蝕工藝包括形成開口向下至刻蝕終止層，接著將開口向下挖以貫穿刻蝕終止層以暴露著落區(qū)。
[0059]接著，本發(fā)明的方法可通過以導(dǎo)電材料填充通孔1220a_1220h至連接件表面1250的高度以形成夾層連接件。一平面化的工藝可施用于多個(gè)填充通孔以平面化連接件表面1250。因此夾層連接件會(huì)從連接件表面1250延伸形成至對(duì)應(yīng)的導(dǎo)電層。本發(fā)明的方法可接著形成圖案化導(dǎo)電線(未圖示)于連接件表面的頂端上，并且連接至對(duì)應(yīng)的夾層連接件。圖案化導(dǎo)電線可為位線連接至三維層疊存儲(chǔ)器裝置中的一平面譯碼器。
[0060]如本文中所描述，為移除部份的交錯(cuò)的介電層及導(dǎo)電層以形成著落區(qū)于層疊130的多個(gè)導(dǎo)電層上，本發(fā)明的方法利用一組N個(gè)刻蝕掩模，其2N_2小于W且2n大于或等于W，其中W為導(dǎo)電層的數(shù)目。舉例來說，參考圖1-圖12，其中N = 3且W = 8。因此，本發(fā)明的方法是利用一組三層刻蝕掩模，其2N = 8相等于W。刻蝕掩模具有掩模區(qū)及間隔開放刻蝕區(qū)對(duì)應(yīng)至選定的著落區(qū)，如圖2、圖5、圖8所示。
[0061]如本文中所描述，對(duì)應(yīng)各個(gè)第η個(gè)刻蝕掩模(其中η的范圍介于I至N)，本發(fā)明的方法是刻蝕最多2η-1層或著落區(qū)的一半層數(shù)的導(dǎo)電層，因此位于多個(gè)導(dǎo)電層上的著落區(qū)會(huì)通過不同組合的刻蝕掩模而暴露。舉例來說，當(dāng)?shù)讦莻€(gè)刻蝕掩模的η = 1，本發(fā)明的方法會(huì)刻蝕一層導(dǎo)電層(21-1 = 20 = I)，如圖3所示。當(dāng)?shù)讦莻€(gè)刻蝕掩模的η = 2，本發(fā)明的方法會(huì)刻蝕兩層導(dǎo)電層(22-1 = 21 = 2)，如圖6所示。當(dāng)?shù)讦莻€(gè)刻蝕掩模的η = 3，本發(fā)明的方法會(huì)刻蝕四層導(dǎo)電層(23-1 = 22 = 4)，如圖9所示。在各個(gè)例子中，本發(fā)明的方法會(huì)刻蝕最多四層或八個(gè)著落區(qū)的一半的層數(shù)。
[0062]如文中所描述，在利用N個(gè)刻蝕掩模的各個(gè)刻蝕掩模進(jìn)行刻蝕之后，本發(fā)明的方法會(huì)形成一層的刻蝕終止材料，且該層在每個(gè)刻蝕掩模進(jìn)行刻蝕之后(和利用下一個(gè)刻蝕掩模進(jìn)行刻蝕之前)是于著落區(qū)上形成刻蝕終止層，接著進(jìn)行下一個(gè)刻蝕掩模的刻蝕步驟。舉例來說，在通過包含如圖2所示的掩模區(qū)210及開放刻蝕區(qū)220的第一刻蝕掩模進(jìn)行刻蝕后；且在利用其他掩模，例如是包含如圖5所示的掩模區(qū)510及開放刻蝕區(qū)520的第二刻蝕掩模，進(jìn)行刻蝕之前，本發(fā)明的方法會(huì)形成一層的刻蝕終止材料410于著落區(qū)上。另外舉例來說，在通過包含如圖5所示的掩模區(qū)510及開放刻蝕區(qū)520的第二刻蝕掩模進(jìn)行亥丨J蝕后；且在利用其他掩模，例如是包含如圖8所示的掩模區(qū)810及開放刻蝕區(qū)820的第三刻蝕掩模，進(jìn)行刻蝕之前，本發(fā)明的方法會(huì)形成終止材料710的一第二遞增沉積刻蝕于著落區(qū)上。
[0063]圖13至圖20繪示于第二工藝中，一種形成具有雙刻蝕終止層的夾層連接件的方法。雙層刻蝕終止層包括兩種厚度的刻蝕終止層，兩種厚度的一第一厚度是由一層刻蝕終止材料的遞增沉積所形成。兩種厚度的一第二厚度是由兩層刻蝕終止材料的遞增沉積所形成，也因此約為第一厚度的兩倍。因此一刻蝕層可由一或二層刻蝕終止材料的遞增沉積的組合形成。于第二工藝中的夾層連接件由一連接件表面延伸至各個(gè)多個(gè)導(dǎo)電層。第二工藝是部分地以圖1-圖3繪示的集成電路裝置100為基礎(chǔ)，圖13至圖20繪示的第二工藝則為接續(xù)圖3的圖例。
[0064]圖13繪示一第二刻蝕掩模形成于著落區(qū)310、320之上。第二刻蝕掩模包括用于形成著落區(qū)的一第二組掩模區(qū)1310及一第二組間隔開放刻蝕區(qū)1320于交錯(cuò)的介電層140及導(dǎo)電層150上。位于疊層件130的頂端的介電層140及導(dǎo)電層150(圖1)的一第一對(duì)315被刻蝕貫穿以形成著落區(qū)310、320(圖3)。
[0065]圖14繪示應(yīng)用第二刻蝕掩模于交錯(cuò)的介電層140及導(dǎo)電層150上的結(jié)果。參考圖14，本發(fā)明的方法可移除部份的交錯(cuò)的介電層140及導(dǎo)電層150以形成著落區(qū)1430、1440于多個(gè)導(dǎo)電層150之上。著落區(qū)1430、1440并未完全覆蓋疊層件130中的導(dǎo)電層。位于疊層件130的介電層140及導(dǎo)電層150的一第二對(duì)1425及一第三對(duì)1435被刻蝕貫穿以個(gè)別形成著落區(qū)1430、1440位于第二間隔開放刻蝕區(qū)1320的下方。第二刻蝕掩模在形成著落區(qū)1430、1440之后被移除。
[0066]參考圖15，本發(fā)明的方法是形成刻蝕終止材料1510的一第一遞增沉積于著落區(qū)310、320、1430、及1440之上。于第一工藝中，為二層刻蝕終止材料的遞增沉積形成于著落區(qū)310、320之上，且一層刻蝕終止材料的遞增沉積是形成于著落區(qū)630、640之上(圖7)。比較之下，于第二工藝中為一層刻蝕終止材料的遞增沉積形成于著落區(qū)310、320、1430、及1440之上。
[0067]圖16繪示一第三刻蝕掩模被形成于刻蝕終止材料1510的第一遞增沉積上。第三刻蝕掩模包括一第三組掩模區(qū)1610以及用以形成著落區(qū)的一第三組間隔開放刻蝕區(qū)1620，位于交錯(cuò)的介電層140以及導(dǎo)電層150之上。
[0068]圖17繪示應(yīng)用第三刻蝕掩模于交錯(cuò)的介電層140及導(dǎo)電層150上的結(jié)果。參考圖17，本發(fā)明的方法可移除刻蝕終止材料1510的部份第一遞增沉積以及部份的交錯(cuò)的介電層140及導(dǎo)電層150，以形成著落區(qū)1750、1760、1770、及1780于多個(gè)導(dǎo)電層150之上。著落區(qū)1750、1760、1770、及1780并未完全覆蓋疊層件130中的導(dǎo)電層。位于疊層件130中的介電層140及導(dǎo)電層150的一第四對(duì)1745、一第五對(duì)1755、一第六對(duì)1765及一第七對(duì)1775，個(gè)別地被刻蝕貫穿以形成著落區(qū)1750、1760、1770、及1780位于第三組間隔開放刻蝕區(qū)1620的下方。第三刻蝕掩模在形成著落區(qū)1750、1760、1770、及1780之后被移除。
[0069]請(qǐng)參考圖18，本發(fā)明的方法形成刻蝕終止材料1810的一第二遞增沉積于著落區(qū)310、320、1430、1440、及1750-1780之上，由于刻蝕終止材料1510的第一遞增沉積已形成于著落區(qū)310、320、1430、1440、及1750-1780之上，所以二層刻蝕終止材料的遞增沉積形成于著落區(qū)310、320之上；二層刻蝕終止材料其中的遞增沉積形成于著落區(qū)1430、1440之上；以及一層刻蝕終止材料的遞增沉積形成于著落區(qū)1750-1780之上。
[0070]請(qǐng)參考圖19，本發(fā)明的方法是以一介電填充材料1900填充著落區(qū)310、320、1430、1440、及1750-1780，并且形成一接觸開口(contact opening, CO)刻蝕掩模于介電填充材料1900上。CO刻蝕掩模包括一組掩模區(qū)1910以及一組間隔開放刻蝕區(qū)1920用以形成著落區(qū)位于交錯(cuò)的介電層140以及導(dǎo)電層150之上。
[0071]請(qǐng)參考圖20，本發(fā)明的方法是利用一圖案化刻蝕工藝通過CO刻蝕掩模以形成多個(gè)通孔2020a-2020h延伸穿過介電填充材料1900及刻蝕終止層到達(dá)多個(gè)導(dǎo)電層150中的著落區(qū)310、320、1430、1440、及1750-1780(圖3、圖14、圖17)。圖案化刻蝕工藝包括先形成一開口向下至刻蝕終止層，接著將開口向下挖以貫穿刻蝕終止層以暴露著落區(qū)。
[0072]接著，本發(fā)明的方法是通過導(dǎo)電材料填充通孔2020a_2020h至連接件表面2050的高度以形成夾層連接件。一平面化的工藝可施用于多個(gè)填充通孔以平面化連接件表面2050。因此夾層連接件會(huì)從連接件表面2050延伸至對(duì)應(yīng)的導(dǎo)電層。本發(fā)明的方法可接著形成圖案化導(dǎo)電線(未圖示)于連接件表面的頂端上，并且連接至對(duì)應(yīng)的夾層連接件。圖案化導(dǎo)電線可為位線連接至三維層疊存儲(chǔ)器裝置中的一平面譯碼器。
[0073]如本文中所描述，為移除部份的交錯(cuò)的介電層及導(dǎo)電層以形成著落區(qū)于疊層件130的多個(gè)導(dǎo)電層中本發(fā)明的方法利用一組第N刻蝕掩模，其2n_2小于W且2n大于或等于W，其中W為導(dǎo)電層的數(shù)目。舉例來說，參考圖1至圖3及圖13至圖20，在第二工藝中，N =3且W = 8。因此，本發(fā)明的方法是利用一組三刻蝕掩模，其2N = 8相等于W?？涛g掩模具有掩模區(qū)及間隔開放刻蝕區(qū)對(duì)應(yīng)至選定的著落區(qū)，如圖2、圖13、圖16所示。
[0074]如本文中所描述，對(duì)應(yīng)各個(gè)第η刻蝕掩模(其中η的范圍介于I至N)，本發(fā)明的方法是刻蝕最多2η-1層或著落區(qū)的一半層數(shù)的導(dǎo)電層，因此位于多個(gè)導(dǎo)電層上的著落區(qū)會(huì)通過不同組合的刻蝕掩模而暴露。舉例來說，當(dāng)?shù)讦强涛g掩模的η = 1，本發(fā)明的方法會(huì)刻蝕一層導(dǎo)電層(2^ = 2°= 1)，如圖3所示。當(dāng)?shù)讦强涛g掩模的η = 2，本發(fā)明的方法會(huì)刻蝕二層導(dǎo)電層(22—1 = 21 = 2)，如圖14所示。當(dāng)?shù)讦强涛g掩模的η = 3，本發(fā)明的方法會(huì)刻蝕四層導(dǎo)電層(23—1 = 22 = 4)，如圖17所示。在各個(gè)例子中，本發(fā)明的方法會(huì)刻蝕最多四層或八個(gè)著落區(qū)的一半的層數(shù)。
[0075]如本文中所描述，在利用至少二刻蝕掩模進(jìn)行刻蝕之后，本發(fā)明的方法會(huì)形成一層的刻蝕終止材料，且該層在利用其他刻蝕掩模進(jìn)行刻蝕之前位于著落區(qū)上。舉例來說，在通過包含如圖2所示的掩模區(qū)210及開放刻蝕區(qū)220的第一刻蝕掩模，及包含如圖13所示的掩模區(qū)1310及開放刻蝕區(qū)1320的第二刻蝕掩模進(jìn)行刻蝕后；且在利用其他掩模，例如是包含如圖16所示的掩模區(qū)1610及開放刻蝕區(qū)1620的第三刻蝕掩模，進(jìn)行刻蝕之前，本發(fā)明的方法會(huì)形成刻蝕終止材料1510的一第一遞增沉積于著落區(qū)上。
[0076]于第三工藝中，圖21至圖32繪示一種形成具有層層相疊的結(jié)構(gòu)及多層刻蝕終止層的夾層連接件的方法。多層刻蝕終止層包括多種厚度的刻蝕終止層。多種厚度的一第一厚度是由一層刻蝕終止材料的遞增沉積所形成。多種厚度的一第二厚度是由兩層刻蝕終止材料的遞增沉積所形成，也因此約為第一厚度的兩倍。通常來說，各個(gè)增加的刻蝕終止層，其厚度會(huì)因?yàn)榈谝缓穸榷黾?。因此一刻蝕層可由各個(gè)多層刻蝕終止材料的遞增沉積的組合形成導(dǎo)致多種厚度。于第三工藝中的夾層連接件由一連接件表面延伸至各個(gè)導(dǎo)電層。第三工藝是以圖1繪示的集成電路裝置100為基礎(chǔ)，圖21至圖32繪示的第二工藝則為接續(xù)圖1的圖例。
[0077]圖21繪示一第一刻蝕掩模形成于集成電路裝置100之上。如圖1所示，第一刻蝕掩模包括對(duì)應(yīng)至選定的著落區(qū)的一第一組掩模區(qū)2110及一第一組間隔開放刻蝕區(qū)2120于交錯(cuò)的介電層140及導(dǎo)電層150上。選定的著落區(qū)將于后文中更加清楚描述。
[0078]圖22繪示應(yīng)用第一刻蝕掩模于交錯(cuò)的介電層140及導(dǎo)電層150上的結(jié)果。參考圖22，本發(fā)明的方法可移除部份的交錯(cuò)的介電層140及導(dǎo)電層150以形成著落區(qū)2210、2220于多個(gè)導(dǎo)電層150上。著落區(qū)2210、2220并未完全覆蓋疊層件130中的導(dǎo)電層。位于疊層件的頂部的介電層140及導(dǎo)電層150 (圖1)的一第一對(duì)2215被刻蝕貫穿，以形成著落區(qū)2210、2220位于第一間隔開放刻蝕區(qū)2120(圖21)的下方。第一刻蝕掩模在形成著落區(qū)2210,2220之后從集成電路裝置100上被移除。
[0079]參考圖23，本發(fā)明的方法是形成刻蝕終止材料2310的一第一遞增沉積于著落區(qū)2210、2220之上。本發(fā)明的形成更多層的刻蝕終止層的遞增沉積的方法將描述于后文。亥Ij蝕終止層的厚度將與著落區(qū)的深度相互關(guān)聯(lián)。
[0080]圖24繪示一第二刻蝕掩模被形成于刻蝕終止材料2310的第二遞增沉積上。第二刻蝕掩模包括一第二組掩模區(qū)2410以及用以形成著落區(qū)的一第二組間隔開放刻蝕區(qū)2420，位于交錯(cuò)的介電層140以及導(dǎo)電層150之上。
[0081]圖25繪示應(yīng)用第二刻蝕掩模于交錯(cuò)的介電層140及導(dǎo)電層150上的結(jié)果。參考圖25，本發(fā)明的方法可移除刻蝕終止材料2310的部份第一遞增沉積以及部分的交錯(cuò)的介電層140及導(dǎo)電層150,以形成著落區(qū)2530于多個(gè)導(dǎo)電層150上。著落區(qū)2530并未完全覆蓋疊層件130中的導(dǎo)電層。位于疊層件130中的介電層140及導(dǎo)電層150的一第二對(duì)2525被刻蝕貫穿以形成著落區(qū)2530位于第二間隔開放刻蝕區(qū)2420的下方。第二刻蝕掩模在形成著落區(qū)2530之后被移除。
[0082]參考圖26，本發(fā)明的方法是形成一層刻蝕終止材料2610的第二遞增沉積于著落區(qū)2210、2220、及2530之上。由于一層刻蝕終止材料2310的遞增沉積已形成于著落區(qū)2210,2220之上，因此二層刻蝕終止材料其中的遞增沉積形成于著落區(qū)2210、2220之上，且一層刻蝕終止材料其中的遞增沉積形成于著落區(qū)2530之上。
[0083]圖27繪示一第三刻蝕掩模形成于刻蝕終止材料2610的第二遞增沉積上。第三刻蝕掩模包括一組掩模區(qū)2710以及一組間隔開放刻蝕區(qū)2720用以形成著落區(qū)位于交錯(cuò)的介電層140以及導(dǎo)電層150之上。
[0084]圖28繪示應(yīng)用第三刻蝕掩模于交錯(cuò)的介電層140及導(dǎo)電層150上的結(jié)果。參考圖28，本發(fā)明的方法可移除部份刻蝕終止材料2310的第一遞增沉積、部份刻蝕終止材料2610的第二遞增沉積、以及部份的交錯(cuò)的介電層140及導(dǎo)電層150以形成著落區(qū)2840于多個(gè)導(dǎo)電層150之上。著落區(qū)2840并未完全覆蓋疊層件130中的導(dǎo)電層。位于疊層件130中的介電層140及導(dǎo)電層150的一第三對(duì)2835被刻蝕貫穿以形成著落區(qū)2840位于第三組間隔開放刻蝕區(qū)2720的下方。第三刻蝕掩模在形成著落區(qū)2840之后被移除。
[0085]參考圖29，本發(fā)明的方法形成刻蝕終止材料2910的一第三遞增沉積于著落區(qū)2210、2220、253、及2840之上。由于刻蝕終止材料2310的第一遞增沉積已形成于著落區(qū)2210,2220之上；并且刻蝕終止材料2610的第二遞增沉積已形成于著落區(qū)2210、2220、及2530之上，因此，三層刻蝕終止材料的遞增沉積已形成于著落區(qū)2210、2220之上；二層刻蝕終止材料的遞增沉積形成于著落區(qū)2530之上；以及一層刻蝕終止材料其中的遞增沉積形成于著落區(qū)2840之上。
[0086]圖30繪示一第四刻蝕掩模被形成于刻蝕終止材料2910的第三遞增沉積上。第三刻蝕掩模包括用以形成著落區(qū)的一第四組掩模區(qū)3010及一第四組間隔開放刻蝕區(qū)3020位于交錯(cuò)的介電層140以及導(dǎo)電層150之上。
[0087]圖31繪示應(yīng)用第四刻蝕掩模于交錯(cuò)的介電層140及導(dǎo)電層150上的結(jié)果。參考圖31，本發(fā)明的方法可移除刻蝕終止材料2310的部份第一遞增沉積、刻蝕終止材料2610的部份第二遞增沉積、刻蝕終止材料2910的部份第三遞增沉積、以及部份的交錯(cuò)的介電層140及導(dǎo)電層150以形成著落區(qū)3150于多個(gè)導(dǎo)電層150之上。著落區(qū)3150并未完全覆蓋疊層件130中的導(dǎo)電層。位于疊層件130中的介電層140及導(dǎo)電層150的一第四對(duì)3145，被刻蝕貫穿以形成著落區(qū)3150位于第三組間隔開放刻蝕區(qū)3020的下方。第三刻蝕掩模在形成著落區(qū)3150之后被移除。
[0088]參考圖32，本發(fā)明的方法是形成刻蝕終止材料3210的一第四遞增沉積于著落區(qū)2210、2220、2530、2840、及3150之上。由于刻蝕終止材料2310的第一遞增沉積已形成于著落區(qū)2210、2220之上；刻蝕終止材料2610的第二遞增沉積已形成于著落區(qū)2210、2220、及2530之上；以及刻蝕終止材料2910的第三遞增沉積是形成于著落區(qū)2210、2220、2530、及2840之上，因此，四層刻蝕終止材料其中的遞增沉積是形成于著落區(qū)2210、2220之上；三層刻蝕終止材料其中的遞增沉積是形成于著落區(qū)2530之上；二層刻蝕終止材料其中的遞增沉積是形成于著落區(qū)2840之上；一層刻蝕終止材料其中的遞增沉積是形成于著落區(qū)3150之上。
[0089]依照本發(fā)明的圖例的圖21-圖23、圖24-圖26、圖27-圖29、以及圖30-圖32繪示通過對(duì)應(yīng)的各個(gè)刻蝕掩模移除部份的交錯(cuò)的介電層及導(dǎo)電層以形成著落區(qū)的方法，以及具有漸增厚度的第一、第二、第三、以及第四刻蝕終止層的方法。更多的刻蝕終止層可通過本文所述的層層相疊的結(jié)構(gòu)方法形成。舉例來說，為形成夾層連接件于如圖1中疊層件130的8對(duì)交錯(cuò)的介電層140及導(dǎo)電層150內(nèi)，用以形成各個(gè)著落區(qū)的七層刻蝕終止層可形成漸增的厚度1、2、3、4、5、6、7、以及7，其中厚度的數(shù)字代表位于特定的著落區(qū)上的各個(gè)刻蝕終止材料的遞增沉積的數(shù)字。
[0090]于刻蝕終止層形成之后，本發(fā)明的方法是填充一介電填充材料于著落區(qū)之上，并且形成包含一組掩模區(qū)及一組間隔開放刻蝕區(qū)的一接觸開口(contact opening, CO)刻蝕掩模，以形成著落區(qū)且位于交錯(cuò)的介電層及導(dǎo)電層上。
[0091]本發(fā)明的方法是利用一圖案化刻蝕工藝并通過CO刻蝕掩模以形成多個(gè)通孔(例如圖20繪示的通孔2020a-2020h)，并延伸穿過介電填充材料及刻蝕終止層到達(dá)多個(gè)導(dǎo)電層(例如是導(dǎo)電層150)中的著落區(qū)(例如是圖32繪示的著落區(qū)2210、2220、2530、2840、及3150)。圖案化刻蝕工藝包括先形成一開口向下至刻蝕終止層以及將該開口向下挖以貫穿刻蝕終止層以暴露著落區(qū)。
[0092]接著，本發(fā)明的方法可通過以導(dǎo)電材料填充通孔至連接件表面的高度，例如是圖20繪示的連接件表面2050，以形成夾層連接件。平面化工藝可施用于多個(gè)填充通孔以平面化連接件表面。因此夾層連接件會(huì)從連接件表面延伸形成至對(duì)應(yīng)的導(dǎo)電層。本發(fā)明的方法可接著形成圖案化導(dǎo)電線(未圖示)于連接件表面的頂端上，并且連接至對(duì)應(yīng)的夾層連接件。圖案化導(dǎo)電線可為位線連接至三維層疊存儲(chǔ)器裝置中的一平面譯碼器。
[0093]如本文中所描述，本發(fā)明的方法是利用一組第N刻蝕掩模移除部份的交錯(cuò)的介電層及導(dǎo)電層。在利用各個(gè)第N刻蝕掩模進(jìn)行刻蝕之后，本發(fā)明的方法會(huì)形成一層的刻蝕終止材料，且該層在利用其他刻蝕掩模進(jìn)行刻蝕之前位于著落區(qū)上。舉例來說，在通過包含如圖21所示的掩模區(qū)2110及開放刻蝕區(qū)2120的第一刻蝕掩模進(jìn)行刻蝕后；且在利用其他掩模，例如是包含如圖24所示的掩模區(qū)2410及開放刻蝕區(qū)2420的第二刻蝕掩模，進(jìn)行刻蝕之前，本發(fā)明的方法會(huì)形成刻蝕終止材料2310的一第一遞增沉積于著落區(qū)上。另外舉例來說，在通過包含如圖24所示的掩模區(qū)2410及開放刻蝕區(qū)2420的第二刻蝕掩模進(jìn)行刻蝕后；且在利用其他掩模，例如是包含如圖27所示的掩模區(qū)2710及開放刻蝕區(qū)2720的第三刻蝕掩模，進(jìn)行刻蝕之前，本發(fā)明的方法會(huì)形成刻蝕終止材料2610的一第二遞增沉積刻蝕于著落區(qū)上。
[0094]一集成電路包括由本文上述的方法制成的多個(gè)夾層連接件。集成電路中的多個(gè)導(dǎo)電層連接至對(duì)應(yīng)的3D存儲(chǔ)器陣列的平面。
[0095]本發(fā)明提供一種具有厚度增加的終止層的多層垂直栓塞結(jié)構(gòu)，該結(jié)構(gòu)包括多個(gè)導(dǎo)電層與多個(gè)介電層交錯(cuò)相疊的疊層件，并且著落區(qū)位于疊層件中多個(gè)導(dǎo)電層上。著落區(qū)并未完全覆蓋疊層件130中的導(dǎo)電層。該結(jié)構(gòu)包括刻蝕終止層位于對(duì)應(yīng)的著落區(qū)上。刻蝕終止層的厚度將與對(duì)應(yīng)的著落區(qū)的深度相互關(guān)聯(lián)。該結(jié)構(gòu)包括多個(gè)通孔延伸貫穿介電填充材料及刻蝕終止層到達(dá)多個(gè)導(dǎo)電層中的著落區(qū)。
[0096]該結(jié)構(gòu)包括:夾層連接件，穿過多個(gè)通孔連接至疊層件中的各個(gè)導(dǎo)電層；介電結(jié)構(gòu)，位于多個(gè)介電結(jié)構(gòu)中且與夾層連接件交錯(cuò)相疊；以及圖案化導(dǎo)電線，位于連接件表面上剛且連接至對(duì)應(yīng)的各個(gè)連接件。圖案化導(dǎo)電線可為位線并連接至三維層疊存儲(chǔ)器裝置中的平面譯碼器。夾層連接件具有增加的深度，范圍從第一夾層連接件的最大的深度至最后的夾層連接件的最淺的深度。介電結(jié)構(gòu)具有增加的深度，范圍從第一介電結(jié)構(gòu)的最大的深度至最后的介電結(jié)構(gòu)的最淺的深度。通過具有厚度對(duì)應(yīng)夾層連接件的深度的多個(gè)刻蝕終止層，使得介電結(jié)構(gòu)與多個(gè)介電層中的介電層相互分離。
[0097]于第一工藝中，多個(gè)刻蝕終止層包括N個(gè)刻蝕終止層對(duì)應(yīng)N個(gè)夾層連接件。圖12繪示的一實(shí)施例中的N等于8，由此可知，有8個(gè)夾層連接件形成于通孔1220a-1220h中并與8個(gè)介電結(jié)構(gòu)1210a-1210h相互交錯(cuò)。介電結(jié)構(gòu)1210a_1210h通過8個(gè)刻蝕終止層1230a-1230h與各個(gè)介電層相互分離。當(dāng)η介于I至ml之間時(shí)，各個(gè)刻蝕終止層η具有一第一厚度約等于刻蝕終止層I的厚度。當(dāng)η介于(ml+1)至m2之間時(shí)，各個(gè)刻蝕終止層η具有一第二厚度約等于兩倍的刻蝕終止層I的厚度。當(dāng)(m2+l)介于(ml+1)至N之間時(shí)，各個(gè)刻蝕終止層η具有一第三厚度約等于三倍的刻蝕終止層I的厚度。于此工藝中，ml大于I且小于m2，并且m2大于ml且小于N。
[0098]于圖12中，ml等于4、m2等于6、以及N等于8。由此可知，各個(gè)刻蝕終止層1230a-1230d具有一第一厚度約等于刻蝕終止層I的厚度。各個(gè)刻蝕終止層1230e-1230f具有一第二厚度約等于兩倍的刻蝕終止層I的厚度。各個(gè)刻蝕終止層1230g-1230h具有一第三厚度約等于三倍的刻蝕終止層I的厚度。
[0099]于第二工藝中，多個(gè)刻蝕終止層包括N個(gè)刻蝕終止層對(duì)應(yīng)N個(gè)夾層連接件。圖20繪示的一實(shí)施例中的N等于8，由此可知，有8個(gè)夾層連接件形成于通孔2020a-2020中并與8個(gè)介電結(jié)構(gòu)2010a-2010h相互交錯(cuò)。介電結(jié)構(gòu)2010a_2010h通過8個(gè)刻蝕終止層2030a-2030h與各個(gè)介電層相互分離。當(dāng)η介于I至m之間時(shí)，各個(gè)刻蝕終止層η具有一第一厚度約等于刻蝕終止層I的厚度。當(dāng)η介于(m+1)至N之間時(shí)，各個(gè)刻蝕終止層η具有一第二厚度約等于兩倍的刻蝕終止層I的厚度。于此工藝中，m大于I且小于N。
[0100]于圖20中，m等于4且N等于8。由此可知，各個(gè)刻蝕終止層1_4具有一第一厚度約等于刻蝕終止層I的厚度。各個(gè)刻蝕終止層5-8具有一第二厚度約等于兩倍的刻蝕終止層I的厚度。
[0101]于第三工藝中，多個(gè)刻蝕終止層包括N個(gè)刻蝕終止層對(duì)應(yīng)N個(gè)夾層連接件。舉例而言，若N等于8，則有8個(gè)夾層連接件與8個(gè)介電結(jié)構(gòu)相互交錯(cuò)。介電結(jié)構(gòu)通過8個(gè)刻蝕終止層與各個(gè)介電層相互分離。當(dāng)η介于I至(N-1)之間時(shí)，各個(gè)刻蝕終止層η具有一厚度約等于η倍刻蝕終止層I的厚度。而刻蝕終止層N具有一厚度約等于(N-1)倍的刻蝕終止層I的厚度。
[0102]若N等于8，則刻蝕終止層1-8的厚度約各別等于1、2、3、4、5、6、7、及7倍刻蝕終止層I的厚度。
[0103]本發(fā)明已通過詳細(xì)描述較佳實(shí)施例揭露如上，然其為用以說明而非限定本發(fā)明。本發(fā)明所屬【技術(shù)領(lǐng)域】中具有通常知識(shí)者，在不脫離本發(fā)明的精神和隨附的權(quán)利要求范圍內(nèi)，當(dāng)可作各種的更動(dòng)與組合。
【權(quán)利要求】
1.一種集成電路的制造方法，用以形成多個(gè)夾層連接件，該集成電路包括具有多個(gè)導(dǎo)電層及多個(gè)介電層交錯(cuò)相疊的一疊層件，且該多個(gè)夾層連接件是從一連接件表面延伸至該多個(gè)導(dǎo)電層的一對(duì)應(yīng)導(dǎo)電層，該制造方法包括: 形成多個(gè)著落區(qū)于該疊層件中的該多個(gè)導(dǎo)電層上，該多個(gè)著落區(qū)并未完全覆蓋該疊層件中的該多個(gè)導(dǎo)電層； 形成多個(gè)刻蝕終止層于對(duì)應(yīng)的該多個(gè)著落區(qū)上，該多個(gè)刻蝕終止層的多個(gè)厚度將與對(duì)應(yīng)的該多個(gè)著落區(qū)的多個(gè)深度相互關(guān)聯(lián)； 利用一介電填充材料填充該多個(gè)著落區(qū)及該多個(gè)刻蝕終止層； 以及利用一圖案化刻蝕工藝形成多個(gè)通孔延伸穿過該介電填充材料及該多個(gè)刻蝕終止層至該多個(gè)導(dǎo)電層中的該多個(gè)著落區(qū)。
2.根據(jù)權(quán)利要求1所述的制造方法，該圖案化刻蝕工藝包括先形成一開口向下至該多個(gè)刻蝕終止層，接著將該開口向下挖以貫穿該多個(gè)刻蝕終止層。
3.根據(jù)權(quán)利要求1所述的制造方法，其中形成該多個(gè)著落區(qū)的步驟包括移除該疊層件中部分的該多個(gè)導(dǎo)電層及該多個(gè)介電層。
4.根據(jù)權(quán)利要求3所述的制造方法，其中移除部分的該多個(gè)導(dǎo)電層及該多個(gè)介電層的步驟包括: 利用一 N個(gè)刻蝕掩模其中小于W且2n大于或等于W，其中W是該多個(gè)導(dǎo)電層的數(shù)目，且該刻蝕掩模具有一掩模區(qū)及一間隔開放刻蝕區(qū)對(duì)應(yīng)至選定的該多個(gè)著落區(qū)； 對(duì)應(yīng)各個(gè)該第η刻蝕掩模，其中η的范圍介于I至N，刻蝕最多2η-1層或該多個(gè)著落區(qū)層數(shù)的一半的該多個(gè)導(dǎo)電層`，使得位于該多個(gè)導(dǎo)電層上的該多個(gè)著落區(qū)會(huì)通過不同組合的該刻蝕掩模而暴露；以及 在使用其中至少兩個(gè)刻蝕掩?？涛g后形成該多個(gè)刻蝕終止層，以在該多個(gè)著落區(qū)上形成一刻蝕終止層，接著進(jìn)行下一個(gè)刻蝕掩模的刻蝕步驟。
5.根據(jù)權(quán)利要求4所述的制造方法，形成該多個(gè)刻蝕終止層的步驟包括:在利用N個(gè)刻蝕掩模的每個(gè)刻蝕掩模進(jìn)行刻蝕之后，于該多個(gè)著落區(qū)上形成該刻蝕終止層，接著進(jìn)行下一個(gè)刻蝕掩模的刻蝕步驟。
6.根據(jù)權(quán)利要求1所述的制造方法，包括以一導(dǎo)電材料填充該多個(gè)通孔至該連接件表面的高度以形成該多個(gè)夾層連接件。
7.根據(jù)權(quán)利要求1所述的制造方法，包括形成多個(gè)圖案化導(dǎo)電線于該連接件表面的頂端上并且連接至對(duì)應(yīng)的該多個(gè)夾層連接件。
8.一種集成電路，包括如權(quán)利要求6所述的多個(gè)導(dǎo)電層及多個(gè)夾層連接件。
9.根據(jù)權(quán)利要求8所述的集成電路，其中該多個(gè)導(dǎo)電層連接至對(duì)應(yīng)的一3D存儲(chǔ)器陣列的多個(gè)平面。
10.一種包含具有增長厚度的多個(gè)終止層的一多層垂直栓塞結(jié)構(gòu)的集成電路，包括: 一疊層件，包括多個(gè)導(dǎo)電層與多個(gè)介電層交錯(cuò)相疊； 多個(gè)著落區(qū)，于該疊層件中的該多個(gè)導(dǎo)電層上，該多個(gè)著落區(qū)并未完全覆蓋該疊層件中的該多個(gè)導(dǎo)電層； 多個(gè)刻蝕終止層，位于對(duì)應(yīng)的該多個(gè)著落區(qū)上，該多個(gè)刻蝕終止層的多個(gè)厚度與對(duì)應(yīng)的該多個(gè)著落區(qū)的多個(gè)深度相互關(guān)聯(lián)；多個(gè)通孔，延伸穿過該多個(gè)刻蝕終止層至該多個(gè)導(dǎo)電層上的該多個(gè)著落區(qū)；以及 多個(gè)夾層連接件，通過穿過該多個(gè)通孔以連接至該疊層件中對(duì)應(yīng)的該多個(gè)導(dǎo)電層。
11.根據(jù)權(quán)利要求10所述的集成電路，其中該多個(gè)夾層連接件具有增加的多個(gè)深度，范圍從一第一夾層連接件的一最大深度至一最后夾層連接件的一最淺深度。
12.根據(jù)權(quán)利要求10所述的集成電路，更包括多個(gè)圖案化導(dǎo)電線，位于該連接件表面上方且連接至對(duì)應(yīng)的該多個(gè)夾層連接件。
13.根據(jù)權(quán)利要求10所述的集成電路，更包括多個(gè)介電結(jié)構(gòu)，與該多個(gè)夾層連接件交錯(cuò)相疊。
14.根據(jù)權(quán)利要求13所述的集成電路，其中該多個(gè)夾層連接件具有增加的多個(gè)深度，范圍從一第一夾層連接件的一最大深度至一最后夾層連接件的一最淺深度。
15.根據(jù)權(quán)利要求13所述的集成電路，該多個(gè)介電結(jié)構(gòu)通過該多個(gè)刻蝕終止層與該多個(gè)介電層相互分離。
16.根據(jù)權(quán)利要求10所述的集成電路，其中: 該多個(gè)刻蝕終止層包括N層刻蝕終止層對(duì)應(yīng)至N個(gè)夾層連接件； 當(dāng)η介于I至ml之間時(shí)，一刻蝕終止層η具有一第一厚度等于一刻蝕終止層I的一厚度； 當(dāng)η介于(ml+1)至m2之間時(shí)，該刻蝕終止層η具有一第二厚度等于兩倍的該刻蝕終止層I的厚度； 當(dāng)(m2+l)介于(ml+1)至N之間時(shí)，該刻蝕終止層η具有一第三厚度等于三倍的該刻蝕終止層I的厚度， 其中ml大于I且小于m2，并且m2大于ml且小于N。
17.根據(jù)權(quán)利要求10所述的集成電路，其中: 該多個(gè)刻蝕終止層包括N層刻蝕終止層對(duì)應(yīng)至N個(gè)夾層連接件； 當(dāng)η介于I至m之間時(shí)，一刻蝕終止層η具有一第一厚度等于一刻蝕終止層I的一厚度； 當(dāng)η介于(m+1)至N之間時(shí)，該刻蝕終止層η具有一第二厚度等于兩倍的該刻蝕終止層I的厚度， 其中m大于I且小于N。
18.根據(jù)權(quán)利要求10所述的集成電路，其中: 該多個(gè)刻蝕終止層包括N層刻蝕終止層對(duì)應(yīng)至N個(gè)夾層連接件； 當(dāng)η介于I至(N-1)之間時(shí)，一刻蝕終止層η具有一第一厚度等于η倍一刻蝕終止層I的一厚度； 而一刻蝕終止層N具有一厚度等于(N-1)倍的該刻蝕終止層I的厚度。
19.一種集成電路的制造方法，用以形成多個(gè)夾層連接件，該集成電路包括具有多個(gè)導(dǎo)電層及多個(gè)介電層交錯(cuò)相疊的一疊層件，且該多個(gè)夾層連接件是從一連接件表面延伸至該多個(gè)導(dǎo)電層的一對(duì)應(yīng)導(dǎo)電層，該制造方法包括: 形成多個(gè)著落區(qū)于該疊層件中的該多個(gè)導(dǎo)電層上，該多個(gè)著落區(qū)并未完全覆蓋該疊層件中的該多個(gè)導(dǎo)電層； 形成多個(gè)刻蝕終止層于對(duì)應(yīng)的該多個(gè)著落區(qū)上，該多個(gè)刻蝕終止層的多個(gè)厚度將與對(duì)應(yīng)的該多個(gè)著落區(qū)的多個(gè)深度相互關(guān)聯(lián)； 利用一介電填充材料填充該多個(gè)著落區(qū)及該多個(gè)刻蝕終止層； 利用一圖案化刻蝕工藝形成多個(gè)通孔延伸穿過該介電填充材料及該多個(gè)刻蝕終止層至該多個(gè)導(dǎo)電層中的該多個(gè)著落區(qū)； 以一導(dǎo)電材料填充該多個(gè)通孔至該連接件表面的高度以形成該多個(gè)夾層連接件； 形成多個(gè)圖案化導(dǎo)電線于該連接件表面的頂端上并且連接至對(duì)應(yīng)的該多個(gè)夾層連接件； 其中形成該多個(gè)著落區(qū)的步驟包括移除該疊層件中部分的該多個(gè)導(dǎo)電層及該多個(gè)介電層；以及 其中移除部分的該多個(gè)導(dǎo)電層及該多個(gè)介電層的步驟包括:利用一組N個(gè)刻蝕掩模其中2"—1小于W且2n大于或等于W，該多個(gè)刻蝕掩模具有一掩模區(qū)及一間隔開放刻蝕區(qū)對(duì)應(yīng)至選定的該多個(gè)著落區(qū)，其中W是該多個(gè)導(dǎo)電層的數(shù)目； 對(duì)應(yīng)各個(gè)該第η刻蝕掩模，其中η的范圍介于I至N，刻蝕最多2η-1層或該著落區(qū)層數(shù)的一半的該多個(gè)導(dǎo)電層，使得位于該多個(gè)導(dǎo)電層上的該多個(gè)著落區(qū)會(huì)通過不同組合的該多個(gè)刻蝕掩模而暴露；以及 形成該多個(gè)刻蝕終止層，是在利用至少二刻蝕掩模進(jìn)行刻蝕之后，形成一層的刻蝕終止材料，且該層在利用其他刻蝕掩模進(jìn)行刻蝕之前位于該多個(gè)著落區(qū)上。
20.根據(jù)權(quán)利要求19所述的制造方法，其中以該導(dǎo)電材料填充該多個(gè)通孔后，平面化該介電填充材料以形成該連接件表面。
【文檔編號(hào)】H01L21/768GK103633019SQ201310049535
【公開日】2014年3月12日 申請(qǐng)日期:2013年2月7日 優(yōu)先權(quán)日:2012年8月23日
【發(fā)明者】邱家榮, 李冠儒 申請(qǐng)人:旺宏電子股份有限公司