具有襯底隔離和未摻雜的溝道的集成電路結(jié)構(gòu)的制作方法
【專利摘要】本發(fā)明提供了一種集成電路(IC)結(jié)構(gòu)。IC結(jié)構(gòu)包括：具有形成在一個表面上的多個導電部件的第一襯底；以及與第一襯底機械接合并且電連接的多個芯片。芯片的第一芯片具有附接至導電部件的第一導電部件的第一凸塊。第一凸塊在與第一襯底的表面平行的平面中具有伸長的截面。第一襯底和第一芯片以使得第一凸塊的長軸定向為指向第一襯底的中心位置并且指向遠離第一芯片的中心位置的配置接合。本發(fā)明涉及具有襯底隔離和未摻雜的溝道的集成電路結(jié)構(gòu)。
【專利說明】具有襯底隔離和未摻雜的溝道的集成電路結(jié)構(gòu)
[0001]本申請涉及于2010年10月21日提交的標題為“Centripetal Layout for LowStress CHIP Package”的代理卷號為“24061.1647”的美國專利申請。如同本文中完全陳述的，其全部內(nèi)容結(jié)合于此作為參考以用于所有目的。
[0002]
技術(shù)領域
[0003]本發(fā)明涉及具有襯底隔離和未摻雜的溝道的集成電路結(jié)構(gòu)。
【背景技術(shù)】
[0004]集成電路通常形成在諸如半導體晶圓的襯底上。接合凸塊(跡線上凸塊)是集成電路中的互連結(jié)構(gòu)的一部分。凸塊提供到集成電路器件的接口，通過該接口可以制造至器件的電連接。傳統(tǒng)的技術(shù)可以使用熱壓或熱超聲引線接合以及本領域已知的其他技術(shù)而用于提供從封裝件終端至集成電路的連接。
[0005]諸如倒裝芯片的芯片互連技術(shù)也被稱為可控塌陷芯片連接或其縮寫C4，利用已經(jīng)沉積至芯片輸出接觸件上的焊料尖端將半導體器件互連至外部電路。在最終的晶圓處理步驟期間，焊料凸塊沉積在晶圓的頂側(cè)上的芯片焊盤上。為了將芯片安裝至外部電路(例如，電路板或另一芯片或晶圓)，翻轉(zhuǎn)該芯片使得其頂側(cè)朝下，以及芯片的接觸焊盤與外部電路上的匹配焊盤重疊，以及然后對倒裝芯片和支撐外部電路的襯底之間的焊料進行回流以完成互連。與引線接合形成對比，在引線接合中，垂直安裝芯片并且引線用于將芯片焊盤互連至外部電路。因為芯片恰好位于電路板上，因此最終完成的倒裝芯片封裝件比基于傳統(tǒng)載體的系統(tǒng)小得多。當互連引線更短時，大大減小了電感和電阻熱。因此，倒裝芯片允許更高速度的器件。
[0006]在高密度倒裝芯片互連中的最近趨勢已導致使用圓形或類圓形銅柱焊料凸塊以用于CPU和GPU封裝。銅柱焊料凸塊是對于傳統(tǒng)的焊料凸塊的引人注目的替代，因為它們提供了不依賴接合引線間距的固定的間隔(stand-off)。這很關鍵，因為大多數(shù)的高密度電路底部填充有各種粘性聚合物類粘合劑混合物，并且更小的間隔可以導致底部填充粘合劑在管芯下方流動困難。
[0007]然而，傳統(tǒng)的圓形銅柱焊料凸塊具有若干不利特征。一個是圓形銅柱焊料凸塊的尺寸增加至互連結(jié)構(gòu)，從而限制了用于互連的金屬跡線的間距大小。因此，目前的圓形焊料凸塊將最終變成IC產(chǎn)業(yè)中連續(xù)器件縮小的瓶頸。
[0008]另一個不利特征是在封裝電路以及下面的層處的機械應力。這種應力來源于芯片和封裝結(jié)構(gòu)的不匹配的熱膨脹。在具有超低K(ELK)介電層(當K小于3)的電路中，應力特別關鍵。封裝已變得越來越脆弱，導致層分離。
[0009]此外，在焊料凸塊與焊盤界面處的大電流密度有助于電迀移和電應力。來自電迀移的損壞的類型的實例包括焊點中的微裂縫和接合層中的分層。
[0010]因此，期望一種允許高密度間距的低應力互連電路。

【發(fā)明內(nèi)容】

[0011]為了解決現(xiàn)有技術(shù)中的問題，根據(jù)本發(fā)明的一個方面，提供了一種集成電路(IC)結(jié)構(gòu)，包括:第一襯底，具有形成在一表面上的多個導電部件；以及多個芯片，與所述第一襯底機械接合并電連接，其中，所述芯片的第一芯片具有附接至所述導電部件的第一導電部件的第一凸塊，所述第一凸塊在與所述第一襯底的所述表面平行的平面中具有伸長的截面，并且所述第一襯底和所述第一芯片以使得所述第一凸塊的長軸定向為指向所述第一襯底的中心位置并且指向遠離所述第一芯片的中心位置的配置接合。
[0012]在上述IC結(jié)構(gòu)中，所述第一導電部件是伸長的并且與所述第一凸塊同軸。
[0013]在上述IC結(jié)構(gòu)中，所述第一芯片包括在所述平面中具有伸長的截面的第二凸塊并且所述第二凸塊附接至所述導電部件的第二導電部件，所述第二凸塊的長軸與所述第一凸塊的長軸不同地定向，以及所述第二凸塊的長軸指向所述第一襯底的中心位置并且指向遠離所述第一芯片的中心位置。
[0014]在上述IC結(jié)構(gòu)中，所述第一凸塊通過焊料附接至所述第一導電部件，以及所述第一襯底還包括具有暴露出所述第一導電部件的開口的阻焊層。
[0015]在上述IC結(jié)構(gòu)中，所述第一凸塊包括導電柱以及形成在所述導電柱上的焊料材料。
[0016]在上述IC結(jié)構(gòu)中，所述第一襯底選自由封裝襯底、印刷電路板、中介板和半導體襯底組成的組。
[0017]在上述IC結(jié)構(gòu)中，所述芯片的每個均包括:半導體襯底，多個器件，形成在所述半導體襯底上，以及互連結(jié)構(gòu)，位于所述多個器件上方并且配置為將所述多個器件連接至功能電路。
[0018]根據(jù)本發(fā)明的另一方面，還提供了一種集成電路(IC)結(jié)構(gòu)，包括:第一襯底，具有形成在一表面上的多個導電部件；以及多個芯片，與所述第一襯底機械接合并電連接，其中，所述芯片的第一芯片具有分別附接至所述導電部件的第一子集的導電凸塊的第一子集，所述導電凸塊的第一子集在與所述表面平行的平面中具有伸長的截面，并且所述第一芯片和所述第一襯底以使得所述第一芯片的中心位置在頂視圖中遠離所述第一襯底的中心位置并且所述導電凸塊的第一子集具有定向為基本指向所述第一襯底的中心位置的相應的長軸的配置接合。
[0019]在上述IC結(jié)構(gòu)中，所述芯片的第二芯片具有附接至所述導電部件的第二子集的所述導電凸塊的第二子集，所述導電凸塊的第二子集在所述平面中具有伸長的截面，以及所述第二芯片和所述第一襯底以使得所述第二芯片的中心位置在頂視圖中遠離所述第一襯底的中心位置并且所述導電凸塊的第二子集定向為具有指向所述第一襯底的中心位置的相應的長軸的配置接合。
[0020]在上述IC結(jié)構(gòu)中，所述導電部件的第一子集分別接合至所述導電凸塊的第一子集。
[0021]在上述IC結(jié)構(gòu)中，所述導電部件的第一子集是伸長的，所述導電凸塊的第一子集是伸長的，以及所述導電部件的第一子集分別與所述導電凸塊的第一子集是同軸的。
[0022]在上述IC結(jié)構(gòu)中，所述導電凸塊的第一子集通過焊料附接至所述導電部件的第一子集，以及所述第一襯底還包括具有暴露出所述導電部件的第一子集的開口的阻焊層。
[0023]在上述IC結(jié)構(gòu)中，所述導電凸塊的第一子集和所述導電部件的第一子集通過焊料接合或共晶接合中的一種接合在一起。
[0024]在上述IC結(jié)構(gòu)中，每個所述導電凸塊的第一子集均包括導電柱和形成在所述導電柱上的焊料材料。
[0025]在上述IC結(jié)構(gòu)中，所述第一襯底選自由封裝襯底、印刷電路板、中介板和半導體襯底、介電襯底、陶瓷襯底和玻璃襯底組成的組。
[0026]在上述IC結(jié)構(gòu)中，每個所述導電部件是跡線或?qū)щ姾副P中的一種；其中，所述導電部件包括選自由銅、銅/鎳合金、銅-1T (浸Sn)和銅-ENEPIG (化學鍍鎳化學鍍鈀浸金)、銅-OSP (有機可焊性保護劑)、鋁、鋁/硅/銅合金、鈦、氮化鈦、鎢、金屬硅化物、銅合金、鈦、氮化鈦、鉭、氮化鉭、鎢、多晶硅以及它們的組合組成的組中的材料。
[0027]根據(jù)本發(fā)明的又一方面，還提供了一種制造集成電路(IC)結(jié)構(gòu)的方法，包括:接收IC設計布局，所述IC設計布局限定了多個導電凸塊；以及當芯片接合至封裝襯底后，根據(jù)所述芯片和所述封裝襯底之間的配置重新成形所述IC設計布局上的所述導電凸塊的第一導電凸塊，從而生成修改的IC設計布局，其中，所述第一導電凸塊具有伸長的截面，所述伸長的截面沿著第一長軸具有第一長度，并且所述第一長軸具有第一方位，所述第一方位與從所述配置中的所述芯片的所述第一導電凸塊至所述封裝襯底的中心位置限定的第一方向平行。
[0028]在上述方法中，還包括根據(jù)所述修改的IC設計布局在所述芯片上形成所述導電凸塊。
[0029]在上述方法中，還包括通過接合工藝將所述配置中的所述芯片的導電凸塊接合至所述封裝襯底的導電部件。
[0030]在上述方法中，當朝向所述芯片和所述封裝襯底之間的接合平面觀察時，所述配置中的所述芯片的中心位置不與所述封裝襯底的中心位置重疊，以及所述第一長軸與從所述芯片的所述第一導電凸塊至所述芯片的中心位置的方向不平行。
[0031]在上述方法中，還包括將第二芯片接合至封裝襯底，從而形成多芯片模塊。
[0032]在上述方法中，在形成所述導電凸塊之前，還包括根據(jù)接合工藝期間的所述第一導電凸塊至所述封裝襯底的偏移，對所述修改的IC設計布局中的所述第一導電凸塊進行復位，其中，使用熱模型以模擬所述接合工藝來確定所述偏移，所述接合工藝包括熱操作以將所述芯片接合至所述封裝襯底。
【附圖說明】
[0033]當結(jié)合附圖進行閱讀時，從以下詳細描述可最佳地理解本發(fā)明的各方面。應該注意，根據(jù)工業(yè)中的標準實踐，各個部件未按比例繪制。實際上，為了清楚的討論，各個部件的尺寸可以任意地增大或減小。
[0034]圖1是根據(jù)一些實施例構(gòu)建的集成電路結(jié)構(gòu)的頂視圖。
[0035]圖2是根據(jù)一些實施例構(gòu)建的圖1中的集成電路結(jié)構(gòu)的截面圖。
[0036]圖3A是根據(jù)一些實施例構(gòu)建的圖1中的集成電路結(jié)構(gòu)的部分的截面圖。
[0037]圖3B是根據(jù)一些實施例構(gòu)建的圖1中的集成電路結(jié)構(gòu)的部分的截面圖。
[0038]圖4至圖8是根據(jù)各個實施例構(gòu)建的圖1中的IC結(jié)構(gòu)的跡線上凸塊結(jié)構(gòu)的頂視圖。
[0039]圖9是根據(jù)一些實施例構(gòu)建的圖1中的集成電路結(jié)構(gòu)的部分的頂視圖。
[0040]圖10是根據(jù)一些實施例構(gòu)建的集成電路結(jié)構(gòu)的頂視圖。
[0041]圖11是根據(jù)一些實施例構(gòu)建的集成電路結(jié)構(gòu)的頂視圖。
[0042]圖12是根據(jù)一些其他實施例構(gòu)建的集成電路結(jié)構(gòu)的頂視圖。
[0043]圖13是根據(jù)一些實施例構(gòu)建的圖12中的集成電路結(jié)構(gòu)的部分的頂視圖。
[0044]圖14是根據(jù)一些實施例的集成電路制造方法的流程圖。
[0045]圖15是根據(jù)一些實施例的方法的流程圖。
【具體實施方式】
[0046]本發(fā)明大體涉及集成電路(IC)結(jié)構(gòu)和相應的制造方法，并且更具體地，涉及多芯片豐吳塊。
[0047]以下公開內(nèi)容提供了許多用于實現(xiàn)本發(fā)明的不同特征的不同實施例或?qū)嵗?。下面描述了組件和布置的具體實例以簡化本發(fā)明。當然，這些僅僅是實例，而不旨在限制。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接觸形成的實施例，并且也可以包括在第一部件和第二部件之間可以形成額外的部件，從而使得第一部件和第二部件可以不直接接觸的實施例。此外，本發(fā)明可在各個實例中重復參考標號和/或字符。該重復是為了簡單和清楚的目的，并且其本身不指示所討論的各個實施例和/或配置之間的關系。
[0048]此外，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接觸形成的實施例，并且也可以包括在第一部件和第二部件之間可以形成額外的部件，從而使得第一部件和第二部件可以不直接接觸的實施例。此外，為了便于描述，使用諸如上/下、頂部/底部、和垂直的/水平的描述性術(shù)語并且不提供限制于絕對方向的任何限制。例如，上層和下層可以表示相對于襯底或形成在襯底上的集成電路的相對關系，而不是絕對方向。
[0049]圖1示出了根據(jù)一些實施例構(gòu)建的集成電路(IC)結(jié)構(gòu)100的頂視圖。圖2是根據(jù)一些實施例的IC結(jié)構(gòu)100的截面圖。IC結(jié)構(gòu)包括第一襯底102。在一些實施例中，第一襯底102是選自由封裝襯底、印刷電路板、中介板和半導體襯底組成的組中的襯底。在一些其他實施例中，第一襯底102是選自由封裝襯底、印刷電路板、中介板、半導體襯底、介電襯底、陶瓷襯底和玻璃襯底組成的組中的襯底。
[0050]IC結(jié)構(gòu)100包括兩個以上的IC芯片104，諸如圖1中示出的示例104A、104B和104C。芯片104接合至第一襯底102并且電連接至第一襯底102。每個IC芯片104是形成在單個半導體襯底中的集成電路。每個芯片104是半導體晶圓的部分，并且具有形成在其上的集成電路。例如，在制造半導體晶圓后，通過切割穿晶圓上的劃線將晶圓分成多個芯片。在一些實施例中，每個芯片104均具有形成在其上的相應的電路。
[0051]作為示出的實例，芯片104包括半導體襯底、形成在半導體襯底上的各種器件和形成在器件上并且連接器件以形成集成電路的互連結(jié)構(gòu)。在一些實施例中，器件包括晶體管(諸如場效應晶體管)、傳感器(諸如圖像傳感器)、存儲器單元(諸如隨機存取存儲器單元)、二極管、無源器件(諸如電阻器、電容器和/或電感器)和/或其他器件。每個芯片104 (諸如104A、104B和104C)可以包括不同的電路。多個芯片104接合至第一襯底102和電連接至第一襯底102以形成用于多個芯片的期望功能的功能電路。在一些實施例中，芯片104具有形成在相應正面上并且被翻轉(zhuǎn)以與第一襯底102接合的電路，從而使得電路夾在第一襯底102和芯片半導體襯底之間。
[0052]IC結(jié)構(gòu)100還包括跡線上凸塊結(jié)構(gòu)106，跡線上凸塊結(jié)構(gòu)106用作第一襯底102和芯片104之間的接合部件和電連接件。特別地，芯片104的每個均包括形成在芯片的接合表面上的多個導電凸塊108。導電凸塊108通過互連結(jié)構(gòu)連接至芯片的器件。第一襯底102包括形成在第一襯底102的接合表面上的多個導電部件(跡線或互連部件)110。第一襯底102還可以包括形成在其上的互連結(jié)構(gòu)。例如，印刷電路板可以用作第一襯底并且包括它的互連結(jié)構(gòu)。跡線I1連接至第一襯底102的互連結(jié)構(gòu)和延伸至將與一個凸塊接合的位置。凸塊108和跡線110機械接合在一起并電連接以形成跡線上凸塊接合結(jié)構(gòu)106。
[0053]在一些實施例中，跡線包括選自由銅、銅/鎳合金、銅-1T (浸Sn)和銅-ENEPIG (化學鍍鎳化學鍍鈀浸金)、銅OSP(有機可焊性保護劑)、鋁、鋁、鋁/硅/銅合金、鈦、氮化鈦、鎢、多晶硅、金屬硅化物、銅合金、鈦、氮化鈦、鉭、氮化鉭、鎢、多晶硅以及它們的組合組成的組中的材料。
[0054]如圖1所示，在頂視圖中，第一襯底102具有幾何中心112。相比之下，在頂視圖中，每個芯片104具有其自己的幾何中心(未在圖1中示出)。例如，具有矩形幾何結(jié)構(gòu)的芯片具有它的幾何中心，該幾何中心位于與相對邊緣(分別沿長軸和正交軸)具有相等距離的位置處。在本實施例中，在頂視圖中，芯片104的幾何中心不與第一襯底102的幾何中心112重疊，或芯片104的幾何中心與第一襯底102的幾何中心彼此遠離。在一個特定的實例中，一個芯片104的中心可以與第一襯底102的中心112重疊。由于各個芯片直接設置在第一襯底102的不同位置處并且直接接合至第一襯底102，在頂視圖中其余的芯片不能與第一襯底102同心。一般來說，芯片104的中心與中心112不重疊。
[0055]為了更好的解釋，芯片104的凸塊108也在圖1中示出，即使它們在頂視圖中由于被相應的芯片半導體襯底覆蓋而不可見。凸塊108在截面圖(或在頂視圖中)具有伸長的形狀。因此，每個凸塊108具有長軸和短軸。此外，每個凸塊108定向為使得每個凸塊108的長軸指向第一襯底的102的中心112。圖1中的虛線示出了一個凸塊108的長軸在指向中心112的方向上定向。由于芯片104的中心不與中心112重疊，因此芯片的凸塊108基本上不定向為朝著芯片的中心。一個芯片的小數(shù)目的凸塊當它們指向中心112時可能碰巧指向芯片的中心，但是大部分凸塊108定向為指向遠離芯片的中心的方向。然而，芯片104的所有的凸塊108基本上是指向中心112。這在圖9中進一步說明了，圖9為根據(jù)一些實施例的IC結(jié)構(gòu)100的部分的頂視圖。特別地，當芯片104A接合至第一襯底102時，芯片104A的中心166配置為在頂視圖中遠離第一襯底102的中心112。以凸塊108A為例，伸長的凸塊108A定向為使得其長軸168定向為指向中心。然而，從凸塊108A至芯片中心166的方向170與長軸168不平行，而是具有角度。
[0056]此外，每個凸塊均有它自己相應的方位。由于各個凸塊均設置在不同的方位上并且均定向為朝向中心112，所以凸塊具有相應的方位以滿足這些需求。
[0057]在本實施例中，形成在第一襯底102上的跡線110與集成到第一襯底102的芯片104的凸塊108配對。這些配對的凸塊108和跡線110分別接合在一起，以形成跡線上凸塊接合結(jié)構(gòu)106，從而將芯片104集成到第一襯底102以形成多芯片模塊。當芯片104接合至第一襯底102時，配對的凸塊108和跡線110設計為使得凸塊108與配對的跡線110重疊(諸如與配對的跡線110的端部重疊)以用于適當接合。在一些實施例中，凸塊108和導電部件110設計為使得當芯片104翻轉(zhuǎn)和設置在第一襯底102上時，配對的凸塊108和跡線110的接合部分分別基本上重疊。在隨后的接合工藝期間，可以使用熱工藝并且由于第一襯底102和芯片104的不同的熱膨脹系數(shù)，熱工藝可能引起凸塊和導電部件之間的接合應力。在一些其他實施例中，考慮到熱膨脹，芯片104和/或第一襯底102被設計為具有偏移，從而使得配對的凸塊108和跡線110的接合部分接合在一起以補償?shù)谝灰r底102和芯片104之間的失配。
[0058]跡線110也設計為具有伸長的形狀并且跡線110的接合部分分別與配對的凸塊108同軸地定向。特別地，跡線110的接合部分的長軸定向為沿著配對的凸塊108的長軸，從而形成具有最大接合面積和接合強度的跡線上凸塊接合結(jié)構(gòu)106。
[0059]圖3A是根據(jù)一些實施例構(gòu)建的IC結(jié)構(gòu)100的部分的截面圖。具體地，在圖3中包括示例性芯片104和示例性跡線上凸塊接合結(jié)構(gòu)106(諸如圖2的虛線113所示出的一個)以示出更詳細的部件。參考圖1至圖3進一步描述IC結(jié)構(gòu)100。
[0060]芯片104包括芯片襯底114。在一些實施例中，芯片襯底114是半導體襯底，諸如半導體晶圓的一部分。在本實例中，芯片襯底114是硅襯底。在一些其他實例中，芯片襯底114可以包括其他半導體襯底(諸如藍寶石襯底)，包括其他半導體材料(諸如鍺、鍺硅、碳化硅或砷化鎵)或包括絕緣體上硅(SOI)襯底。芯片104也包括在芯片襯底114上形成的各種器件(諸如晶體管、二極管、傳感器和/或無源器件)。
[0061]芯片104還包括形成在芯片襯底上的互連結(jié)構(gòu)116并且互連結(jié)構(gòu)116設計為將器件連接至功能電路?；ミB結(jié)構(gòu)116包括用于電連接的各種導電部件(諸如金屬線、金屬接觸件和金屬通孔部件)和用于隔離的一種或多種介電材料。在一些實施例中，該互連結(jié)構(gòu)116包括多個金屬層。具體地，該互連結(jié)構(gòu)116包括與凸塊108連接的導電部件118。在一些實例中，導電部件118是在互連結(jié)構(gòu)116的一個金屬層(諸如頂部金屬層)中的金屬部件。在一些其他實例中，導電部件118是電連接到互連結(jié)構(gòu)116的接合焊盤。導電部件118可以包括銅、鋁、其他合適的導電材料或它們的組合。芯片104也可包括形成在互連結(jié)構(gòu)116上的鈍化層并且鈍化層被設計為向電路(器件和互連結(jié)構(gòu)116)提供鈍化，從而使得電路免受環(huán)境損害(諸如水分降解)。
[0062]在接合工藝之后形成跡線上凸塊接合結(jié)構(gòu)106并且跡線上凸塊接合結(jié)構(gòu)106包括接合在一起的凸塊108和跡線(導電部件)110。在一些實施例中，凸塊108包括諸如銅柱的導電柱121或其他金屬或金屬合金的導電柱。導電柱121在一端處電連接至導電部件118 (諸如穿過鈍化層120，或更具體地，穿過該鈍化層120的開口)。導電柱121在另一端處通過界面層122附接至焊料尖端124。然后翻轉(zhuǎn)芯片104以面向第一襯底102的跡線110。在一些實施例中，該第一襯底102可以進一步包括阻焊層(或焊料掩模層)125以用于保護，諸如保護第一襯底102的非接合區(qū)免受焊料的影響。在進一步的實施例中，圖案化阻焊層125以形成開口，從而使得跡線110暴露以與凸塊108接合。
[0063]跡線上凸塊接合結(jié)構(gòu)106可以具有不同的設計(諸如用于更好的接合效果的不同的材料層)和其他集成考慮因素(諸如電連接和鈍化)。圖3B示出了根據(jù)一些其他實施例構(gòu)建的IC結(jié)構(gòu)100的部分的截面圖。導電柱121通過一個或多個額外的導電材料層126 (諸如凸塊下金屬化層(UBM))連接到互連結(jié)構(gòu)116 (具體地，連接至導電部件118)。UBM126可以通過凸塊金屬提供至導電部件118的低電阻電連接、至導電部件118和鈍化層120的良好的粘附、氣密密封，UBM 126可以防止其他凸塊金屬擴散到IC內(nèi)，以及UBM 126是可潤濕的。UBM需要多個不同的金屬層，諸如粘附層、擴散阻擋層、可焊層和氧化阻擋層。在一些實施例中，UBM 126包括鈦、鉻、鋁、銅、鎳、金、一種或多種以上金屬的合金或每個都作為以上金屬和合金的組合的多層膜堆疊件。在進一步的實例中，UBM 126包括粘附層(諸如Ti/Cr/Al層)；擴散阻擋層(諸如Cr:Cu層)和焊料可潤濕層(諸如Cu/N1:V層)。
[0064]根據(jù)不同的實施例，參考其他圖進一步描述凸塊108和跡線110的幾何結(jié)構(gòu)以及凸塊108和跡線110的相對位置和尺寸。
[0065]參考圖4，圖4是根據(jù)一些實施例的IC結(jié)構(gòu)100的部分的頂視圖。凸塊108設置在配對的跡線110的接合部分上。凸塊108具有伸長的形狀，伸長的形狀在第一方向128A上跨越第一尺寸Dl并且在第二方向128B上跨越第二尺寸D2。Dl大于D2。因此，凸塊108的沿著第一方向128A的軸稱為長軸以及凸塊108的沿著第二方向128B的軸稱為短軸。在一些實施例中，沿著短軸，跡線110的接合部分跨越的尺寸小于凸塊108的對應的尺寸D2。凸塊108可以具有不同的形狀。
[0066]參考圖5，示出了與伸長的跡線上凸塊接合結(jié)構(gòu)的實施例一致的三個示例性結(jié)構(gòu)的頂視圖。結(jié)構(gòu)130包括形成在跡線110上的凸塊108，凸塊成型為具有兩個凸起的彎曲側(cè)邊的矩形。矩形的伸長的軸同軸延伸，即，與跡線110的軸平行或接近平行。結(jié)構(gòu)132包括形成在跡線110上方的橢圓形凸塊108。橢圓的長軸也與跡線110同軸。同樣，結(jié)構(gòu)134包括形成在跡線110上方的膠囊形凸塊108。凸塊108的長軸也與跡線110同軸。伸長的凸塊的長軸對準于跡線方向以使凸塊的側(cè)部空間最大化至最接近的相鄰跡線。以上描述的這一實施例的特征允許更密集的圖案化的凸塊和接合間距并且因此允許更緊湊的金屬間隔設計規(guī)則。
[0067]在一些實施例中，IC結(jié)構(gòu)100具有混合配置，該混合配置包括芯片104的一個子集和芯片104的另一子集，芯片104的一個子集具有如上所述配置和定向的伸長的凸塊108，芯片104的另一子集具有不同地設計的凸塊，諸如在頂視圖中具有圓形或方形形狀的凸塊。圖10示出了具有混合配置的IC結(jié)構(gòu)100的頂視圖。在圖10中，IC結(jié)構(gòu)100包括示例性芯片104A和104B，芯片104A和104B設計為具有定向為朝向第一襯底102的中心112的伸長的凸塊。IC結(jié)構(gòu)100還包括示例性芯片180，芯片180具有傳統(tǒng)的凸塊182，諸如具有在正交軸具有基本相似的尺寸的圓形、方形或其他形狀的凸塊，這些凸塊共同地稱為對稱的凸塊。在混合IC結(jié)構(gòu)100中，具有伸長的凸塊的芯片104設計為類似于在圖1中示出的那些芯片。例如，伸長的凸塊108定向為朝向中心112和與相應的跡線110同軸。
[0068]圖6示出了在各個實施例中的跡線上凸塊接合結(jié)構(gòu)的頂視圖。具體地，芯片的一個子集中的凸塊可以是伸長的或芯片的另一子集中的凸塊可以是對稱的。結(jié)構(gòu)136包括在短軸上具有相同尺寸的跡線110和凸塊108 (由于凸塊108與跡線110完全重疊，因此凸塊108不可見)。結(jié)構(gòu)138包括跡線110和具有圓形形狀的凸塊108。結(jié)構(gòu)140包括跡線110和具有方形形狀的凸塊108。結(jié)構(gòu)140包括跡線110和具有方形形狀的凸塊108。如圖6所示，在諸如142、144和146的其他結(jié)構(gòu)中，凸塊108具有不同的形狀。
[0069]在跡線上凸塊接合結(jié)構(gòu)中，凸塊108和跡線110可以具有不同的相對尺寸。圖7示出了根據(jù)各個實施例的跡線上凸塊接合結(jié)構(gòu)的頂視圖。在結(jié)構(gòu)150中，伸長的凸塊108在短軸上具有比跡線的尺寸更大的尺寸。在結(jié)構(gòu)152中，伸長的凸塊108在短軸上具有與跡線的尺寸相同的尺寸。在結(jié)構(gòu)154，伸長的凸塊108在短軸上具有比跡線的尺寸更小的尺寸。
[0070]在跡線上凸塊接合結(jié)構(gòu)中，凸塊108和跡線110可以以不同的配置定位和重疊。圖8示出了膠囊凸塊與跡線的相對位置。伸長的凸塊可以設置為懸垂于跡線的中心(在160中)、在一側(cè)處僅與跡線的一部分重疊(在162中)或在跡線的中間(在164中)。
[0071]在圖11中根據(jù)一些實施例進一步示出了具有跡線上凸塊接合結(jié)構(gòu)的IC結(jié)構(gòu)100的部分和它的配置。在圖11中，沒有標記各個芯片并且為了更好地理解和與在后文中將被介紹的其他IC結(jié)構(gòu)相比較，示出了凸塊108和相應的跡線110。在進一步的實施例中，跡線110的布線能力受到凸塊108的限制。
[0072]雖然以上在各種實施例中描述的IC結(jié)構(gòu)包括跡線上凸塊接合結(jié)構(gòu)，但是其不旨在限制本發(fā)明的范圍?？梢越Y(jié)合諸如焊盤上凸塊接合結(jié)構(gòu)的其他接合結(jié)構(gòu)。根據(jù)一些實施例，在圖12中示出的IC結(jié)構(gòu)190是頂視圖并且在圖13中示出的是截面圖。IC結(jié)構(gòu)190包括焊盤上凸塊接合結(jié)構(gòu)以將多個芯片104接合至封裝襯底102。同樣在圖12中，未標記各個芯片，并且示出了凸塊108和相應的焊盤192以便更好地理解。與在上文中結(jié)合各個圖(圖1至圖2、圖3A、圖3B、圖4至圖10)描述和在各個圖中示出的相比，在圖12和圖13中示出的IC結(jié)構(gòu)190通過基本上相同的步驟和工藝制成并且包括基本上類似的結(jié)構(gòu)。因此，此處可以不再重復如上文描述的用于制造圖12和圖13中示出的結(jié)構(gòu)的步驟以及圖12和圖13中示出的部件以避免冗長的描述，但都完全適用于本實施例中。與在圖1至圖2、圖3A、圖3B、圖4至圖10中示出的那些相同或基本類似的元件被相同或相似地標號并且具有與上文結(jié)合圖1至圖2、圖3A、圖3B、圖4至圖10描述的相同或相似的結(jié)構(gòu)、功能和制造工序。具體地，凸塊108具有伸長的形狀，伸長的形狀具有朝向封裝襯底102的中心112的長軸。在一些實施例中，IC結(jié)構(gòu)190具有進一步包括芯片104的第一子集和芯片的第二子集的混合結(jié)構(gòu)，芯片104的第一子集具有朝向中心112的伸長的凸塊并且芯片的第二子集具有傳統(tǒng)的凸塊。在一些實施例中，導電部件118(以及凸塊108)預先偏移以用于熱補償。
[0073]封裝襯底102包括多個接合焊盤192 (而不是跡線)，多個接合焊盤192以與芯片104的凸塊108配對的配置設計。每個芯片104具有接合至封裝襯底102的相應的焊盤192的多個凸塊108。在圖13中，阻焊層125被圖案化以具有阻焊開口 194，從而使得下面的焊盤192暴露并且通過焊接與凸塊108接合。因此，多個芯片104通過焊盤上凸塊結(jié)構(gòu)接合至封裝襯底102。由于避免了跡線110的限制，凸塊108具有更多的設計自由度，以及因此具有更多的設計可行性。
[0074]圖14是根據(jù)一些實施例的制造IC結(jié)構(gòu)100 (諸如圖1或圖10中的IC結(jié)構(gòu))的方法200的流程圖。應當理解，可以在方法200之前、期間和之后提供額外的步驟，并且對于該方法的額外的實施例，可以取代或消除下文中描述的一些步驟。盡管下面的描述是關于跡線上凸塊結(jié)構(gòu)，但是其基本上適用于焊盤上凸塊結(jié)構(gòu)。
[0075]方法200開始于操作202，其中，在芯片104上形成或部分地形成集成電路或集成電路的部分。操作202包括形成具有相應的電路的多個芯片104(諸如104A、104B等)。盡管在以下描述中，僅提到一個芯片，但是應當理解，可以以類似的技術(shù)制造多個芯片。在一些實例中，在將各個芯片接合至襯底102之前，平行處理或獨立地處理各個芯片。每個芯片104包括半導體襯底，諸如硅襯底。可選地，襯底可以包括諸如SO1、鍺的其他元素半導體材料，諸如碳化硅、砷化鎵、砷化銦和磷化銦的化合物半導體以及諸如硅鍺、碳化硅鍺、磷砷化鎵和磷化鎵銦的合金半導體材料和/或本領域已知的其他襯底組合物。
[0076]例如，使用設置在襯底上的導電層、半導體層和絕緣層形成集成電路。在操作204中形成用于制造接合結(jié)構(gòu)的在集成電路的表面處的開口。在操作206中在集成電路表面上沉積金屬層，在步驟208中圖案化成期望的膠囊形狀的金屬柱以用于互連，以及在操作210中蝕刻以由金屬層形成膠囊形狀的柱。形成的互連柱結(jié)構(gòu)提供集成電路的器件與封裝終端的電接觸?；ミB結(jié)構(gòu)的導電柱可以包括材料，材料諸如鋁、鋁/硅/銅合金、鈦、氮化鈦、鎢、多晶娃、金屬娃化物、銅、銅合金、鈦、氮化鈦、鉭、氮化鉭、媽、多晶娃、金屬娃化物(諸如娃化鎳、硅化鈷、硅化鎢、硅化鉭、硅化鈦、硅化鉑、硅化鉺、硅化鈀或它們的組合)和/或其他合適的材料?？梢酝ㄟ^包括物理汽相沉積(或濺射)、化學汽相沉積(CVD)、鍍和/或其他合適的工藝的工藝來形成互連柱結(jié)構(gòu)。用于形成互連柱結(jié)構(gòu)的其他制造技術(shù)可以包括光刻處理和蝕刻以圖案化用于垂直柱的導電層，并且接下來可以是回蝕刻工藝或化學機械拋光(CMP)工藝。
[0077]在下面的操作210中，在柱的尖端上沉積焊料尖端。在操作212中，將含有芯片的集成電路翻轉(zhuǎn)，從而使得焊料尖端面向?qū)⒈贿B接的跡線110 (或接合焊盤192)。
[0078]方法200，然后繼續(xù)進行至操作214，其中，在單獨的襯底102上形成導電層并且接下來進行操作216的步驟，在操作216中，圖案化導電層以形成跡線(或焊盤)?？梢允褂弥T如光刻工藝、濕或干蝕刻工藝和/或其他適當?shù)奶幚淼募夹g(shù)實施導電層的圖案化，光刻工藝包括形成光刻膠層、烘烤工藝、曝光工藝、顯影工藝。在一些實施例中，形成跡線上凸塊結(jié)構(gòu)；將跡線布線和連接至處于不同位置的襯底102的其他互連部件。在一些其他實施例中，形成焊盤上凸塊結(jié)構(gòu)；焊盤連接至位于下面的處于同一位置的襯底102的互連部件。在進一步的實施例中，由于避免了跡線的布線，因此凸塊108獲得額外的設計自由度。
[0079]方法200，然后進行至操作218，在操作218中，沉積和圖案化阻焊層以形成互連開口。阻焊層保護限定的開口外側(cè)的任何不必要的互連短路，在限定的開口處，跡線暴露以與焊料柱配合。在一些其他實施例中，形成焊盤上凸塊結(jié)構(gòu)；形成阻焊開口 194，從而使得焊盤192暴露并且通過焊料與阻焊開口 194內(nèi)的凸塊108接合。
[0080]方法200，然后進行至操作220，其中，將翻轉(zhuǎn)的芯片與第二襯底對準并且具有焊料尖端的柱將覆蓋導電跡線以形成互連。例如，熱空氣回流或熱超聲接合的多個工藝可應用于液化焊料尖端以形成互連。操作222通過用粘合劑(例如，聚合材料)底部填充柱周圍的間隙以提供絕緣、支持和穩(wěn)定來完成接合。
[0081]圖15是根據(jù)一些實施例制造IC結(jié)構(gòu)(諸如圖1、圖10中的IC結(jié)構(gòu)100或圖13中的IC結(jié)構(gòu)190)的方法250的流程圖。IC結(jié)構(gòu)包括各種接合部件，諸如凸塊108和跡線110 (或凸塊108和焊盤192)。圖15的流程圖中的方法250可以包括操作的子集以制造IC結(jié)構(gòu)100 (或IC結(jié)構(gòu)190)。方法250開始于操作252，接受用于IC結(jié)構(gòu)的IC設計。在一些實施例中，IC設計包括將形成在各個芯片104上的電路和將形成在第一襯底102上的導電結(jié)構(gòu)。具體地，將形成在芯片104上的電路包括芯片的各種導電部件118 ;以及將形成在第一襯底102上的導電結(jié)構(gòu)包括跡線110 (或焊盤192)。在一些實施例中，第一襯底102可以進一步包括將在其上形成的器件或電路。在這種情況下，IC設計也包括將形成在第一襯底102上的電路。
[0082]方法250也包括操作254，重新設計具有用于熱補償?shù)念A偏移的導電部件118。也偏移凸塊108。在一些實例中，如果失配在特定范圍內(nèi)，則通過操作254不偏移導電部件118但是偏移凸塊108。在一些實例中，通過操作254不偏移導電部件118但是偏移跡線110 (或焊盤192)以提供跡線110 (或焊盤192)和配對的凸塊108之間的相對預偏移。
[0083]根據(jù)跡線上凸塊接合結(jié)構(gòu)106 (或焊盤上凸塊結(jié)構(gòu))相對于中心112的位置以及第一襯底102和芯片104之間的熱膨脹差異，可以單獨地確定預偏移。如先前所述，將預偏移引入到導電部件118內(nèi)以補償由于芯片104和第一襯底102的熱膨脹差異引起的在接合工藝期間的芯片104和第一襯底102之間的失配。在接合工藝期間，將芯片104和第一襯底102加熱到較高的溫度，以及然后之后冷卻下來。包括導電部件118和跡線110的原始IC設計設置為使得每對彼此對準。然而，當被加熱時，由于第一襯底102和芯片104的不同的熱膨脹系數(shù)，第一襯底102和芯片104有差異地膨脹。這將導致接合之后的失配或應力，這取決于加熱和接合的順序。失配(或應力)與接合結(jié)構(gòu)中的芯片104與第一襯底102的相對配置、第一襯底102和芯片104的熱膨脹系數(shù)以及接合工藝的最高加熱溫度有關?？紤]這些因素以確定失配。由于每對跡線(或焊盤)和凸塊相對于中心112具有不同的位置，相應的失配可能與其他失配不同。根據(jù)相應的失配對每對單獨地執(zhí)行操作254的重新設計。在一些實施例中，接合工藝可以包括首先加熱第一襯底102和芯片104以及之后使第一襯底102和芯片104接觸以繼續(xù)接合在一起的順序。由此，在加熱的溫度處，由于補償了失配，因此每對凸塊108和跡線110 (或焊盤192)匹配。考慮到位置匹配、應力和/或接合強度，可以不同地執(zhí)行重新設計以用于更好的接合的結(jié)構(gòu)。
[0084]在一些實施例中，如上所述，操作254也包括重新成形凸塊108。例如，重新成形包括改變凸塊108以具有伸長的形狀，伸長的形狀定向為使得凸塊的長軸指向接合的結(jié)構(gòu)中的中心112。
[0085]方法250也包括操作256，根據(jù)重新設計的IC設計圖案制造限定那些凸塊108的圖案的光掩模以及其他光掩模?？蛇x地，當IC圖案直接形成至半導體襯底時，諸如通過電子束直接寫入，則那些圖案以適當?shù)母袷?諸如GDS格式)存在數(shù)據(jù)文件中以被電子束光刻技術(shù)使用。
[0086]方法250進行操作258，制造IC結(jié)構(gòu)(100或192)。IC結(jié)構(gòu)的制造包括將芯片104接合至第一襯底102。在一些實施例中，IC結(jié)構(gòu)的制造也包括形成第一襯底102和芯片104。在本實施例中，IC結(jié)構(gòu)的制造是方法200或等同于方法200的可選方法。
[0087]本發(fā)明提供了 IC結(jié)構(gòu)及其制造方法。在一些實施例中，該IC結(jié)構(gòu)(100或190)包括接合至襯底102的多個芯片104。具體地，芯片104中的凸塊或部分凸塊被設計為具有伸長的形狀，該伸長的形狀具有朝向第一襯底102的中心112并且與配對的跡線110 (如果該接合結(jié)構(gòu)為跡線上凸塊結(jié)構(gòu))同軸的長軸。在一些實施例中，對凸塊進行預偏移以補償由于不同的熱膨脹系數(shù)引起的失配。IC結(jié)構(gòu)的各個實施例及其制造方法可以存在多種優(yōu)勢。例如，由此形成的IC結(jié)構(gòu)具有強接合強度和較少的失配。
[0088]從而，本發(fā)明根據(jù)一些實施例提供了一種IC結(jié)構(gòu)。IC結(jié)構(gòu)包括:具有形成在一個表面上的多個導電部件的第一襯底；以及與第一襯底機械接合并且電連接的多個芯片。芯片的第一芯片具有附接至導電部件的第一導電部件的第一凸塊。第一凸塊在與第一襯底的表面平行的平面中具有伸長的截面。第一襯底和第一芯片以使得第一凸塊的長軸定向為指向第一襯底的中心位置并且指向遠離第一芯片的中心位置的配置接合。
[0089]本發(fā)明根據(jù)一些實施例也提供了一種IC結(jié)構(gòu)。IC結(jié)構(gòu)包括:具有形成在一個表面上的多個導電部件的第一襯底；以及與第一襯底機械接合并且電連接的多個芯片。芯片的第一芯片具有分別附接至互連部件的第一子集的導電凸塊的第一子集。導電凸塊的第一子集在與表面平行的平面中具有伸長的截面。第一芯片和第一襯底以使得第一芯片的中心位置在頂視圖中遠離第一襯底的中心位置并且導電凸塊的第一子集具有定向為基本指向第一襯底的中心位置的相應的長軸的配置接合。
[0090]本發(fā)明根據(jù)一些實施例也提供了一種制造IC結(jié)構(gòu)的方法。該方法包括:接受IC設計布局，IC設計布局限定了多個導電凸塊；以及當芯片接合至封裝襯底后，根據(jù)芯片和封裝襯底之間的配置重新成形IC設計布局上的導電凸塊的第一導電凸塊，從而生成修改的IC設計布局。第一導電凸塊具有伸長的截面，伸長的截面沿著第一長軸具有第一長度，并且第一長軸具有第一方位，第一方位與從配置中的芯片的第一導電凸塊至封裝襯底的中心位置限定的第一方向平行。
[0091]上面概述了若干實施例的特征，使得本領域技術(shù)人員可以更好地理解本發(fā)明的各個方面。本領域技術(shù)人員應該理解，他們可以容易地使用本發(fā)明作為基礎來設計或修改用于實施與本文所介紹實施例相同的目的和/或?qū)崿F(xiàn)相同優(yōu)勢的其他工藝和結(jié)構(gòu)。本領域技術(shù)人員也應該意識到，這種等同構(gòu)造并不背離本發(fā)明的精神和范圍，并且在不背離本發(fā)明的精神和范圍的情況下，本文中他們可以做出多種變化、替換以及改變。
【主權(quán)項】
1.一種集成電路(IC)結(jié)構(gòu)，包括: 第一襯底，具有形成在一表面上的多個導電部件；以及 多個芯片，與所述第一襯底機械接合并電連接，其中， 所述芯片的第一芯片具有附接至所述導電部件的第一導電部件的第一凸塊， 所述第一凸塊在與所述第一襯底的所述表面平行的平面中具有伸長的截面，并且所述第一襯底和所述第一芯片以使得所述第一凸塊的長軸定向為指向所述第一襯底的中心位置并且指向遠離所述第一芯片的中心位置的配置接合。2.根據(jù)權(quán)利要求1所述的IC結(jié)構(gòu)，其中，所述第一導電部件是伸長的并且與所述第一凸塊同軸。3.根據(jù)權(quán)利要求1所述的IC結(jié)構(gòu)，其中， 所述第一芯片包括在所述平面中具有伸長的截面的第二凸塊并且所述第二凸塊附接至所述導電部件的第二導電部件， 所述第二凸塊的長軸與所述第一凸塊的長軸不同地定向，以及 所述第二凸塊的長軸指向所述第一襯底的中心位置并且指向遠離所述第一芯片的中心位置。4.根據(jù)權(quán)利要求1所述的IC結(jié)構(gòu)，其中， 所述第一凸塊通過焊料附接至所述第一導電部件，以及 所述第一襯底還包括具有暴露出所述第一導電部件的開口的阻焊層。5.根據(jù)權(quán)利要求1所述的IC結(jié)構(gòu)，其中，所述第一凸塊包括導電柱以及形成在所述導電柱上的焊料材料。6.根據(jù)權(quán)利要求1所述的IC結(jié)構(gòu)，其中，所述第一襯底選自由封裝襯底、印刷電路板、中介板和半導體襯底組成的組。7.根據(jù)權(quán)利要求1所述的IC結(jié)構(gòu)，其中，所述芯片的每個均包括: 半導體襯底， 多個器件，形成在所述半導體襯底上，以及 互連結(jié)構(gòu)，位于所述多個器件上方并且配置為將所述多個器件連接至功能電路。8.一種集成電路(IC)結(jié)構(gòu)，包括: 第一襯底，具有形成在一表面上的多個導電部件；以及 多個芯片，與所述第一襯底機械接合并電連接，其中， 所述芯片的第一芯片具有分別附接至所述導電部件的第一子集的導電凸塊的第一子集， 所述導電凸塊的第一子集在與所述表面平行的平面中具有伸長的截面，并且所述第一芯片和所述第一襯底以使得所述第一芯片的中心位置在頂視圖中遠離所述第一襯底的中心位置并且所述導電凸塊的第一子集具有定向為基本指向所述第一襯底的中心位置的相應的長軸的配置接合。9.根據(jù)權(quán)利要求8所述的IC結(jié)構(gòu)，其中， 所述芯片的第二芯片具有附接至所述導電部件的第二子集的所述導電凸塊的第二子集， 所述導電凸塊的第二子集在所述平面中具有伸長的截面，以及 所述第二芯片和所述第一襯底以使得所述第二芯片的中心位置在頂視圖中遠離所述第一襯底的中心位置并且所述導電凸塊的第二子集定向為具有指向所述第一襯底的中心位置的相應的長軸的配置接合。10.一種制造集成電路(IC)結(jié)構(gòu)的方法，包括: 接收IC設計布局，所述IC設計布局限定了多個導電凸塊；以及當芯片接合至封裝襯底后，根據(jù)所述芯片和所述封裝襯底之間的配置重新成形所述IC設計布局上的所述導電凸塊的第一導電凸塊，從而生成修改的IC設計布局，其中，所述第一導電凸塊具有伸長的截面，所述伸長的截面沿著第一長軸具有第一長度，并且所述第一長軸具有第一方位，所述第一方位與從所述配置中的所述芯片的所述第一導電凸塊至所述封裝襯底的中心位置限定的第一方向平行。
【文檔編號】H01L23/482GK105895603SQ201510673795
【公開日】2016年8月24日
【申請日】2015年10月16日
【發(fā)明人】江宗憲, 莊其達, 曾明鴻, 陳承先
【申請人】臺灣積體電路制造股份有限公司