專利名稱：溝槽型金屬-氧化物-半導(dǎo)體勢壘肖特基器件的形成方法
技術(shù)領(lǐng)域：
本發(fā)明屬于半導(dǎo)體功率器件(Power Device)領(lǐng)域,特別是涉及一種溝槽型金屬_氧化物_半導(dǎo)體勢魚肖特基器件(Trench MOS Barrier Schottky,簡稱TMBS)的形成方法。
背景技術(shù)：
隨著半導(dǎo)體技術(shù)的不斷發(fā)展，功率器件作為一種新型器件，被廣泛地應(yīng)用于磁盤驅(qū)動、汽車電子等領(lǐng)域。功率器件需要能夠承受較大的電壓、電流以及功率負(fù)載。而現(xiàn)有MOS晶體管等器件無法滿足上述需求，因此，為了滿足應(yīng)用的需要，各種功率器件成為關(guān)注的焦點(diǎn)。
為了提高功率器件的交頻特性，目前較為普遍的一種方法是在溝槽晶體管內(nèi)集成肖特基勢壘·。下面結(jié)合圖1至圖5對現(xiàn)有一種溝槽型金屬-氧化物-半導(dǎo)體勢壘肖特基器件的形成方法作簡單介紹如圖1所示，提供N+型半導(dǎo)體襯底1，半導(dǎo)體襯底I包括溝槽晶體管區(qū)域Ia及肖特基勢壘區(qū)域lb，半導(dǎo)體襯底I上形成有N_型外延層2，外延層2表面形成有P型阱區(qū)3，外延層2的除阱區(qū)3以外的部分為外延層2a，溝槽晶體管區(qū)域Ia的外延層2上形成有第一溝槽4，肖特基勢壘區(qū)域Ib的外延層2上形成有第二溝槽5，第一溝槽4及第二溝槽5的開口設(shè)置在外延層2表面S、底部位于阱區(qū)3下方的外延層2a內(nèi)，第一溝槽4的側(cè)壁和底部覆蓋有二氧化硅層7，第一溝槽4內(nèi)填充有多晶硅層6，第二溝槽5的側(cè)壁和底部覆蓋有二氧化硅層9，第二溝槽5內(nèi)填充有多晶硅層8，第一溝槽4兩側(cè)的阱區(qū)3內(nèi)形成有N+型源極區(qū)10，且源極區(qū)10形成在阱區(qū)3的表面。其中，第一溝槽4內(nèi)填充的多晶硅層6作為溝槽晶體管的柵極，多晶硅層6與第一溝槽4之間的二氧化硅層7作為溝槽晶體管的柵介質(zhì)層，源極區(qū)10作為溝槽晶體管的源極，N+型半導(dǎo)體襯底I作為溝槽晶體管的漏極。如圖2所示，在外延層2表面S上形成氧化層11、位于氧化層11上方的中間介電層(inter layer dielectric) 12及位于介電層12上方的圖形化光刻膠層13,其中，介電層12的厚度為hl，圖形化光刻膠層13內(nèi)形成有開口(未標(biāo)識)，該開口暴露出部分溝槽晶體管區(qū)域Ia的介電層12。以圖形化光刻膠層13為掩模進(jìn)行刻蝕，以形成暴露出源極區(qū)10及阱區(qū)3的溝槽晶體管接觸開口 14。結(jié)合圖2及圖3所示，去除圖形化光刻膠層13，在介電層12及溝槽晶體管接觸開口 14上形成圖形化光刻膠層15，圖形化光刻膠層15內(nèi)形成有開口(未標(biāo)識)，該開口暴露出部分肖特基勢壘區(qū)域Ib的介電層12，以圖形化光刻膠層15為掩模進(jìn)行第一刻蝕，以在介電層12內(nèi)形成開口 16，開口 16暴露出剩余的介電層12，第一刻蝕之后位于開口 16下方的剩余介電層12的厚度為h2。結(jié)合圖3及圖4所示，繼續(xù)以圖形化光刻膠層15為掩模進(jìn)行第二刻蝕，以形成肖特基勢壘接觸開口 17，肖特基勢壘接觸開口 17的底部延伸至外延層2表面S下方，從而暴露出外延層2a及多晶硅層8，其中，肖特基勢壘接觸開口 17進(jìn)入外延層2的部分的深度為h3，換言之，肖特基勢壘接觸開口 17底部與外延層2表面S之間的距離為h3。結(jié)合圖4及圖5所示，去除圖形化光刻膠層15，在介電層12、溝槽晶體管接觸開口14及肖特基勢壘接觸開口 17上形成第一金屬層BL，然后在第一金屬層BL上形成第二金屬層M,第一金屬層BL和第二金屬層M共同構(gòu)成金屬層18,金屬層18與溝槽晶體管接觸開口14下方的源極區(qū)10及阱區(qū)3接觸；金屬層18與肖特基勢壘接觸開口 17下方的外延層2a接觸，從而構(gòu)成肖特基勢壘，其中，金屬層18作為肖特基勢壘的陽極，肖特基勢壘區(qū)域Ib的外延層2a作為肖特基勢壘的陰極。如圖2所示，在形成介電層12時(shí)，由于多種因素的影響(如機(jī)臺沉積速度的正常波動、介電層在晶片內(nèi)沉積速率的正常差異)，介電層12的實(shí)際厚度Ii1通常并非為精確的設(shè)定值，而是在一定偏差范圍內(nèi)波動。例如，介電層12的設(shè)定厚度Ii1為7000A時(shí)，介電層12 的實(shí)際厚度會在士700A范圍內(nèi)波動，換言之，介電層12的實(shí)際厚度Ii1為6300Α-7700Λ。由于介電層12的實(shí)際厚度會在一定范圍內(nèi)波動，如圖3所示，故在利用相同的刻蝕條件來進(jìn)行第一刻蝕以形成開口 16時(shí)，開口 16下方的剩余介電層12的厚度h2也會一定范圍內(nèi)波動；另外，在實(shí)際制作過程中由于多種因素的影響第一刻蝕的工藝條件會存在偏差(例如機(jī)臺刻蝕速率的正常波動)，故開口 16下方的剩余介電層12的厚度h2會一定范圍內(nèi)波動。由于剩余介電層12的厚度h2會在一定范圍內(nèi)波動，如圖4所示，故在利用相同的刻蝕條件來進(jìn)行第二刻蝕以形成肖特基勢壘接觸開口 17時(shí)，肖特基勢壘接觸開口 17進(jìn)入外延層2的部分的深度h3也會在一定范圍內(nèi)波動。而肖特基勢壘接觸開口 17進(jìn)入外延層2的部分的深度h3直接影響溝槽型金屬-氧化物-半導(dǎo)體勢壘肖特基器件的性能當(dāng)肖特基勢壘接觸開口 17進(jìn)入外延層2的部分的深度h3偏小時(shí)，在第二刻蝕以形成肖特基勢壘接觸開口 17之后，多晶硅層8和外延層2a上方的氧化層11可能會有殘留，導(dǎo)致形成在肖特基勢壘接觸開口 17上方的金屬層18(參照圖5所示)不能與多晶硅層8和外延層2a完全接觸，無法形成溝槽型MOS肖特基勢壘器件結(jié)構(gòu)；當(dāng)肖特基勢壘接觸開口 17進(jìn)入外延層2的部分的深度h3偏大時(shí)，器件無法利用金屬-氧化物-半導(dǎo)體結(jié)構(gòu)產(chǎn)生耗盡層完全夾斷導(dǎo)電通道，會導(dǎo)致較大的的源-漏漏電電流。為了使得肖特基勢壘接觸開口 17進(jìn)入外延層2的部分的深度h3能得到較準(zhǔn)確的控制，現(xiàn)有一種解決方法是如圖3所示，在對介電層12進(jìn)行第一刻蝕以形成開口 16之前，首先測量介電層12的實(shí)際厚度Ii1，若介電層12的實(shí)際厚度h為6300A-6770A時(shí)，利用第一刻蝕工藝條件來進(jìn)行第一刻蝕；若介電層12的實(shí)際厚度h為6770A-7230A時(shí)，利用第二刻蝕工藝條件來進(jìn)行第一刻蝕；若介電層12的實(shí)際厚度Ill為7230人-7700人時(shí)，利用第三刻蝕工藝條件來進(jìn)行第一刻蝕，所述第一刻蝕工藝條件、第二刻蝕工藝條件、第三刻蝕工藝條件中刻蝕時(shí)間互不相同，以使在三種情況下第一刻蝕之后剩余介電層12的實(shí)際厚度h2能控制在較小的范圍，進(jìn)而使肖特基勢壘接觸開口 17進(jìn)入外延層2的部分的深度h3也能控制在較小范圍。但是在實(shí)際制作過程中發(fā)現(xiàn)，上述方法所實(shí)現(xiàn)的效果非常有限。例如，當(dāng)介電層12的實(shí)際厚度H1為6300人-7700人，開口 16下方的剩余介電層12的設(shè)定厚度h2為725A時(shí)，利用上述方法所形成剩余介電層12的實(shí)際厚度h2會在士675A范圍內(nèi)波動，換言之，剩余介電層12的實(shí)際厚度h2為50A-1400A，使得肖特基勢壘接觸開口 17進(jìn)入外延層2的部分的厚度h3依然在較大范圍內(nèi)波動。更多的關(guān)于溝槽型金屬-氧化物-半導(dǎo)體勢壘肖特基器件的形成方法可參照于2009年6月10日公開、公開號為CN101454882A的中國專利。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問題是在形成溝槽型金屬-氧化物-半導(dǎo)體勢壘肖特基器件時(shí)，如何準(zhǔn)確控制肖特基勢壘接觸開口進(jìn)入外延層的部分的深度，進(jìn)而提高器件的性能。為了解決上述問題，本發(fā)明提供了一種溝槽型金屬-氧化物-半導(dǎo)體勢壘肖特基器件的形成方法，其包括提供半導(dǎo)體襯底，其上方設(shè)置有半導(dǎo)體區(qū)，所述半導(dǎo)體襯底包括溝槽晶體管區(qū)域 及肖特基勢壘區(qū)域，其中，溝槽晶體管區(qū)域的半導(dǎo)體區(qū)內(nèi)形成有溝槽晶體管，肖特基勢壘區(qū)域的半導(dǎo)體區(qū)內(nèi)形成有被柵極材料層填充的第一溝槽；在所述半導(dǎo)體區(qū)上形成阻擋層及位于所述阻擋層上方的介電層；在所述介電層上形成圖形化光刻膠層，肖特基勢壘區(qū)域的部分介電層未被所述圖形化光刻膠層覆蓋，以所述圖形化光刻膠層為掩模對所述介電層進(jìn)行第一刻蝕以形成暴露出所述阻擋層的開口；以所述圖形化光刻膠層為掩模進(jìn)行第二刻蝕，以形成暴露出所述柵極材料層及半導(dǎo)體區(qū)的肖特基勢壘接觸開口；去除所述圖形化光刻膠層之后，在所述介電層及肖特基勢壘接觸開口上形成金屬層，所述肖特基勢壘接觸開口下方的半導(dǎo)體區(qū)與所述金屬層接觸，以形成肖特基勢壘?？蛇x地，所述阻擋層的材料為氮化硅或硅氧氮化物，所述介電層的材料為利用TEOS形成的氧化硅或摻硼磷硅玻璃。可選地，所述肖特基勢壘接觸開口進(jìn)入所述半導(dǎo)體區(qū)的部分的深度為
500A-2000A?？蛇x地，所述柵極材料層的材料為多晶硅?？蛇x地,所述金屬層包括第一金屬層及位于其上方的第二金屬層，所述第一金屬層的材料為鈦鎢合金和/或鈦硅化合物，所述第二金屬層的材料為鋁或鋁銅合金?？蛇x地，溝槽晶體管區(qū)域的半導(dǎo)體區(qū)內(nèi)形成有溝槽晶體管及肖特基勢壘區(qū)域的半導(dǎo)體區(qū)內(nèi)形成有被柵極材料層填充的第一溝槽的形成方法包括在所述半導(dǎo)體區(qū)內(nèi)形成所述第一溝槽及第二溝槽，所述第二溝槽設(shè)置在溝槽晶體管區(qū)域的半導(dǎo)體區(qū)內(nèi)；在所述第一溝槽及第二溝槽內(nèi)形成所述柵極材料層；在所述溝槽晶體管區(qū)域的半導(dǎo)體區(qū)表面形成阱區(qū)，所述第二溝槽的底部設(shè)置在所述阱區(qū)下方的半導(dǎo)體區(qū)內(nèi)，所述半導(dǎo)體區(qū)的摻雜類型為第一摻雜，所述阱區(qū)的摻雜類型為第二摻雜；在所述第二溝槽兩側(cè)的阱區(qū)內(nèi)形成第一摻雜類型的源極區(qū)，所述源極區(qū)設(shè)置在所述阱區(qū)的表面。
可選地，在所述介電層上形成圖形化光刻膠層之前，對所述介電層及阻擋層進(jìn)行刻蝕以形成溝槽晶體管接觸開口，所述溝槽晶體管接觸開口暴露出所述源極區(qū)及阱區(qū)，所述金屬層與所述溝槽晶體管接觸開口下方的源極區(qū)及阱區(qū)接觸?？蛇x地，所述半導(dǎo)體區(qū)的摻雜類型為N型，所述阱區(qū)的摻雜類型為P型，所述源極區(qū)的摻雜類型為N型?？蛇x地，所述半導(dǎo)體區(qū)為外延層，其材料為硅。與現(xiàn)有技術(shù)相比，本發(fā)明的技術(shù)方案具有以下優(yōu)點(diǎn)在本發(fā)明的一個技術(shù)方案中，肖特基勢壘接觸開口是利用第一刻蝕及第二刻蝕兩個步驟形成，且在第一刻蝕步驟中阻擋層作為刻蝕終點(diǎn)阻擋結(jié)構(gòu)，因此可以實(shí)現(xiàn)第一刻蝕刻蝕終點(diǎn)的精確控制；另外，不需要測量介電層的厚度并根據(jù)測量厚度的不同來利用不同的刻蝕時(shí)間進(jìn)行第一刻蝕，使得肖特基勢壘接觸開口的形成方法更為簡單。由于第一刻蝕可以準(zhǔn)確地停止在阻擋層上，故在第一刻蝕步驟之后的第二刻蝕步驟中僅通過控制第二刻 蝕工藝參數(shù)即可確定肖特基勢壘接觸開口進(jìn)入半導(dǎo)體區(qū)的部分的深度，使得肖特基勢壘接觸開口進(jìn)入半導(dǎo)體區(qū)的部分的深度能更精確地控制，進(jìn)而提高了器件的性能的穩(wěn)定性。


圖1至圖5是現(xiàn)有一種溝槽型金屬-氧化物-半導(dǎo)體勢壘肖特基器件在各個制作階段的剖視圖；圖6至圖12是本發(fā)明的一個實(shí)施例中溝槽型金屬-氧化物-半導(dǎo)體勢壘肖特基器件在各個制作階段的剖視圖。
具體實(shí)施例方式下面結(jié)合附圖，通過具體實(shí)施例，對本發(fā)明的技術(shù)方案進(jìn)行清楚、完整的描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明的可實(shí)施方式的一部分，而不是其全部。根據(jù)這些實(shí)施例，本領(lǐng)域的普通技術(shù)人員在無需創(chuàng)造性勞動的前提下可獲得的所有其它實(shí)施方式，都屬于本發(fā)明的保護(hù)范圍。如圖6所示，提供第一摻雜類型的半導(dǎo)體襯底100，半導(dǎo)體襯底100包括溝槽晶體管區(qū)域101及肖特基勢壘區(qū)域102。半導(dǎo)體襯底100的材料可以是單晶硅，也可以是硅、鍺、砷化鎵或娃鍺化合物，還可以是絕緣體上娃(SOI, Silicon On Insulator)襯底,在一個實(shí)施例中，半導(dǎo)體襯底100為N+型硅襯底。半導(dǎo)體襯底100上形成有第一摻雜類型的半導(dǎo)體區(qū)110，在一個實(shí)施例中，半導(dǎo)體區(qū)110為型外延層，其材料為硅。外延層110與半導(dǎo)體襯底100具有相同的晶格結(jié)構(gòu)，只是純度更高，晶格缺陷更少。如圖8所示，溝槽晶體管區(qū)域101的半導(dǎo)體區(qū)110內(nèi)形成有溝槽晶體管，肖特基勢壘區(qū)域102的半導(dǎo)體區(qū)110內(nèi)形成有被柵極材料層填充的第一溝槽。在一個實(shí)施例中，溝槽晶體管區(qū)域101的半導(dǎo)體區(qū)110內(nèi)形成有溝槽晶體管，肖特基勢壘區(qū)域102的半導(dǎo)體區(qū)110內(nèi)形成有被柵極材料層填充的第一溝槽的形成方法包括如下步驟如圖7所示，在半導(dǎo)體區(qū)110內(nèi)形成第一溝槽131及第二溝槽132，其中，第一溝槽131設(shè)置在肖特基勢壘區(qū)域102的半導(dǎo)體區(qū)110內(nèi)，第二溝槽132設(shè)置在溝槽晶體管區(qū)域101的半導(dǎo)體區(qū)110內(nèi)。在一個實(shí)施例中，第一溝槽131及第二溝槽132的形成方法包括在半導(dǎo)體區(qū)110上形成圖形化光刻膠層(未圖示)，以所述圖形化光刻膠層為掩模對外延層110進(jìn)行刻蝕。本領(lǐng)域技術(shù)人員可以根據(jù)具體要求來確定具體的刻蝕深度，需說明的是，溝槽型金屬-氧化物-半導(dǎo)體勢壘肖特基器件中第一溝槽131及第二溝槽132的數(shù)量不應(yīng)僅局限于附圖。如圖8所示，在第一溝槽131內(nèi)形成絕緣層141及柵極材料層151，絕緣層141位于第一溝槽131與柵極材料層151之間，在第二溝槽132內(nèi)形成絕緣層142及柵極材料層152，絕緣層142位于第二溝槽132與柵極材料層152之間。在一個實(shí)施例中，絕緣層141及絕緣層142的材料為氧化硅，柵極材料層151及柵極材料層152的材料為多晶硅。在一個實(shí)施例中，填充在第一溝槽131內(nèi)的絕緣層141與柵極材料層151、填充在第二溝槽132內(nèi)的絕緣層142與柵極材料層152的形成方法包括在半導(dǎo)體區(qū)110、第一溝槽131及第二溝槽132上形成絕緣層(未圖示)及位于絕緣層上方的柵極材料層(未圖示)，所述絕緣層覆蓋在第一溝槽131及第二溝槽132的側(cè)壁和底部上，所述柵極材 料層將第一溝槽131及第二溝槽132填滿；利用化學(xué)機(jī)械研磨(CMP)工藝去除多余的柵極材料層。其中，填充在第二溝槽132內(nèi)的柵極材料層152作為溝槽晶體管的柵極，填充在第二溝槽132內(nèi)的絕緣層142作為溝槽晶體管的柵介質(zhì)層。繼續(xù)參照圖8所示，在溝槽晶體管區(qū)域101的半導(dǎo)體區(qū)110表面形成第二摻雜類型的阱區(qū)111，在一個實(shí)施例中，阱區(qū)111的摻雜類型為P型，其形成方法包括對溝槽晶體管區(qū)域101的半導(dǎo)體區(qū)110進(jìn)行離子注入，從而在溝槽晶體管區(qū)域101的半導(dǎo)體區(qū)110形成阱區(qū)111，半導(dǎo)體區(qū)Iio的除阱區(qū)111以外的部分為半導(dǎo)體區(qū)112。本領(lǐng)域技術(shù)人員可以根據(jù)需要對半導(dǎo)體襯底100、半導(dǎo)體區(qū)110和阱區(qū)111的摻雜濃度進(jìn)行選定。其中，第二溝槽132的底部設(shè)置在阱區(qū)111下方的半導(dǎo)體區(qū)112內(nèi)。在本實(shí)施例中，由于第一溝槽131與第二溝槽132同時(shí)形成時(shí)，故第一溝槽131的底部也設(shè)置在阱區(qū)111下方的半導(dǎo)體區(qū)112內(nèi)。繼續(xù)參照圖8所示，在第一溝槽131兩側(cè)的阱區(qū)111內(nèi)形成第一摻雜類型的源極區(qū)113，源極區(qū)113設(shè)置在阱區(qū)111的表面。在一個實(shí)施例中，源極區(qū)113的摻雜類型為N+型，其形成方法為離子注入。源極區(qū)113作為溝槽晶體管的源極，半導(dǎo)體襯底100作為溝槽晶體管的漏極，阱區(qū)111的除源極區(qū)113以外的部分作為溝槽晶體管的溝道區(qū)。需說明的是，溝槽晶體管及填充有柵極材料層151的第一溝槽131的形成方法并不局限于上述實(shí)施例，也可以其它現(xiàn)有溝槽型金屬-氧化物-半導(dǎo)體勢壘肖特基器件的形成方法來形成上述溝槽晶體管及填充有柵極材料層151的第一溝槽131?？蛇x地，在形成源極區(qū)113之后進(jìn)行退火處理，以推進(jìn)源極區(qū)113離子的再分布并且修復(fù)離子注入過程中對晶格結(jié)構(gòu)造成的損傷。在退火處理之后，如圖9所示，會在半導(dǎo)體區(qū)110表面上形成氧化層160。繼續(xù)參照圖9所示，在氧化層160上形成阻擋層170及位于阻擋層170上方的介電層180。然后在介電層180上形成圖形化光刻膠層190，溝槽晶體管區(qū)域101的部分介電層180未被圖形化光刻膠層190覆蓋，以圖形化光刻膠層190為掩模對介電層180、阻擋層170和氧化層160進(jìn)行刻蝕，以形成暴露出源極區(qū)113及阱區(qū)111的溝槽晶體管接觸開口181。如圖10所示，去除圖9所示的圖形化光刻膠層190之后，在介電層180上形成圖形化光刻膠層200，肖特基勢壘區(qū)域102的部分介電層180未被圖形化光刻膠層200覆蓋，圖形化光刻膠層200將溝槽晶體管接觸開口 181覆蓋住。以圖形化光刻膠層200為掩模對介電層180進(jìn)行第一刻蝕，以形成暴露出阻擋層170的開口 182，開口 182用于定義肖特基勢壘接觸開口的位置。在一個實(shí)施例中，阻擋層170的材料為氮化硅或硅氧氮化物，介電層180的材料為利用TEOS (正硅酸乙酯)形成的氧化硅或摻硼磷硅玻璃(BPSG)，在這種條件下能夠選擇一種刻蝕方法，在該刻蝕方法中阻擋層170與介電層180的刻蝕選擇比遠(yuǎn)小于I。由于阻擋層170與介電層180的刻蝕選擇比小于1，故在第一刻蝕步驟中可以將阻擋層170作為刻蝕終點(diǎn)檢測結(jié)構(gòu)，即在露出阻擋層170時(shí)停止第一刻蝕。當(dāng)然，阻擋層170及介電層180的材料并不局限于上述實(shí)施例，阻擋層170及介電層180也可利用其它材料制成，只要阻擋層170及介電層180的材料使得能夠選擇這樣一種刻蝕方法來形成開口 182即可在該刻蝕方法中阻擋層170與介電層180的刻蝕選擇比小于I。如圖11所示，以圖形化光刻膠層200為掩模進(jìn)行第二刻蝕，以形成肖特基勢壘接觸開口 183，肖特基勢壘接觸開口 183暴露出柵極材料層151及半導(dǎo)體區(qū)112。在一個實(shí)施例中，第二刻蝕為干法刻蝕，且所采用的刻蝕氣體對阻擋層170、氧化層160、柵極材料層 151及半導(dǎo)體區(qū)110的刻蝕速率相等，這樣可以使得所形成肖特基勢壘接觸開口 183的底部較為平整。在一個實(shí)施例中，肖特基勢壘接觸開口 183進(jìn)入半導(dǎo)體區(qū)110的部分的深度h為500人-2000人,以使溝槽型金屬-氧化物-半導(dǎo)體勢壘肖特基器件具有較佳的性能。對照圖3至圖5所示，現(xiàn)有溝槽型金屬-氧化物-半導(dǎo)體勢壘肖特基器件的形成方法中，肖特基勢壘接觸開口 17是利用第一刻蝕及第二刻蝕兩個步驟形成，且第一刻蝕停止在介電層12內(nèi)(如圖3所示)，由于介電層12的實(shí)際厚度Ii1會在較大的范圍內(nèi)波動，在進(jìn)行第一刻蝕之前會首先測量介電層12的實(shí)際厚度Ii1，然后根據(jù)介電層12的實(shí)際厚度匕來選擇不同的工藝參數(shù)，以使剩余介電層12的實(shí)際厚度h2能在較小的范圍內(nèi)波動，進(jìn)而使得肖特基勢壘接觸開口 17進(jìn)入外延層2的部分的深度h3能在較小范圍內(nèi)波動。而在本發(fā)明中，肖特基勢壘接觸開口 183是利用第一刻蝕及第二刻蝕兩個步驟形成，且在第一刻蝕步驟中阻擋層170作為刻蝕終點(diǎn)檢測結(jié)構(gòu)，因此可以實(shí)現(xiàn)第一刻蝕刻蝕終點(diǎn)的精確控制；另外，不需要測量介電層180的厚度并根據(jù)測量厚度的不同來利用不同的刻蝕時(shí)間進(jìn)行第一刻蝕，使得肖特基勢壘接觸開口 183的形成方法更為簡單。由于第一刻蝕可以準(zhǔn)確地停止在阻擋層170上，故在第一刻蝕步驟之后的第二刻蝕步驟中僅通過控制第二刻蝕工藝參數(shù)即可確定肖特基勢壘接觸開口 183進(jìn)入半導(dǎo)體區(qū)110的部分的深度h，使得肖特基勢壘接觸開口 183進(jìn)入半導(dǎo)體區(qū)110的部分的深度h能夠精確控制。如圖12所示，去除圖11所示的圖形化光刻膠層200之后，在介電層180、肖特基勢壘接觸開口 183及溝槽晶體管接觸開口 181上形成金屬層210，肖特基勢壘接觸開口 183下方的半導(dǎo)體區(qū)112與金屬層210接觸，以形成肖特基勢壘，其中，金屬層210作為肖特基勢壘的陽極，半導(dǎo)體區(qū)112作為肖特基勢壘的陰極。另外，金屬層210與源極區(qū)113及阱區(qū)111接觸。在一個實(shí)施例中，金屬層210包括第一金屬層211及位于第一金屬層211上方的第二金屬層212,其中，第一金屬層211的材料為鈦鶴合金和/或鈦娃化合物，第二金屬層212的材料為招或銅招合金。在其它實(shí)施例中，可根據(jù)溝槽型金屬-氧化物-半導(dǎo)體勢壘肖特基器件的需要將半導(dǎo)體襯底100、半導(dǎo)體區(qū)110、阱區(qū)111及源極區(qū)113調(diào)整為相反的摻雜類型。
上述通過實(shí)施例的說明，應(yīng)能使本領(lǐng)域?qū)I(yè)技術(shù)人員更好地理解本發(fā)明，并能夠再現(xiàn)和使用本發(fā)明。本領(lǐng)域的專業(yè)技術(shù)人員根據(jù)本文中所述的原理可以在不脫離本發(fā)明的 實(shí)質(zhì)和范圍的情況下對上述實(shí)施例作各種變更和修改是顯而易見的。因此，本發(fā)明不應(yīng)被理解為限制于本文所示的上述實(shí)施例，其保護(hù)范圍應(yīng)由所附的權(quán)利要求書來界定。
權(quán)利要求
1.一種溝槽型金屬-氧化物-半導(dǎo)體勢壘肖特基器件的形成方法，其特征在于，包括 提供半導(dǎo)體襯底，其上方設(shè)置有半導(dǎo)體區(qū)，所述半導(dǎo)體襯底包括溝槽晶體管區(qū)域及肖特基勢壘區(qū)域，其中，溝槽晶體管區(qū)域的半導(dǎo)體區(qū)內(nèi)形成有溝槽晶體管，肖特基勢壘區(qū)域的半導(dǎo)體區(qū)內(nèi)形成有被柵極材料層填充的第一溝槽； 在所述半導(dǎo)體區(qū)上形成阻擋層及位于所述阻擋層上方的介電層； 在所述介電層上形成圖形化光刻膠層，肖特基勢壘區(qū)域的部分介電層未被所述圖形化光刻膠層覆蓋，以所述圖形化光刻膠層為掩模對所述介電層進(jìn)行第一刻蝕以形成暴露出所述阻擋層的開口； 以所述圖形化光刻膠層為掩模進(jìn)行第二刻蝕，以形成暴露出所述柵極材料層及半導(dǎo)體區(qū)的肖特基勢壘接觸開口； 去除所述圖形化光刻膠層之后，在所述介電層及肖特基勢壘接觸開口上形成金屬層，所述肖特基勢壘接觸開口下方的半導(dǎo)體區(qū)與所述金屬層接觸，以形成肖特基勢壘。
2.根據(jù)權(quán)利要求1所述的形成方法，其特征在于，所述阻擋層的材料為氮化硅或硅氧氮化物，所述介電層的材料為利用TEOS形成的氧化硅或摻硼磷硅玻璃。
3.根據(jù)權(quán)利要求1所述的形成方法，其特征在于，所述肖特基勢壘接觸開口進(jìn)入所述半導(dǎo)體區(qū)的部分的深度為500人-20001
4.根據(jù)權(quán)利要求1所述的形成方法，其特征在于，所述柵極材料層的材料為多晶硅。
5.根據(jù)權(quán)利要求1所述的形成方法，其特征在于，所述金屬層包括第一金屬層及位于其上方的第二金屬層，所述第一金屬層的材料為鈦鎢合金和/或鈦硅化合物，所述第二金屬層的材料為鋁或鋁銅合金。
6.根據(jù)權(quán)利要求1所述的形成方法，其特征在于，溝槽晶體管區(qū)域的半導(dǎo)體區(qū)內(nèi)形成有溝槽晶體管及肖特基勢壘區(qū)域的半導(dǎo)體區(qū)內(nèi)形成有被柵極材料層填充的第一溝槽的形成方法包括 在所述半導(dǎo)體區(qū)內(nèi)形成所述第一溝槽及第二溝槽，所述第二溝槽設(shè)置在溝槽晶體管區(qū)域的半導(dǎo)體區(qū)內(nèi)； 在所述第一溝槽及第二溝槽內(nèi)形成所述柵極材料層； 在所述溝槽晶體管區(qū)域的半導(dǎo)體區(qū)表面形成阱區(qū)，所述第二溝槽的底部設(shè)置在所述阱區(qū)下方的半導(dǎo)體區(qū)內(nèi)，所述半導(dǎo)體區(qū)的摻雜類型為第一摻雜，所述阱區(qū)的摻雜類型為第二摻雜； 在所述第二溝槽兩側(cè)的阱區(qū)內(nèi)形成第一摻雜類型的源極區(qū)，所述源極區(qū)設(shè)置在所述阱區(qū)的表面。
7.根據(jù)權(quán)利要求6所述的形成方法，其特征在于，在所述介電層上形成圖形化光刻膠層之前，對所述介電層及阻擋層進(jìn)行刻蝕以形成溝槽晶體管接觸開口，所述溝槽晶體管接觸開口暴露出所述源極區(qū)及阱區(qū)，所述金屬層與所述溝槽晶體管接觸開口下方的源極區(qū)及阱區(qū)接觸。
8.根據(jù)權(quán)利要求6所述的形成方法，其特征在于，所述半導(dǎo)體區(qū)的摻雜類型為N型，所述阱區(qū)的摻雜類型為P型，所述源極區(qū)的摻雜類型為N型。
9.根據(jù)權(quán)利要求1所述的形成方法，其特征在于，所述半導(dǎo)體區(qū)為外延層，其材料為硅。
全文摘要
本發(fā)明公開了一種溝槽型金屬-氧化物-半導(dǎo)體勢壘肖特基器件的形成方法，該方法中肖特基勢壘接觸開口是利用第一刻蝕及第二刻蝕兩個步驟形成，且在第一刻蝕步驟中阻擋層作為刻蝕終點(diǎn)檢測結(jié)構(gòu)，因此可以實(shí)現(xiàn)第一刻蝕刻蝕終點(diǎn)的精確控制；另外，不需要測量介電層的厚度并根據(jù)測量厚度的不同來利用不同的刻蝕時(shí)間進(jìn)行第一刻蝕，使得肖特基勢壘接觸開口的形成方法更為簡單。由于第一刻蝕可以準(zhǔn)確地停止在阻擋層上，故在第一刻蝕步驟之后的第二刻蝕步驟中僅通過控制第二刻蝕工藝參數(shù)即可確定肖特基勢壘接觸開口進(jìn)入半導(dǎo)體區(qū)的部分的深度，使得肖特基勢壘接觸開口進(jìn)入半導(dǎo)體區(qū)的部分的深度能更精確地控制，進(jìn)而提高了器件的性能的穩(wěn)定性。
文檔編號H01L21/336GK103021867SQ20121056406
公開日2013年4月3日 申請日期2012年12月21日 優(yōu)先權(quán)日2012年12月21日
發(fā)明者賈璐 申請人:上海宏力半導(dǎo)體制造有限公司