專利名稱：具有單個勢壘的溝槽型肖特基器件的制作方法
技術領域：
本發(fā)明涉及半導體器件，更具體地涉及溝槽型肖特基器件及其制 造工藝。
背景技術：
溝槽型肖特基器件為人們所熟知，并且例如在Andoh和Chiola的 題為"Trench Schottky Barrier Diode (溝槽型肖特基勢壘二極管)，，的 第6,855,593號美國專利(IR-1663 )中示出。平面型肖特基器件也為 人們所熟知，并且在Gould的第4，398，344號美國專利(IR-659)中示出。
由于需要額外的必需的工藝步驟，以確保從溝槽壁除去在由溝槽 形成的臺頂部上的勢壘金屬，因而溝槽肖特基的制造較為復雜。
需要提供這樣一種工藝，即，其具有更少的工藝步驟但并不影響 最終器件特性。

發(fā)明內容
根據(jù)本發(fā)明，在硅襯底中形成隔開的溝槽，并且氧化物層在全部 上表面上以及在溝槽側壁上熱生長。然后將氧化物層從臺的頂部上除 去，之后，通過在晶片(或管芯)的全部上表面上濺射、粘附到在該 臺的頂部處暴露的硅表面、形成所需的肖特基勢壘以及粘附到溝槽的壁和底部上的氧化物層，從而沉積粘附到氧化物和硅的勢壘金屬?？?以使用的勢壘金屬為，例如鈦和鈀。用來形成所述勢壘金屬的工藝可
以是在上文參考的第4,398,344號Gould專利中描述的工藝。
溝槽深度和寬度以及臺寬度的尺寸，可以是在上文描述的第 6,855,593號美國專利中描述的尺寸。


圖l是在形成平行溝槽、對晶片的上表面進行氧化并且從臺的頂 部除去氧化物之后，晶片(或管芯)的一小部分的剖視圖；以及
圖2示出了圖1中的晶片的整個表面上沉積勢壘金屬之后的情形， ^f旦該勢壘金屬只與臺的頂部接觸。
具體實施例方式
首先參見圖1，其示出了硅晶片(或管芯)10，硅晶片IO是傳導 類型為N+的單晶硅并且在上部具有外延形成的表面層11。該晶片的頂 部在外延形成的層11中具有多個同樣的溝槽20、 21、 22。
在之前的工藝步驟中，晶片IO的全部上表面具有在其上生長的、 在每個溝槽的全部內部上以及在溝槽間的臺上的熱氧化物30。然后將 氧化物30從臺的頂部31上適當?shù)爻??？蛇x地，在溝槽蝕刻工藝過 程中使用的掩?？蛇m當?shù)乇Ａ粢宰钃跖_上的氧化物的生長。
然后適當?shù)厍逑淳?，之后，通過在晶片的全部暴露的有源表面 上濺射而涂覆肖特基-形成的勢壘金屬40 (圖2)。選擇的勢壘金屬將 粘附到硅以在臺的頂部31處形成肖特基勢壘，并且也將粘附到溝槽內 的氧化物30。因此，金屬40與溝槽20、 21和22的內壁和底部絕緣。
可以使用的勢壘金屬為，例如鈦和鈀；以及在上文參考的第 4,398,344號專利中描述的金屬等。
此后，溝槽內部可以填充任何適當?shù)奶盍?0以使器件的上表面變平。
然后可以將頂部和底部電極分別附接至晶片的頂部和底部。所示 的底部電極50附接至N+晶片IO的底部。
4雖然對本發(fā)明的描述是參考其具體實施方式
進行的，但對本領域 的技術人員而言，許多其它的變化、修改以及其它的使用都是顯而易 見的。因此優(yōu)選地，本發(fā)明不受本文的特定7>開的限制。
權利要求
1. 用于形成溝槽型肖特基器件的方法，包括以下步驟在半導體晶片的上表面內形成平行溝槽；在每個所述溝槽的內壁上形成氧化物層，使所述溝槽之間的臺的頂部不被絕緣；在所述晶片的全部暴露的上表面上涂覆肖特基勢壘層金屬，所述肖特基勢壘層金屬在所述臺上并與所述臺接觸、以及在所述溝槽中的所述氧化物層上，從而與所述溝槽的壁絕緣，由此所述單個勢壘層金屬對硅限定出肖特基勢壘。
2. 如權利要求l所述的方法，其中所述晶片的上部是外延形成的 硅層；所述溝槽形成在所述外延形成的層中。
3. 如權利要求l所述的方法，其中所述氧化物在所述晶片的頂部 的全部暴露面上形成并且隨后從所述臺上除去。
4. 如權利要求1所述的方法，其中所述勢壘形成金屬為鈦或鈀中 的一種。
5. 如權利要求2所述的方法，其中所述勢壘形成金屬為鈦或鈀中 的一種。
6. 如權利要求3所述的方法，其中所述勢壘形成金屬為鈦或鈀中 的一種。
全文摘要
用于形成溝槽型肖特基勢壘器件的工藝包括在硅晶片表面中的溝槽內形成氧化物層，然后在該晶片的全部上表面上沉積完全連續(xù)的金屬勢壘層，該全部上表面包括溝槽內部以及溝槽間的臺，勢壘只與臺接觸。可以使用鈦、鈀和任何傳統(tǒng)的勢壘金屬。
文檔編號H01L27/095GK101506977SQ200680038726
公開日2009年8月12日 申請日期2006年10月18日 優(yōu)先權日2005年10月18日
發(fā)明者喬瓦尼·里基耶羅, 羅薩羅·卡爾塔 申請人:國際整流器公司