Nmos金屬柵電極的制作方法
【專利摘要】本發(fā)明公開了一種NMOS金屬柵電極的制作方法：在半導(dǎo)體襯底表面形成柵極結(jié)構(gòu)，柵極結(jié)構(gòu)包括位于多晶硅替代柵極下方與半導(dǎo)體襯底接觸的高介電常數(shù)柵氧化層和位于多晶硅替代柵極兩側(cè)的側(cè)壁層；在柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底上進行N型摻雜形成源區(qū)和漏區(qū)；沉積層間介質(zhì)層，所述層間介質(zhì)層覆蓋半導(dǎo)體襯底表面和柵極結(jié)構(gòu)，對所述層間介質(zhì)層進行化學(xué)機械研磨至顯露出多晶硅替代柵極；去除預(yù)定部分多晶硅替代柵極，并在剩余多晶硅替代柵極表面外延形成具有壓應(yīng)力的鍺化硅層，將橫向張應(yīng)力傳遞至源區(qū)和漏區(qū)之間的溝道區(qū)；去除剩余多晶硅替代柵極和外延形成的具有壓應(yīng)力的鍺化硅層，在多晶硅替代柵極的位置沉積形成金屬柵電極。從而準(zhǔn)確對溝道施加應(yīng)力。
【專利說明】NMOS金屬柵電極的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體制造【技術(shù)領(lǐng)域】，特別涉及一種NMOS金屬柵電極的制作方法。
【背景技術(shù)】
[0002]目前，在制造半導(dǎo)體器件時，可使用氮化硅在晶體管溝道中引發(fā)應(yīng)力，從而調(diào)節(jié)溝道中載流子遷移率。對于NMOS器件來說，需要在NMOS結(jié)構(gòu)上沉積具有張應(yīng)力(tensilestress)的氮化娃層。
[0003]現(xiàn)有技術(shù)中NMOS金屬柵電極的制作方法，結(jié)合其具體剖面結(jié)構(gòu)示意圖，圖1a至圖1e進行說明。
[0004]請參閱圖la，在半導(dǎo)體襯底100表面形成柵極結(jié)構(gòu)，所述柵極結(jié)構(gòu)包括位于多晶硅替代柵極101下方與半導(dǎo)體襯底接觸的高介電常數(shù)柵氧化層102和位于多晶硅替代柵極101兩側(cè)的側(cè)壁層103。
[0005]具體的，在半導(dǎo)體襯底上依次沉積具有高介電常數(shù)的柵氧化層和多晶硅層。高介電常數(shù)柵氧化層可以為鉿硅酸鹽、鉿硅氧氮化合物、鉿氧化物等，介電常數(shù)一般都大于15 ；
[0006]然后對多晶硅層進行刻蝕，形成多晶硅替代柵極101 ；
[0007]接下來在多晶硅替代柵極兩側(cè)形成側(cè)壁層103，具體為:可以通過化學(xué)氣相沉積(CVD)方法在多晶硅替代柵極表面及半導(dǎo)體襯底表面淀積一層氧化硅，然后刻蝕形成側(cè)壁層103，厚度約為幾十納米。
[0008]請參閱圖lb，在柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底100上進行N型摻雜形成源區(qū)和漏區(qū)104。
[0009]其中，NMOS器件用電子作為多數(shù)載流子，所以NMOS器件的源區(qū)和漏區(qū)為N型，注入的離子為磷或砷。
[0010]請參閱圖1c,在上述結(jié)構(gòu)的表面依次沉積具有tensile stress的氮化娃層105和層間介質(zhì)層106。
[0011]其中，具有tensile stress的氮化娃層105覆蓋源區(qū)和漏區(qū),然后間接將橫向張應(yīng)力施加在源區(qū)和漏區(qū)之間的溝道中。
[0012]請參閱圖1d,對氮化娃層105和層間介質(zhì)層106進行化學(xué)機械研磨至顯露出多晶硅替代柵極101。
[0013]請參閱圖le，去除多晶硅替代柵極101，在多晶硅替代柵極的位置沉積形成金屬柵電極107。
[0014]沉積時金屬柵電極材料還會覆蓋層間介質(zhì)層106的表面,然后通過CMP,對層間介質(zhì)層106表面上的金屬柵電極材料進行拋光，最終形成金屬柵電極107。其中，作為金屬柵電極的材料可以為鈦(Ti )、氮化鈦(TiN)、鉭(Ta)、氮化鉭(TaN)中的任意兩種或者三種的組合。
[0015]現(xiàn)有技術(shù)中調(diào)節(jié)NMOS溝道中載流子遷移率，是通過具有張應(yīng)力(tensilestress)的氮化硅層將張應(yīng)力施加在源區(qū)和漏區(qū)上，然后間接將橫向張應(yīng)力施加在溝道中，因此施加應(yīng)力的效果比較差，無法準(zhǔn)確達到器件溝道對應(yīng)力的要求。

【發(fā)明內(nèi)容】

[0016]有鑒于此，本發(fā)明解決的技術(shù)問題是:準(zhǔn)確對溝道施加應(yīng)力。
[0017]為解決上述技術(shù)問題，本發(fā)明的技術(shù)方案具體是這樣實現(xiàn)的:
[0018]本發(fā)明公開了一種NMOS金屬柵電極的制作方法,該方法包括:
[0019]在半導(dǎo)體襯底表面形成柵極結(jié)構(gòu)，所述柵極結(jié)構(gòu)包括位于多晶硅替代柵極下方與半導(dǎo)體襯底接觸的高介電常數(shù)柵氧化層和位于多晶硅替代柵極兩側(cè)的側(cè)壁層；
[0020]在柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底上進行N型摻雜形成源區(qū)和漏區(qū)；
[0021]沉積層間介質(zhì)層，所述層間介質(zhì)層覆蓋半導(dǎo)體襯底表面和柵極結(jié)構(gòu)，對所述層間介質(zhì)層進行化學(xué)機械研磨至顯露出多晶硅替代柵極；
[0022]去除預(yù)定部分多晶硅替代柵極，并在剩余多晶硅替代柵極表面外延形成具有壓應(yīng)力的鍺化硅層，將橫向張應(yīng)力傳遞至源區(qū)和漏區(qū)之間的溝道區(qū)域；
[0023]去除剩余多晶硅替代柵極和外延形成的具有壓應(yīng)力的鍺化硅層，在多晶硅替代柵極的位置沉積形成金屬柵電極。
[0024]剩余多晶硅替代柵極的厚度不大于整個多晶硅替代柵極厚度的1/2。
[0025]在外延形成具有壓應(yīng)力的鍺化硅層之后，該方法進一步包括對所述鍺化硅層進行退火處理，或者紫外光固化UV cure,或者微波處理的步驟。
[0026]由上述的技術(shù)方案可見，本發(fā)明的方法在制作NMOS金屬柵電極時，直接將壓應(yīng)力施加在溝道的正上方，并通過晶格錯配擴充底部側(cè)壁，從而對溝道產(chǎn)生橫向張應(yīng)力，調(diào)節(jié)溝道中載流子遷移率，與現(xiàn)有技術(shù)相比，調(diào)節(jié)應(yīng)力更加準(zhǔn)確。
【專利附圖】

【附圖說明】
[0027]圖1a至圖1e為現(xiàn)有技術(shù)NMOS金屬柵電極的具體制作過程的結(jié)構(gòu)示意圖。
[0028]圖2為本發(fā)明NMOS金屬柵電極制作方法的流程示意圖。
[0029]圖3a至圖3e為本發(fā)明NMOS金屬柵電極的具體制作過程的結(jié)構(gòu)示意圖。
【具體實施方式】
[0030]為使本發(fā)明的目的、技術(shù)方案、及優(yōu)點更加清楚明白，以下參照附圖并舉實施例，對本發(fā)明進一步詳細說明。當(dāng)然本發(fā)明并不局限于該具體實施例，本領(lǐng)域內(nèi)的普通技術(shù)人員所熟知的一般的替換無疑地涵蓋在本發(fā)明的保護范圍內(nèi)。
[0031]本發(fā)明利用示意圖進行了詳細描述，在詳述本發(fā)明實施例時，為了便于說明，表示結(jié)構(gòu)的示意圖會不依一般比例作局部放大，不應(yīng)以此作為對本發(fā)明的限定，此外，在實際的制作中，應(yīng)包含長度、寬度及深度的三維空間尺寸。
[0032]本發(fā)明NMOS金屬柵電極制作方法的流程圖如圖2所示，下面結(jié)合圖3a至圖3e進行詳細說明，其包括以下步驟:
[0033]步驟21、請參閱圖3a，在半導(dǎo)體襯底100表面形成柵極結(jié)構(gòu)，所述柵極結(jié)構(gòu)包括位于多晶硅替代柵極101下方與半導(dǎo)體襯底100接觸的高介電常數(shù)柵氧化層102和位于多晶硅替代柵極兩側(cè)的側(cè)壁層103 ；[0034]具體的，在半導(dǎo)體襯底上依次沉積具有高介電常數(shù)的柵氧化層和多晶硅層。高介電常數(shù)柵氧化層可以為鉿硅酸鹽、鉿硅氧氮化合物、鉿氧化物等，介電常數(shù)一般都大于15 ；
[0035]然后對多晶硅層進行刻蝕，形成多晶硅替代柵極101 ；
[0036]接下來在多晶硅替代柵極兩側(cè)形成側(cè)壁層103，具體為:可以通過化學(xué)氣相沉積(CVD)方法在多晶硅替代柵極表面及半導(dǎo)體襯底表面淀積一層氧化硅，然后刻蝕形成側(cè)壁層103，厚度約為幾十納米。
[0037]步驟22、請參閱圖3b，在柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底100上進行N型摻雜形成源區(qū)和漏區(qū)104 ；
[0038]其中，NMOS器件用電子作為多數(shù)載流子，所以NMOS器件的源區(qū)和漏區(qū)為N型，注入的離子為磷或砷。
[0039]步驟23、請參閱圖3c，沉積層間介質(zhì)層300，所述層間介質(zhì)層覆蓋半導(dǎo)體襯底表面和柵極結(jié)構(gòu)，對所述層間介質(zhì)層進行化學(xué)機械研磨至顯露出多晶硅替代柵極101 ；
[0040]步驟24、請參閱圖3d，去除預(yù)定部分多晶硅替代柵極，并在剩余多晶硅替代柵極101’表面外延形成具有壓應(yīng)力(compressive stress)的鍺化娃層301,將橫向張應(yīng)力傳遞至源區(qū)和漏區(qū)之間的溝道區(qū)域；
[0041]其中，剩余多晶硅替代柵極的厚度不大于整個多晶硅替代柵極厚度的1/2，只要能夠在其上外延生長鍺化硅層301即可。
[0042]鍺化硅層301中鍺的原子半徑大于硅，因此在體積上會膨脹，擠壓側(cè)壁和底部，這樣自然會對溝道產(chǎn)生向下的壓應(yīng)力，以及橫向的張應(yīng)力，其中橫向的張應(yīng)力是NMOS溝道獲益的主要因素。由于后續(xù)將去除剩余多晶硅替代柵極101’和外延形成的具有壓應(yīng)力的鍺化硅層301，所以外延形成具有壓應(yīng)力的鍺化硅層301的高度不限定，只要能夠?qū)系朗┘訖M向張應(yīng)力，高度可以根據(jù)器件對壓應(yīng)力的要求進行調(diào)節(jié)。
[0043]步驟25、請參閱圖3e，去除剩余多晶硅替代柵極101’和外延形成的具有壓應(yīng)力的鍺化硅層301，在多晶硅替代柵極的位置沉積形成金屬柵電極107。
[0044]沉積時金屬柵電極材料還會覆蓋層間介質(zhì)層300的表面，然后通過CMP，對層間介質(zhì)層300表面上的金屬柵電極材料進行拋光，最終形成金屬柵電極107。其中，作為金屬柵電極的材料可以為鈦(Ti )、氮化鈦(TiN)、鉭(Ta)、氮化鉭(TaN)中的任意兩種或者三種的組合。
[0045]進一步地，為了優(yōu)化外延形成的具有壓應(yīng)力的鍺化硅層301對溝道施加應(yīng)力的效果，還可以對所述鍺化硅層進行退火處理，或者紫外光固化(UV cure)，或者微波處理的步驟。一般地，在化學(xué)沉積設(shè)備中都設(shè)置有紫外光照射裝置，而且本發(fā)明所發(fā)出的紫外光也不限于化學(xué)沉積設(shè)備，只要紫外光固化所采用的紫外光波長范圍達到200?400納米即可。
[0046]步驟24是本發(fā)明的關(guān)鍵，其中，在剩余多晶硅替代柵極101’表面外延形成具有壓應(yīng)力的鍺化硅層301，這層具有壓應(yīng)力的鍺化硅層301恰好位于溝道區(qū)域的上方，所以將該壓應(yīng)力產(chǎn)生的部分橫向張應(yīng)力傳遞至源區(qū)和漏區(qū)之間的溝道區(qū)域后，再將這層具有壓應(yīng)力的鍺化硅層301去除即可。綜上，采用本發(fā)明的方法，能夠直接從溝道正上方將橫向張應(yīng)力施加在溝道中，從而準(zhǔn)確對溝道施加應(yīng)力。
[0047]以上所述，僅為本發(fā)明的較佳實施例而已，并非用于限定本發(fā)明的保護范圍。凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進等，均應(yīng)包含在本發(fā)明的保護范圍之內(nèi)。
【權(quán)利要求】
1.一種NMOS金屬柵電極的制作方法,該方法包括: 在半導(dǎo)體襯底表面形成柵極結(jié)構(gòu)，所述柵極結(jié)構(gòu)包括位于多晶硅替代柵極下方與半導(dǎo)體襯底接觸的高介電常數(shù)柵氧化層和位于多晶硅替代柵極兩側(cè)的側(cè)壁層； 在柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底上進行N型摻雜形成源區(qū)和漏區(qū)； 沉積層間介質(zhì)層，所述層間介質(zhì)層覆蓋半導(dǎo)體襯底表面和柵極結(jié)構(gòu)，對所述層間介質(zhì)層進行化學(xué)機械研磨至顯露出多晶硅替代柵極； 去除預(yù)定部分多晶硅替代柵極，并在剩余多晶硅替代柵極表面外延形成具有壓應(yīng)力compressive stress的鍺化娃層,將橫向張應(yīng)力傳遞至源區(qū)和漏區(qū)之間的溝道區(qū)域； 去除剩余多晶硅替代柵極和外延形成的具有壓應(yīng)力的鍺化硅層，在多晶硅替代柵極的位置沉積形成金屬柵電極。
2.如權(quán)利要求1所述的方法，其特征在于，剩余多晶硅替代柵極的厚度不大于整個多晶硅替代柵極厚度的1/2。
3.如權(quán)利要求1所述的方法，其特征在于，在外延形成具有壓應(yīng)力的鍺化娃層之后，該方法進一步包括對所述鍺化硅層進行退火處理，或者紫外光固化UV cure,或者微波處理的步驟。
【文檔編號】H01L21/28GK103489765SQ201210189781
【公開日】2014年1月1日 申請日期:2012年6月11日 優(yōu)先權(quán)日:2012年6月11日
【發(fā)明者】張彬 申請人:中芯國際集成電路制造(上海)有限公司