專利名稱：一種壓變存儲技術的nmos器件制作方法
技術領域：
本發(fā)明涉及一種半導體制造方法，特別涉及一種壓變存儲技術的NMOS器件制作方法。
背景技術：
目前，半導體制造工業(yè)主要在硅襯底的晶片(wafer)器件面上生長器件，以金屬氧化物半導體場效應管(Metal-Oxide Semiconductor Field EffectTransistor, M0S)為例，MOS器件結構包括有源區(qū)、源極、漏極和柵極，其中，所述有源區(qū)位于硅襯底中，所述柵極位于有源區(qū)上方，所述層疊柵極106兩側的有源區(qū)分別進行離子注入后形成源極和漏極，柵極下方具有導電溝道，所述柵極和導電溝道之間有柵極電介質層。根據(jù)導電溝道中多數(shù)載流子的類型，將MOS分為多數(shù)載流子為空穴的PMOS和多數(shù)載流子為電子的NMOS。NMOS制作的具體步驟為首先，將硅襯底通過摻雜分別成為以電子為多數(shù)載流子的(n型)硅襯底 或以空穴為多數(shù)載流子的(P型)硅襯底之后，在n型硅襯底或p型硅襯底中制作淺溝槽隔離(STI) 101，將硅襯底隔離為彼此獨立的有源區(qū)；然后在STI兩側用離子注入的方法形成空穴型摻雜擴散區(qū)(P阱)102，接著在P阱102位置的wafer器件面依次制作由柵極電介質層104和柵極105組成的層疊柵極106最后在P阱102中分別制作位于層疊柵極106兩側的源極和漏極(圖中未畫出)，得到如圖I所示的NMOS器件結構。NMOS器件結構還包括在層疊柵極106壁形成環(huán)繞層疊柵極106的氮氧化物(二氧化硅和氮化硅)側墻(spacer) 107，Spacerl07 一方面可以保護柵極，另一方面可以防止源、漏極注入與導電溝道過于接近而產生漏電流甚至源漏之間導通。同時，為減小柵極接觸孔、源極接觸孔和漏極接觸孔的歐姆接觸電阻，在源、漏極注入之后，會在柵極頂部以及源極、漏極上生長金屬硅化物(如鎳化硅層或鈦化硅層)，因此要求源、漏極區(qū)域的硅襯底表面的完整性不被破壞。隨著半導體制造技術的進步，壓應變存儲技術(Stress MemorizationTechnique,SMT)能夠有效提高NMOS的性能從而改善NMOS的性能。實驗表明，如果在NMOS的柵極105上方生長具有壓應力的氮化硅層，經(jīng)過尖峰退火(spike anneal)步驟后,氮化娃層能夠對柵極施加更大的壓應力，從而進一步提高NMOS的性能。下面結合附圖分別介紹兩種采用SMT的NMOS制造方法。結合圖3 圖5的現(xiàn)有技術的SMT制作NMOS的剖面示意圖，詳細說明如圖2所示的現(xiàn)有技術中SMT的NMOS制作方法，具體步驟如下。如圖3所示，晶片的硅襯底中具有的STllOl將硅襯底隔離成若干個有源區(qū)，在硅襯底兩個相鄰有源區(qū)的器件面分別具有制作完成的NMOS器件，其中，NMOS器件的結構包括硅襯底中形成的P阱102，硅襯底器件面依次生長的柵極電介質層104和柵極105組成的層疊柵極106，以及包圍層疊柵極106的側墻107和分別位于層疊柵極106兩側硅襯底中的源極和漏極(圖中源極和漏極未畫出)。步驟201、晶片器件面沉積第一氮化硅(SIN)層，晶片背面沉積第二 SIN層；
本步驟中，晶片在爐管中同時沉積第一 SIN層108和第二 SIN層109，得到如圖3所示的NMOS器件剖面示意圖。步驟202、晶片 spike anneal ；本步驟中，第一 SIN層108的原子在spike anneal 110過程中重新排列得更加緊密，從而對NMOS柵極105施加更大的壓應力，得到如圖4所示的NMOS器件剖面示意圖。其中，第一 SIN層108對NMOS的柵極施加的壓應力會增加NMOS導電溝道內電子的遷移率，提高NMOS的導電能力。步驟203、濕法刻蝕去除第一 SIN層和第二 SIN層。本步驟中，濕法刻蝕能夠同時去除晶片器件面沉積的第一 SIN層108和晶片背面沉積的第二 SIN層109，得到如圖5所示的NMOS器件剖面示意圖。濕法刻蝕的刻蝕溶液可以對第一 SIN層110和晶片多晶硅的刻蝕速率比大的刻蝕溶液，根據(jù)第一SIN層108的厚度和刻蝕溶液對第一 SIN層108的刻蝕速率確定刻蝕時間。例如采用溫度范圍是100 250 攝氏度的熱磷酸溶液，選擇濕法刻蝕時間范圍是30秒 10分鐘，保證完全去除第一 SIN層108。但是，選擇濕法刻蝕的方法各有利弊優(yōu)點在于，由于濕法刻蝕的刻蝕速率各向同性的特點，根據(jù)第一 SIN層108厚度和濕法刻蝕的刻蝕速率，通過控制濕法刻蝕時間，能夠完全均勻地去除晶片器件面的第一 SIN層108 ;缺點在于，在濕法刻蝕去除第一 SIN層108的同時，晶片背面沉積的第二 SIN層109也會被去除，但是，實驗表明，晶片背面沉積的第二 SIN層109 —方面能夠對晶片施加壓力，從而改善晶片器件面生長的柵極電介質層和柵極之間的接觸；另一方面還能防止電流穿過柵極電介質層，以上兩方面均能有效改善柵極電介質層完整性失效(GOI fail, gate oxide integrity fail)的問題。因此在去除第一 SIN層108的同時并不希望去除第二 SIN層109。為了保留晶片背面沉積的第二 SIN層不被去除，現(xiàn)有技術中提出了將步驟203改為用干法刻蝕去除晶片器件面沉積的第一 SIN層108的方法。該步驟雖然能夠保留第二 SIN層109，但是由于干法刻蝕各向異性的刻蝕速率決定了無法均勻去除晶片器件面沉積的第一 SIN層108。現(xiàn)有技術用終點檢測法控制干法刻蝕的時間，當干法刻蝕完全去除柵極105上方和層疊柵極106兩側的源、漏極區(qū)域的娃襯底表面的第一 SIN層108時，spacer表面還有第一 SIN層108殘留。因此，如果要去除殘留在spacer表面的第一 SIN層108，還需要對晶片器件面進行過刻蝕，根據(jù)以往的經(jīng)驗，控制過刻蝕的時間范圍在干法刻蝕所用時間的50%到100%，保證完全去除殘留在spacer表面氮化硅/ 二氧化硅。因此，在過刻蝕去除spacer表面第一 SIN層108的同時,又不可避免地對NMOS有源區(qū)的娃襯底表面造成損傷。綜上所述，現(xiàn)有技術無論采用干法刻蝕或者濕法刻蝕去除晶片器件面沉積的第一SIN層都無法在不破壞晶片背面沉積的氮化硅層的前提下，達到完全去除晶片器件面SIN層的同時又不損傷NMOS有源區(qū)的硅襯底表面的效果。

發(fā)明內容
有鑒于此，本發(fā)明解決的技術問題是在尖峰退火后，在不破壞晶片背面沉積的氮化硅層的前提下，無法實現(xiàn)在完全去除晶片器件面沉積的氮化硅層的同時，又不損傷NMOS有源區(qū)的娃襯底。
一種壓變存儲技術的NMOS器件制作方法，應用在具有硅襯底和NMOS器件的晶片上；在所述晶片器件面沉積第一氮化硅層，在所述晶片背面沉積第二氮化硅層，所述晶片尖峰退火后，該方法還包括所述第一氮化硅層上沉積第一二氧化硅層，所述第二氮化硅層上沉積第二二氧化娃層;干法刻蝕去除所述第一二氧化娃層,露出第一氮化娃層；濕法刻蝕去除所述第二氮化硅層。所述沉積第一、第二二氧化硅層是在爐管中沉積，所述爐管中通入氧氣，所述爐管中的溫度范圍是400到1150°C。所述氧氣與氮氣混合，所述氧氣和氮氣的體積比范圍是I : 50到I : I。
所述沉積第一和第二二氧化硅層的厚度范圍是10埃到200埃。所述干法刻蝕對第一二氧化硅層和第一氮化硅層的刻蝕速率比范圍是10 I到20 : I。所述濕法刻蝕所用的刻蝕溶液是熱磷酸溶液，所述熱磷酸溶液的溫度范圍是100到250攝氏度。所述濕法刻蝕的時間范圍是30秒到10分鐘。由上述的技術方案可見，本發(fā)明提出的壓變存儲技術的NMOS器件制作方法通過在晶片背面沉積的第二氮化硅層表面沉積第二二氧化硅層作為的保護層，在濕法刻蝕去除晶片器件面沉積的第一氮化硅層時，一方面避免第二氮化硅層被刻蝕，有利于改善柵極電介質層完整性失效；另一方面既完全第一氮化硅層又不會損傷晶片的硅襯底表面。


圖I為NMOS器件結構的剖面示意圖；圖2為現(xiàn)有技術SMT的NMOS制作方法流程圖；圖3 圖5為現(xiàn)有技術SMT制作NMOS的剖面示意圖；圖6為本發(fā)明SMT制作NMOS制作方法流程圖；圖7 圖11為本發(fā)明SMT制作NMOS的剖面示意圖。
具體實施例方式為使本發(fā)明的目的、技術方案、及優(yōu)點更加清楚明白，以下參照附圖并舉實施例，對本發(fā)明進一步詳細說明。具體實施例一下面結合圖7 圖11的現(xiàn)有技術的SMT制作NMOS的剖面示意圖，詳細說明如圖6所示的本發(fā)明的SMT制作NMOS制作方法，具體步驟如下。如圖7所示，晶片的硅襯底中具有的STIlOl將硅襯底隔離成若干個有源區(qū)，在硅襯底兩個相鄰有源區(qū)的器件面分別具有制作完成的NMOS器件，其中，NMOS器件的結構包括硅襯底中形成的P阱102，硅襯底器件面依次生長的柵極電介質層104和柵極105組成的層疊柵極106，以及包圍層疊柵極106的側墻107和分別位于層疊柵極106兩側硅襯底中的源極和漏極(圖中源極和漏極未畫出)。
步驟401、晶片器件面沉積第一氮化硅(SIN)層，晶片背面沉積第二 SIN層；本步驟中，晶片在爐管中同時沉積第一 SIN層108和第二 SIN層109，得到如圖7所示的NMOS器件剖面示意圖。步驟402、晶片 spike anneal ；本步驟中，晶片器件面沉積的第一 SIN層108在spike anneal 110后會對NMOS柵極105施加壓應力，得到如圖8所示的NMOS器件剖面示意圖。至此，步驟401和402都和現(xiàn)有技術工藝相同，不再贅述。步驟403、在第一 SIN層108上沉積第一二氧化硅層111，在第二 SIN層109上沉積第二二氧化硅層112 ;
本步驟中，用干法熱氧化的方法同時沉積第一二氧化硅層111和第二二氧化硅層112，得到如圖9所示的NMOS器件剖面示意圖。干法熱氧化過程是將晶片放入爐管，向爐管中通入氧氣,還可以氮氣作為惰性載氣,將氧氣與惰性載氣混合后通入爐管,其中，氧氣和氮氣的體積比范圍是I : 50到I : 1，例如，I 50，I 25和I : I;對爐管加熱，將爐管內的溫度控制在400到1150°C的溫度范圍內，例如400°C、800°C和1150°C ;通過加熱使第一 SIN層108和第二 SIN層109與氧氣發(fā)生反應，分別在第一 SIN層108和第二 SIN層109上分別生成第一二氧化硅層111和第二氧化硅層112 ;沉積第一、第一二氧化硅層的厚度范圍是10埃到200埃，例如10埃、100埃和200埃。步驟404、干法刻蝕去除第一二氧化硅層111，露出第一 SIN層108 ；本步驟中，干法刻蝕對第一二氧化硅層111的刻蝕速率與第一 SIN層108的刻蝕速率之比為10 : I 20 : 1，例如，10 1,15 I和20 I。采用終點檢測法確定干法刻蝕的刻蝕終點，或者根據(jù)干法刻蝕速率和二氧化硅層厚度通過控制刻蝕時間確定刻蝕終點。由于干法刻蝕各向異性的特點，當NMOS的柵極105上方以及層疊柵極106兩側的硅襯底表面的二氧化硅層被完全去除時，spacer表面還有二氧化硅層殘留。因此，本步驟的干法刻蝕還需要進一步過刻蝕以完全去除spacer上沉積的第一二氧化硅層111，得到如圖10所示的NMOS器件剖面示意圖。鑒于本步驟的干法刻蝕對二氧化硅和SIN的選擇比較高且步驟403沉積的第一二氧化硅層111的厚度只有幾十到幾百埃，即使過刻蝕柵極105上方和層疊柵極106兩側的硅襯底表面的第一 SIN層108，也不會對第一 SIN層108的完整性造成很大損傷。干法刻蝕(包括過刻蝕)在完全去除晶片器件面沉積的第一二氧化硅層111后停止，現(xiàn)有技術不再贅述。步驟405、濕法刻蝕去除第一 SIN層108。本步驟中，濕法刻蝕的刻蝕溶液是熱磷酸溶液；熱磷酸溶液的溫度范圍是100 250攝氏度的熱磷酸溶液，根據(jù)步驟401中沉積第一 SIN層108的厚度，選擇濕法刻蝕時間范圍是30秒 10分鐘，保證完全去除晶片器件面沉積的第一 SIN層108，得到如圖11所示的NMOS器件剖面示意圖。本步驟中，濕法刻蝕去除第一 SIN層108的好處在于第一、由于濕法刻蝕的刻蝕速率為各向同性，根據(jù)第一 SIN層108的厚度和濕法刻蝕的刻蝕速率控制濕法刻蝕時間，能夠完全均勻地去除晶片器件面第一 SIN層108 ;第二、熱磷酸溶液對第一 SIN層108和第二二氧化硅層112的刻蝕速率比較大，因此在濕法刻蝕去除晶片器件面的第一 SIN層108時，第二二氧化硅層112作為第二 SIN層109的保護層；同時由于熱磷酸溶液對氮化硅和多晶硅(silicon)的刻蝕速率比也較大，因此濕法刻蝕去除第一 SIN層108的過程中，不會損傷有源區(qū)硅襯底表面的多晶硅；第三，濕法刻蝕去除第一 SIN層108的成本低。需要注意的是，晶片背面的第二二氧化硅層112厚度很薄僅為幾十埃到幾百埃，不會影響晶片器件面的NMOS性能，無需去除。由具體實施例一可見，本發(fā)明提供了一種SMT制作NMOS的方法，在晶片的器件面和背面沉積氮化硅層后，經(jīng)過尖峰退火使氮化硅層對柵極壓應力后，在晶片背面的氮化硅層表面形成二氧化硅保護層，最后濕法刻蝕去除晶片器件面的氮化硅層。本發(fā)明提出方法在保護晶片背面的氮化硅層不被去除的前提下，完全去除晶片器件面沉積的氮化硅層并避免了硅襯底損傷，具有制作成本低，有利于修復柵極電介質層完整性失效的優(yōu)點。 以上所述僅為本發(fā)明的較佳實施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內，所做的任何修改、等同替換、改進等，均應包含在本發(fā)明保護的范圍之內。
權利要求
1.一種壓變存儲技術的NMOS器件制作方法，應用在具有硅襯底和NMOS器件的晶片上；在所述晶片器件面沉積第一氮化硅層，在所述晶片背面沉積第二氮化硅層，所述晶片尖峰退火后，其特征在于，該方法還包括 所述第一氮化硅層上沉積第一二氧化硅層，所述第二氮化硅層上沉積第二二氧化硅層； 干法刻蝕去除所述第一二氧化娃層，露出第一氮化娃層； 濕法刻蝕去除所述第二氮化硅層。
2.根據(jù)權利要求I所述的方法，其特征在于，所述沉積第一和第二二氧化硅層是在爐管中沉積，所述爐管中通入氧氣，所述爐管中的溫度范圍是400到1150°C。
3.根據(jù)權利要求2所述的方法，其特征在于，所述氧氣與氮氣混合，所述氧氣和氮氣的體積比范圍是I : 50到I : I。
4.根據(jù)權利要求I所述的方法，其特征在于，所述沉積第一、第二二氧化硅層的厚度范圍是10埃到200埃。
5.根據(jù)權利要求I所述的方法，其特征在于，所述干法刻蝕對第一二氧化硅層和第一氮化硅層的刻蝕速率比范圍是10 I到20 I。
6.根據(jù)權利要求I所述的方法，其特征在于，所述濕法刻蝕所用的刻蝕溶液是熱磷酸溶液，所述熱磷酸溶液的溫度范圍是100到250攝氏度。
7.根據(jù)權利要求I所述的方法，其特征在于，所述濕法刻蝕的時間范圍是30秒到10分鐘。
全文摘要
本發(fā)明提供了一種SMT制作NMOS的方法，在晶片的器件面和背面沉積氮化硅層后，經(jīng)過尖峰退火使氮化硅層對柵極壓應力后，在晶片背面的氮化硅層表面形成二氧化硅保護層，最后濕法刻蝕去除晶片器件面的氮化硅層。本發(fā)明提出方法在完全去除氮化硅層的同時減小晶片器件面硅襯底損傷的前提下，保護晶片背面的氮化硅層不被濕法刻蝕去除，具有制作成本低，有利于修復柵極電介質層完整性失效的優(yōu)點。
文檔編號H01L21/8238GK102768993SQ201110112419
公開日2012年11月7日 申請日期2011年5月3日 優(yōu)先權日2011年5月3日
發(fā)明者張海洋, 李凡, 黃怡 申請人:中芯國際集成電路制造(上海)有限公司