專利名稱：具有寬廣相變化元素與小面積電極接點的存儲器裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及高密度存儲器裝置，該裝置采用相變化材料，包含硫?qū)倩?(chalcogenide)材料與其他材料，同時包括制造上述裝置的方法。
背景技術(shù)：
相變化存儲器材料，已廣泛運用于可讀寫光盤之中。這種材料至少具有兩種固態(tài) 相，例如，包含通常的非晶(generally amorphous)固態(tài)相與通常的結(jié)晶(crystalline)固 態(tài)相。可讀寫光盤利用激光脈沖(laser-pulse)以改變相態(tài)，同時由此讀取相變化后的材 料光學性質(zhì)。采用硫?qū)倩锘蚱渌嗨撇牧系南嘧兓鎯ζ鞑牧?，也可通過集成電路施以適當 強度的電流，來改變相位。通常的非晶態(tài)的電阻率高于通常的結(jié)晶態(tài)；這種電阻差異易于檢 測，即可代表不同數(shù)據(jù)內(nèi)容。這種物質(zhì)特性引發(fā)研究動機，希望利用可控制的電阻材料，制 作非易失、并且可隨機讀寫的存儲器電路。非晶態(tài)轉(zhuǎn)換至結(jié)晶態(tài)的過程，通常采用較低的操作電壓。由結(jié)晶態(tài)轉(zhuǎn)換為非晶態(tài) 的過程，則通常需要較高的操作電壓；因為這一過程需要短時間且高密度的電流脈沖，以熔 化或破壞結(jié)晶結(jié)構(gòu)，隨后快速冷卻相變化材料，經(jīng)淬火處理，將至少一部分的相變化結(jié)構(gòu)穩(wěn) 定為非晶態(tài)。此后稱此過程為“重置”(reset)。這一過程，通過重置電流將相變化材料由 結(jié)晶態(tài)轉(zhuǎn)變?yōu)榉蔷B(tài)，而人們希望盡量降低重置電流的強度。重置電流的強度可以通過降 低存儲器單元中的相變化材料元件尺寸，或者降低電極與相變化材料的接觸區(qū)域大小來減 少，因此較高的電流密度可以在較小的絕對電流值穿過相變化材料元件的情況下實現(xiàn)。在集成電路結(jié)構(gòu)中制作小孔洞(pores)，為此項技術(shù)發(fā)展方向之一；同時， 還采用少量的程序可控電阻材料填充該小孔洞。公開該小孔洞發(fā)展的專利包括: Ovshinsky, "Multibit Single Cell MemoryElement Having Tapered Contact，，， U. S. Pat，No. 5，687，112，專利發(fā)證日期 1997 年 11 月 11 日；Zahorik et al.，“Method of MakingChalogenide[sic]Memory Device，，，U. S. Pat. No. 5, 789, 277,專利發(fā)證日期 1998 年 8 月 4 El ；Doan et al. ,"ControllableOvonic Phase-Change Semiconductor Memory Device and Methods ofGabracting the Same, "U. S, Pat. No. 6, 150,
2000年11月21日。然而，為制造極小尺寸的上述裝置，并促使工藝參數(shù)的變化能符合大型存儲器裝 置所需的嚴謹規(guī)格，衍生出許多問題。因此必須發(fā)展具有小尺寸、與低重置電流的存儲器結(jié) 構(gòu)，同時發(fā)展此種存儲器結(jié)構(gòu)的制作方法。

發(fā)明內(nèi)容
一般而言，本發(fā)明的特征，包括一種可利用能量，促使可變存儲器材料改變電的存 儲器單元裝置，該材料位于第一與第二( “底部”與“頂部”)電極之間。本發(fā)明就存儲器單 元裝置的實施例中，頂部電極包括較大的主體部分與一個作用部。存儲器材料層沉積于底 部電極層之上，同時頂部電極的一個作用部基底，與存儲器材料表面的小區(qū)域產(chǎn)生電接觸。 電接觸區(qū)域由靠近基底的電極作用大小所決定，而并非由尺寸顯然較大的存儲器材料大小 所決定。電極頂部的作用部大小，以及作用底部與存儲器材料接觸區(qū)域的大小，得依據(jù)本發(fā) 明變得非常小，且不需依賴掩模技術(shù)。本發(fā)明的一個目的為提供一種存儲器單元裝置，包含底部電極、底部電極之上的 存儲器材料元件、以及頂部電極，其中包括主體部分與作用部；如此，頂部電極的作用部基 底與存儲器材料的表面的小區(qū)域產(chǎn)生電接觸。本發(fā)明的另一目的為提供一種制造存儲器單元裝置的方法，利用在襯底表面上 形成一層底部電極層；在底部電極層上形成存儲器材料層；在存儲器材料層上形成一覆蓋 層；將底部電極層、存儲器材料層、與覆蓋層圖案化，以界定存儲器元件下方的底部電極； 在存儲器材料上形成金屬間電介質(zhì)填充層；電介質(zhì)填充層上形成蝕刻終止層；在蝕刻終止 層與電介質(zhì)填充層之間形成通孔，以令覆蓋層表面裸露，而該通孔穿越蝕刻終止層；由通孔 內(nèi)壁去除相當數(shù)量的電介質(zhì)填充材料，造成空洞，同時在蝕刻終止層的開口邊緣處，形成下 方側(cè)削區(qū)；在存儲器材料表面的空洞，沉積一層絕熱材料，由此即可在絕熱材料之中造成空 隙；各向異性蝕刻該絕熱材料與覆蓋層，使一小部分的存儲器材料表面裸露，以形成孔隙在 絕熱材料與鄰近存儲元素的覆蓋層中，以及絕熱材料中更大的空洞；以及在孔隙中沉積電 極材料，同時擴展空洞以形成頂部電極。依據(jù)本發(fā)明，掩模階段可在存儲器單元通孔上方的氮化硅層建立開口。其余的工 藝即屬自動對準，并具高度重復(fù)性。頂部電極與存儲器材料之間的接觸區(qū)域，由頂部電極的 作用部寬度所決定，而該寬度又受到各向異性蝕刻的條件、以及絕熱材料空隙的尺寸與形 狀所影響，前述條件均可輕易地重復(fù)控制。


圖1為依據(jù)本發(fā)明的一種實施例，顯示一種存儲器單元裝置的示意圖；圖2、圖3、圖4、圖5、圖6、圖7、圖8、圖9、與圖10，為依據(jù)本發(fā)明所的一種實施例，
顯示一種相變化存儲器單元工藝步驟的剖面示意圖；圖IlA與圖IlB為依據(jù)本發(fā)明的一種實施例，顯示一種存儲器陣列的一部分的剖 面圖；圖IlB顯示編程電流的流動路徑；圖12為采用相變化存儲元件的存儲器陣列示意圖；圖13顯示存儲器陣列的布局圖或平面圖，其顯示采用相變化存儲元件的存儲器 陣列的一部分。
具體實施例方式此處將依據(jù)附圖，更詳細說明本發(fā)明的內(nèi)容，同時展示本發(fā)明的另一實施例。此附 圖僅為概略圖，顯示本發(fā)明的特征與這種特征和其他特征與結(jié)構(gòu)的關(guān)系，故也未按比例制作。為使說明書的內(nèi)容更加容易明了，顯示本發(fā)明實施例的附圖中，對應(yīng)其他附圖中特征的 特征元件，即使可輕易在所有附圖中辨別，均未加以重新編號。請參閱圖1，為根據(jù)本發(fā)明的一個實施例的存儲器單元結(jié)構(gòu)10的示意圖。存儲器 單元結(jié)構(gòu)10包括重疊在存儲元素14之下的底部電極12、與內(nèi)含主體部分19及作用部17 的頂部電極18。頂部電極18的作用部17經(jīng)由小面積接點13與存儲器材料層14的表面 15接觸。此外還可選擇在電極頂部加入一核心部分21與一內(nèi)襯(加熱)部分23。頂部電 極18的周圍由絕熱材料16所包圍。頂部電極與周邊的絕熱材料，形成在層間電介質(zhì)填充 層的通孔中，或形成在分隔層(s印aration layer) 11中，而分隔層11，為電絕緣層20所覆蓋。存儲器結(jié)構(gòu)10形成在半導(dǎo)體襯底之上，包含存取晶體管、以及頂部電極18的電連 結(jié)表面22，均由圖案金屬化制造，如下列參考圖IlA的例子。存儲器單元中的傳導(dǎo)路徑，由頂部電極18的表面22穿過頂部電極的主體部分19 與頂部電極的作用部17，隨后穿越作用部17底部的接觸區(qū)域13，至存儲元素14，再穿越該 存儲元件，達到底部電極12。本發(fā)明的存儲單元結(jié)構(gòu)提供幾種優(yōu)勢特征。頂部電極與周邊電介質(zhì)填充物的絕熱 良好，頂部電極與存儲器材料的接觸區(qū)域甚小，故可降低重置程序的電流。頂部電極與存儲 器材料的接觸區(qū)域由頂部電極的作用部寬度決定，而該寬度乃受到各向異性蝕刻條件、與 絕熱層中的空隙尺寸及形狀的影響。絕熱層空隙的大小，由電絕緣層開口邊緣的下方側(cè)削 區(qū)域320寬度決定，前述條件均可輕易地重復(fù)控制。存儲單元裝置10的實施例，利用包括硫?qū)倩镌趦?nèi)的材料與其他的材料，作為存 儲器材料14。相變化合金可在兩種結(jié)構(gòu)狀態(tài)間進行變換，第一結(jié)構(gòu)狀態(tài)通常為非晶固態(tài)相， 而第二結(jié)構(gòu)則通常為結(jié)晶固態(tài)相，并在存儲器單元的主動通道區(qū)域，按其局部晶向排列。這 種合金區(qū)域至少有兩種穩(wěn)定態(tài)；“非晶”指較之單晶而言，較無固定晶向的結(jié)構(gòu)，例如較結(jié)晶 相具有更高的電阻率等特性?！敖Y(jié)晶”則指相對于非晶結(jié)構(gòu)而言，較有固定晶向的結(jié)構(gòu)，例 如較非晶相具有更低的電阻率等特性。通常而言，可在完全非晶態(tài)與完全結(jié)晶態(tài)之間，利用 電流變換相變化材料的相態(tài)。非晶態(tài)與結(jié)晶態(tài)轉(zhuǎn)換所影響的其他材料性質(zhì)，還包含原子排 列、自由電子密度與活化能。這種材料可轉(zhuǎn)換為兩種相異的固態(tài)相，還可轉(zhuǎn)換為兩種固態(tài)相 的組合，故可在大致非晶相與大致結(jié)晶相之間，形成灰色地帶，材料的電子性質(zhì)亦將隨之轉(zhuǎn) 換。相變化合金可利用電脈沖改變相態(tài)。就過去的觀察，得知波長較短、振幅較大的脈 沖，較傾向?qū)⑾嘧兓牧限D(zhuǎn)為通常的非晶態(tài)。波長較長、而振幅較低的脈沖，則易將相變化 材料轉(zhuǎn)為通常的結(jié)晶態(tài)。波長短、振幅高的脈沖，能量較高，足以破壞結(jié)晶態(tài)的鍵合，同時短 波長可防止原子重新排列為結(jié)晶態(tài)。無須大量實驗，即可獲得適當?shù)拿}沖參數(shù)，以應(yīng)用于特 定的相變化合金。就此公開的，相變化材料指GST等，同時應(yīng)理解仍可采用其他相變化材 料。在此，供存儲器裝置制作所用的材料，為Ge2Sb2Tev再度參照圖1，可運用如圖12所示的存取電路(accesscircuitry)，將其與第一電 極12和第二電極18連結(jié)，利用各種組態(tài)設(shè)定的變化，控制存儲器單元的運作；由此即可利 用電腦程序，控制相變化材料14，重復(fù)在存儲器材料中進行兩種固態(tài)相之間的轉(zhuǎn)換。例如， 利用硫?qū)倩锵嘧兓鎯ζ鞑牧希蓪⒋鎯ζ鲉卧O(shè)定在相對高電阻的狀態(tài)；其中，至少一部分的電流路徑橋(bri dge)屬于結(jié)晶態(tài)。又例如，一種電脈沖的應(yīng)用，具有適當?shù)亩滩ㄩL 高振幅特性，即可能造成相變化材料14局部改變(locally change)為通常非晶態(tài)，如圖1 的四所示。存儲器單元裝置10的工藝說明，請參考圖2至圖10，其中說明示范工藝的各個階 段代表圖。參考圖2，一種適于作為底部電極的材料層212形成在襯底210的表面211之上； 底部電極材料層212之上，形成一層相變化存儲器材料214 ；以及，相變化存儲器材料層214 之上，形成一層保護覆蓋層材料226。底部電極材料層212，可采用薄膜沉積等技術(shù)制作，例如，以濺射法或原子層沉積 法，令其附著在襯底210的表面211上。適當?shù)牡撞侩姌O層212可能包括兩層以上的材料， 并依據(jù)其性質(zhì)，選擇附著在連接層的材料上。例如，底部電極層212可能包含一層鈦薄膜， 再在鈦薄膜的表面形成一層氮化鈦薄膜。鈦與下方的半導(dǎo)體襯底(例如硅化物)具有良 好的附著性，同時氮化鈦與上方的GST相變化材料也具良好附著性。此外，氮化鈦可作為 優(yōu)良的擴散屏障。底部電極可采用多種材料，例如，包含Ta、TaN, TiAIN, TaAIN ；至于底部 電極的材料，則可由Ti、W、Mo、Al、Ta、Cu、Pt、Ir、La、Ni、與Ru等元素族與合金中選擇搭 配，也可加入陶瓷。沉積工藝的條件，必須得以提供電極層材料所需的適當厚度與涵蓋范圍 (coverage)，同時提供良好的絕熱性質(zhì)。襯底表面的底部電極厚度范圍約在200nm至400nm 之間。底部電極層212上的相變化存儲器材料層214，可采用濺射法或原子沉積法等薄 膜沉積工藝制作。沉積工藝的條件，需要提供底部電極上方相變化材料層足夠的厚度。襯 底上的底部電極表面的相變化材料層，厚度范圍約在20-200nm之間。保護覆蓋層2 在隨后的工藝中保護下方的相變化存儲器材料。適于保護覆蓋層 226的材料包含，例如氮化硅、Si02、Al203、T￡i205，而該覆蓋層可能采用CVD或PVD工藝制作。 保護覆蓋層2 的厚度范圍約為5nm至50nm。底部電極層、相變化存儲器層、與保護覆蓋層 的結(jié)構(gòu)種類，即如圖2。隨后，利用掩模與蝕刻工藝，在存儲器單元30上制作如圖3所示的結(jié)構(gòu)，其中底部 電極12的上方，還有相變化材料14與覆蓋層326。覆蓋層326的表面315，可在光刻膠與 蝕刻工藝中保護相變化材料元件；此外，更可在某些實施例中，在除去(剝除)光刻膠步驟 中保護相變化材料元件。此時，層間電介質(zhì)填充層形成在襯底表面之上，同時亦形成在圖案化的底部電極、 存儲元件、與覆蓋層之上，而層間電介質(zhì)填充層之上又再形成蝕刻停止層。層間電介質(zhì)填充 層可能包括如低電介質(zhì)常數(shù)的電介質(zhì)材料，例如二氧化硅、氮氧化硅、氮化硅、Al2O3、或其他 低電介質(zhì)常數(shù)的電介質(zhì)物質(zhì)。此外，層間電介質(zhì)填充層的材料亦可能包括Si、Ti、Al、Ta、 N、0與C等族群中的一種或多種元素組合。蝕刻終止層的材料，則可能包含氮化硅等。通 孔，則利用掩模與蝕刻工藝制作，穿越蝕刻停止層與電介質(zhì)填充物。圖4展示依此制作的存 儲器單元通孔200，其位于蝕刻停止層20與電介質(zhì)填充物層211之上。該通孔直達覆蓋層 326的表面315，而該覆蓋層位于相變化材料元件14之上。此時，可利用諸如氫氟酸浸漬等 濕蝕刻技術(shù)，以在下方側(cè)削電介質(zhì)填充材料，同時在電介質(zhì)填充物11中擴大空洞300，如圖 5所示。
完成存儲器單元的尺寸，將受到存儲器單元通孔尺寸的部分影響，尤其受到下方 側(cè)削程度的影響，諸如圖6與圖7所示。層間電介質(zhì)填充層的厚度可能約為IOOnm至300nm，而氮化硅層的厚度范圍則約 為IOnm至40nm。通孔200的寬度范圍約為30nm至300nm。穿越氮化硅層的開口 220，則可 能隨通孔200所采用的特定光刻工藝設(shè)計方式，而有所變化(通常+/-20nm)。氮化硅層上 的開口直徑220通常為環(huán)狀，例如直徑220約為200nm+/-約20nm。蝕刻終止層20的材料， 需選用相對于電介質(zhì)填充材料具有蝕刻選擇性的；亦即，用以去除電介質(zhì)材料，以形成下方 側(cè)削區(qū)域320的濕蝕刻工藝，不可對蝕刻終止層20產(chǎn)生影響。其中二氧化硅為電介質(zhì)填充 材料，例如氮化硅即為適當?shù)奈g刻終止層材料。下方削除的程度，可由濕蝕刻的時間控制， 例如，其通常變化范圍為+/-1. 5nm。濕蝕刻的條件，必須能在氮化硅層的開口邊緣下方，提 供寬度321范圍約為5nm至50nm的下方側(cè)削區(qū)，造成寬度為311的空缺300，其寬度約為氮 化硅層的開口寬度總值220加上下方側(cè)削區(qū)320的寬度321的兩倍。保護覆蓋層326，可在制作通孔200的蝕刻工藝與拓展電介質(zhì)填充物空洞300所運 用的濕蝕刻工藝中，保護下方的相變化存儲元件14。此時可在圖5的結(jié)構(gòu)上形成適合的絕熱材料，并在通孔中利用如化學氣相沉積 (CVD)等順形沉積工藝，形成如圖6所示的結(jié)構(gòu)。下方側(cè)削的幾何結(jié)構(gòu)，以及沉積工藝的條 件，均會影響絕熱材料600中空洞610的種類?？斩?10大概位于存儲器單元通孔的中心 位置?？斩吹男螤钆c寬度613(或直徑，因空洞通常為圓形，例如環(huán)狀)與下方側(cè)削區(qū)域320 的寬度相關(guān)；例如，若蝕刻終止層20的開口通常為環(huán)狀，通常則可預(yù)期空洞亦為環(huán)狀，同時 可預(yù)測其直徑613約為下方側(cè)削區(qū)321寬度的兩倍。適當?shù)慕^熱材料600，包括電介質(zhì)材料，也可能為氧化物，如二氧化硅?？赡苡衅?他更佳的絕熱材料，而絕熱材料的選擇，同時需將層間電介質(zhì)填充層的材料納入部分考量； 尤其，較之層間電介質(zhì)填充層11，絕熱材料600為更佳的絕熱材料，效能至少提升10%。因 此，若層間電介質(zhì)層包括二氧化硅，絕熱層600的導(dǎo)熱數(shù)“kappa”最好小于該二氧化硅的 0.014J/cm*K*sec。低介電常數(shù)材料屬于絕熱層600所需的代表性材料之一，其中包括由硅 (Si)、碳(C)、氧(0)、氟(F)、與氫(H)所構(gòu)成的組合。其他適于絕熱材料600的選擇，包含 SiCOH、聚亞酰胺(polyimide)、聚酰胺(polyamide)以及氟碳聚合物。至于其他可用在絕熱 層600的材料例子則為氟化SiO2、硅酸鹽、芳香醚、聚對二甲苯(parylene)、聚合氟化物、非 晶氟化碳、類金剛石碳、多孔二氧化硅、中孔二氧化硅(mesoporous silica)、多孔硅酸鹽、 多孔聚亞酰胺與多孔芳香醚。單一層或多層結(jié)構(gòu)的組合，均可提供絕熱功能。其他具體實施 例中，絕熱材料的導(dǎo)熱系數(shù)均需小于非晶態(tài)的相變化材料GST，即小于0. 003J/cm*K*sec。稍后施以各向異性蝕刻(例如反應(yīng)離子蝕刻)，以去除部分的絕熱材料。蝕刻工藝 需持續(xù)至覆蓋層316的表面暴露為止，并需暴露相變化元素14的表面15上的區(qū)域13，方可 停止。某些具體實施例中，第一次蝕刻條件為去除絕熱材料，而第二次蝕刻條件則為除去覆 蓋層部分(例如，可能利用不同的蝕刻化學品)。圖7顯示由此建立的結(jié)構(gòu)。蝕刻停止層20 上的所有絕熱材料均遭去除；同時，部分存儲器單元空隙的絕熱材料亦遭去除，并在相變化 材料表面附近形成孔隙712 ；該孔隙界定出頂部電極的作用部；此外，較寬的空缺710將劃 分頂部電極的主體部分。下方側(cè)削區(qū)320保護其下的絕熱材料，留下剩余部分720，鄰近于 空隙側(cè)壁與空隙側(cè)壁旁的相鄰相變化材料。當相變化材料表面的小區(qū)域13暴露在孔隙712的底部時，蝕刻即停止；蝕刻停止后仍保留剩余部分722，而此部分將決定孔隙712的形狀 與大小。頂部電極作用部的大小，以及頂部電極與相變化材料接觸面積的大小，均有部分受 到空隙位置和尺寸的影響，以及受到絕熱材料600的的沉積均勻程度影響。尤其，孔隙712 底部的相變化材料14上，所露出的小區(qū)域13的寬度(例如，若為環(huán)狀則為直徑)，即與蝕刻 條件一樣，也受到空隙形狀和尺寸的影響。如前述，空隙的寬度(或直徑)與下方側(cè)削區(qū)的 寬度有關(guān)，而并非受到通孔寬度的影響；通?？障兜膶挾?，大約為下方側(cè)削區(qū)寬度的兩倍。 空隙的位置(以及孔隙712)大約位于通孔的中央，同時由在存儲器材料元素具有一較大的 區(qū)域，故無須將通孔精確對準于存儲器材料元素。暴露的小區(qū)域13不須為任何特定形狀，例如，通?？赡転閳A形(如環(huán)狀)、或其他 形狀、亦可能為不規(guī)則形狀。若該小區(qū)域為環(huán)狀，小區(qū)域13半徑約可為IOnm至lOOnm，例如 20nm至50nm，或約30nm。利用此處所記載的條件，就下方側(cè)削區(qū)的寬度的估計的尺寸大小 約為5nm至50nm,例如IOnm至25nm,或約15nm。此時可在存儲器單元空洞中，形成頂部電極。如圖示的實施例中，頂部電極包含由 內(nèi)襯(加熱)部分所包圍的核心。就本實施例而言，該內(nèi)襯在圖7的構(gòu)造上，沉積適當?shù)膬?nèi) 襯材料，形成如圖8的構(gòu)造。內(nèi)襯材料可填充孔隙712，形成頂部電極的作用部17 ；同時也 在其他結(jié)構(gòu)表面上形成薄膜723。適當?shù)膬?nèi)襯材料包含氮化鉭、氮化鈦、氮化鎢、TiW。沉積 工藝的條件必須能夠提供電極層材料適當?shù)暮穸扰c足夠的覆蓋率。隨后即可在圖7的結(jié)構(gòu) 上，沉積適當?shù)牟牧显诳杖敝?，形成頂部電極的核心，如圖9中的900所示。該核心材料 可采用化學器相沉積(CVD)等沉積方法。而頂部電極900，則可能為鎢等材料。此外尚有其 他適合作為頂部電極核心的材料，就金屬而言，可采用銅、白金、釕、銥、以及其合金。頂部電極可采用多種材料，例如包含Ta、TaN, TiAIN, TaAIN ；或者，頂部電極材料 亦可包括由Ti、W、Mo、Al、Ta、Cu、Pt、Ir、La、Ni與Ru等族群中，選擇一種或多種元素，制成 合金，或加入陶瓷。隨后，以平坦化工藝去除上方材料，直達氮化硅層20的表面922，以形成完整的存 儲器單元結(jié)構(gòu)如圖10。圖IlA顯示本發(fā)明的二相變化隨機存取存儲器單元100、102的代表圖。該單元 100、102形成在半導(dǎo)體襯底110之上。諸如淺溝槽絕緣(STI)電介質(zhì)溝槽112等絕緣結(jié)構(gòu)， 作為兩行存儲器單元存取晶體管的絕緣體。存取晶體管由襯底110上的共同源極區(qū)域116 與襯底112上的漏極區(qū)域115與117所形成。多晶硅中布有字線113與114，此二者組成 存取晶體管的柵極。共同源極線119形成在源極區(qū)域116之上，而第一電介質(zhì)層111則沉 積在襯底110之上，并覆蓋前述多晶硅字線與共同源極線。接觸拴塞103、104(例如鎢)形 成在填充層111的通孔中，而該通孔位于存儲器單元100與102的漏極區(qū)域115、117之上。 一般而言，存儲器單元100與102的制作，通?？梢罁?jù)前述圖2至圖10的方法；同時存儲器 單元101與102的結(jié)構(gòu)，通常會與第一圖中的存儲器單元10相同。隨后，底部電極材料層 沉積在第一電介質(zhì)填充層之上，存儲器材料層沉積在底部電極材料層之上，而保護覆蓋材 料層也沉積在底部電極材料層之上。上述各層均已圖案化(patterned)，以形成底部電極， 用以連接底部電極上的接觸插座、存儲元件、和存儲元件上的覆蓋層。第二電介質(zhì)填充層 121則沉積在前述結(jié)構(gòu)之上，而第二電介質(zhì)填充層之上又沉積蝕刻停止層，蝕刻停止層與第 二電介質(zhì)填充層再經(jīng)過掩模與蝕刻工藝，形成通孔，之后再利用濕蝕刻技術(shù)，制作空洞；該
8空洞位于蝕刻終止層的開口邊緣處，并具有下方側(cè)削區(qū)域。此時在空洞之中沉積絕熱材料 (形成空隙)，并在該絕熱材料與覆蓋層之上施以各向異性蝕刻，形成空缺，并暴露存儲元 素表面的一塊小區(qū)域，而頂部電極則形成在該空洞之中。該結(jié)構(gòu)的上層表面經(jīng)平坦化程序， 同時位線(bit line) 141形成在存儲器單元之上，與頂部電極的上層表面產(chǎn)生接觸。圖IlB顯示編程的電流路徑(箭頭129)，如本發(fā)明的圖1與圖IlA所述，穿越存儲 器單元。該電流由Ml共同源極線119流向源極區(qū)域116，隨后進入漏極區(qū)域115，再由漏極 區(qū)域115穿越接觸拴塞103，進入存儲器單元110，并穿越存儲器單元100至位線141。圖12為存儲器陣列的代表圖，其操作方法如下。依據(jù)圖2所示，一共同源極線128、 一字線123、與一字線124以通常的Y軸平行方向排列；位線141與142則以通常的X軸平 行方向排列。因此，區(qū)塊145中的一 Y解碼器(decoder)與一排線驅(qū)動器即與字線123和 1 耦合。區(qū)塊146中的一 X解碼器與一組感應(yīng)擴大器(sense amplifier)即與位線141 和142耦合。共同源極導(dǎo)線1 與存取晶體管150、151、152、和153的源極終端(source terminals)耦合，存取晶體管150的柵極與字線123耦合、存取晶體管151與字線IM耦合、 存取晶體管152與字線123耦合、而存取晶體管153則與字線IM耦合。存取晶體管150的 漏極與存儲器單元135的底部電極單元(member) 132耦合，而其頂部電極單元則為134，與 位線141耦合。同樣地，存取晶體管151的漏極與存儲器單元136的底部電極單元133耦 合，其頂部電極137則與位線141耦合。存取晶體管152與153的相對應(yīng)存儲器單元，同樣 地與位線142進行耦合。在此示意圖中，共同源極線128由兩排存儲器單元所共享，其中一 排的排列方式即如圖所示，為Y軸方向。其他實施例中，可以二極體取代存取晶體管，而如 有其他可在讀寫數(shù)據(jù)陣列之中控制電流流向的結(jié)構(gòu)，亦可適用。圖13圖13圖13為依據(jù)圖12存儲器陣列示意圖，所展示之一布局圖或平面圖，其 內(nèi)容顯示圖IlA中，半導(dǎo)體襯底層110之下的結(jié)構(gòu)。其中省略某些特征，或以空白代表。字 線123與IM與源極導(dǎo)線觀平行排列，金屬位線141與142則布置在其上，與字線垂直。存 儲器單元裝置135的位置，位于所述金屬位線之下，但未顯示在本圖之中。存儲器單元10的實施例，包含相變化存儲器材料，該存儲器材料14所采用的內(nèi)容 物包含硫?qū)倩锊牧吓c其他材料。硫?qū)倩锟赡馨ㄑ?0)、硫(S)、硒( )、碲(Te)等四 種元素，為元素周期表第六族的一部分。硫?qū)倩锇蜃逶氐幕衔?，以及一種正電 性較強的元素或化合物基(radical)；硫?qū)倩锖辖饎t包括硫族元素與其他元素的組合， 例如過渡金屬。硫?qū)倩锖辖鹜ǔ０ㄒ环N以上的元素周期表第六族元素，例如鍺(Ge) 和錫(Sn)。通常，硫?qū)倩锖辖鹬邪ㄒ环N以上的銻(Sb)、鎵(( )、銦an)、與銀(Ag)元 素。文獻中已有許多種類的相變化存儲器材料，例如下列合金Ga/Sb、In/Sb, In/Se, Sb/ Te、Ge/Te, Ge/Sb/Te、In/Sb/Te、Ga/Se/te、Sn/Sb/Te、In/Sb/Ge、Ag/In/Sb/Te、Ge/Sn/Sb/ Te、Ge/Sb/k/Te、以及Te/Ge/Sb/S。Ge/Sb/Te的合金家族中，許多合金組合均可作為相變 化存儲器材料，此類組合可特定為TeaGebSb1(lMa+b)。已有研究人員指出，效能最佳的合金，其 沉積材料中的iTe平均濃度均低于70%，通常低于60%，而其范圍多為23%至58%之間， 最佳濃度又為48 %至58 %的Te。Ge的濃度則為5 %以上，范圍約為8 %至30 %之間，通 常低于50%。最優(yōu)選實施例中，Ge的濃度范圍約為8%至40%。該組成中，最后一項主要 組成元素為Sb。上述百分比，指原子百分比，而總原子百分比100%即為組成元素的總和。 (0vshinsky，112patent，columns 10-11)。另一研究人員所評估的特定合金包括Ge2Sb2Te5、GeSb2Te4^ 與 GeSb4Te7 (NoboruTamada, "Potential of Ge-Sb-Te Phase-Change Optical Disks forHigh-Data-Rate-Recording”，SPIE v. 3109，pp. 28-37 (1997))。就更為普遍的面 向，過渡金屬，例如鉻(Cr)、鐵(Fe)Jf (Ni)、鈮(Nb)、鈀(Pd)、鉬(Pt)，與上述元素的合金， 均可能與Ge/Sb/Te組成相變化合金，并使其具備程序可編程電阻的性質(zhì)。可作為存儲器材 料的特定例子，見于Ovshinsky’ 112at column 11_13，此處的所記載的例子即為參考上述 文獻所作出的組合。本發(fā)明的說明如上，并附帶說明相變化材料。然而，仍有其他可編程材料，可作為 存儲器材料。就本應(yīng)用而言，存儲器材料指可施加能量以改變電性(例如電阻)的材料， 而此種改變可為階梯狀區(qū)間、或為連續(xù)變化、亦可為兩者的組合。其他實施例中，還可采 用他種可編程電阻存儲器材料，包含摻雜N2的GST、GexSby、或其他利用晶相變化決定電阻 的；也可采用I^rxCiiyMnOy PrSrMnO, ZrOx或其他以電脈沖改變電阻的材料；7，7，8，8-tetrac yanoquinodimethane (TCNQ) > methanofullerene 6, >6-phenyl C61-butyric acid methyl ester (PCBM)、TCNQ-PCBM、Cu-TCNQ, Ag-TCNQ, C60-TCNQ、TCNQ 摻雜其他金屬、或其他具有雙 重或多種穩(wěn)定電阻狀態(tài)，并可由電脈沖控制的高分子材料。其他可編程電阻存儲器材料的 例子，包含 GeSMe、GeSb, NiO、Nb-SrTiO3> Ag-GeTe, PrCaMnO, ZnO, Nb2O5, Cr_SrTi03。若需更多關(guān)在制造、組成材料、使用與操作相變化隨機存取存儲器裝置的信息，請 見美國專利申請?zhí)?1/155,067，申請日2005年，專利申請名為“Thin film fuse phase change RAM andmanufacturing method’，。其他實施例也屬于本發(fā)明的范疇。
權(quán)利要求
1.一種存儲器裝置，包括 底部電極；存儲元素，其位于所述底部電極之上；以及包括主體部分與作用部的頂部電極，其中所述頂部電極的所述作用部的基底，與所述 存儲元素的表面的一小區(qū)域電接觸，其中所述頂部電極還包括內(nèi)襯及由所述內(nèi)襯包圍的核 心，所述內(nèi)襯自所述作用部兩側(cè)垂直向上延伸而包圍所述核心。
2.如權(quán)利要求1所述的裝置，其中所述存儲元件包括至少具有兩種以上固態(tài)相的存儲 器材料。
3.如權(quán)利要求2所述的裝置，其中所述至少兩種以上固態(tài)相的存儲器材料，可利用施 加穿越所述頂部電極與底部電極的電壓，可逆地改變相態(tài)。
4.如權(quán)利要求2所述的裝置，其中所述至少兩種以上固態(tài)相的存儲器材料，包括通常 的非晶相與通常的結(jié)晶相。
5.如權(quán)利要求2所述的裝置，其中所述至少具有兩種以上固態(tài)相的所述存儲器材料， 包括合金，所述合金的材料包括Ge、Sb、Te組成的組合。
6.如權(quán)利要求2所述的裝置，其中所述至少具有兩種以上固態(tài)相的存儲器材料，包括 合金，所述合金的材料包括由兩種或以上Ge、Sb、Te、Se、In、Ti、Ga、Bi、Sn、Cu、Pd、Pb、Ag、 S與Au等元素組成的組合。
7.如權(quán)利要求1所述的裝置，其中所述電接觸的所述小區(qū)域具有約為IOnm至IOOnm的 寬度范圍。
8.如權(quán)利要求1所述的裝置，其中所述電接觸的所述小區(qū)域具有約為20nm至50nm的寬度范圍。
9.如權(quán)利要求1所述的裝置，其中所述電接觸的所述小區(qū)域具有約為30nm的寬度。
10.如權(quán)利要求1所述的裝置，其中所述頂部電極材料包括Ta、TaN、TiAIN、TaAIN等材 料之一。
11.如權(quán)利要求1所述的裝置，其中所述頂部電極材料包括Ti、W、Mo、Al、Ta、Cu、Pt、 Ir、La、Ni與Ru等材料之一，或上述材料合金之一。
12.如權(quán)利要求1所述的裝置，其中所述頂部電極材料包括陶瓷。
13.如權(quán)利要求1所述的裝置，其中所述內(nèi)襯包括從氮化鉭、氮化鈦與氮化鎢所選擇的合金。
14.如權(quán)利要求1所述的裝置，其中所述核心包括從W、Cu、Pt、Ru、Ir與其合金所選擇 的材料。
全文摘要
一種存儲器單元裝置，這種裝置包括存儲材料，可通過施加能量在第一與第二(頂部與底部)電極，改變電性；其中該頂部電極包括較大的主體部分與作用部。該存儲材料以層狀沉積在底部電極層之上，同時頂部電極的作用部基底與存儲材料的表面小區(qū)域具有電接觸。制作上述裝置的方法也在其中描述。
文檔編號H01L45/00GK102097587SQ201010589519
公開日2011年6月15日 申請日期2007年9月6日 優(yōu)先權(quán)日2006年9月11日
發(fā)明者龍翔瀾 申請人:旺宏電子股份有限公司