專利名稱：具有內電極的積層式晶片型電子元件的制作方法
技術領域：
本實用新型涉及一種具有內電極結構積層式晶片型電子元件，特別是一種元件內部埋設具有中間以電介質呈上下間隔重疊部分的疊層式薄片狀內電極的積層式晶片型電子元件。
背景技術：
積層式晶片型電子元件通常利用淋膜及印刷疊層方法逐層堆疊而成，在此制造過程中，尤以電極的印刷疊層是分層且不同時進行，疊層時的對位精密度一直是令業(yè)者頭痛的問題。特別是近年來晶片型電子零件由微米單位進入納米單位，晶片的尺寸因此愈來愈小，所要求的精度也愈來愈高，生產過程上往往極微的誤差常會造成產品品質的不均，導致產品良率下降。就積層式晶片陶瓷電容器(MLCC)而言，疊層時對位的偏移便會造成內電極的重疊面積改變，而重疊面積的改變即造成電容量的變化，此則所生產的積層電容器，其容量分布無法集中或不均，產品合格率因而降低。另外，就積層式晶片型突抑制器為例而言，內電極上下對位的偏差，也同樣會造成內部電容量分布問題，因此，如何精確的控制積層式晶片型電子元件于疊層時的對位精密度成為生產上重要的課題。
會造成晶片疊層上下對位困難的主因乃一般的晶片型元件的內電極結構如圖5A、圖5B所示，在元件10內部具有一對分別自兩呈層次差相對延伸而在相遇端具有間隔重疊部分A的同寬同長且互相對稱的薄片型導體即內電極20A，20B，及位于此二電極之間的介電材料夾層30，此種設計方式的電極結構，只要在生產過程中有縱、橫(x，y)任何方向的對位偏差或誤差，便會造成上、下電極的重疊面積A的改變(見圖5A的假想線表示部份)，導致電極間電容量的變化。然而，這種晶片型電子元件的生產，是隨移位、逐層疊層印刷、烘干等不同步驟達成，由于多次變換位置疊層，加工誤差的發(fā)生自屬難免，加上機具、儀器等的誤差及累進誤差，欲完全消除此等誤差自屬不可能。既然誤差無法避免，如何在不更新現(xiàn)有設備及變更現(xiàn)有生產線的下，能設法將此誤差吸收，使在生產中即使發(fā)生所容許的范圍內的誤差亦不會影響原設定的電極的重疊面積，不失為一最經濟有效的解決方案。

發(fā)明內容
本實用新型的主要目的是提供一種積層式晶片型電子元件的內電極結構。其以介電質夾層呈上、下層間隔重疊部分，至少有一部分形成十字形交叉狀。
本實用新型的上述目的是這樣實現(xiàn)的，一種具有內電極的積層式晶片型電子元件，包括一薄片狀元件本體，至少一對在本體內部呈不同層次疊層且具有部分呈間隔狀重疊的內電極，及設于此對內電極之間的介電質夾層；其特征在于，該對內電極分別自本體的兩端向內中部呈上、下平行延伸，在相遇的內電極的自由端部形成至少一個呈十字形立體交叉狀的間隔重疊部。
藉此配置，使電子元件在生產過程中，即使印刷疊層發(fā)生縱向或橫向或其兩向的對應偏移誤差，可由交叉部吸收，而維持電極的重疊面積不變，因而可維持產品的品質精度。
本實用新型的上述目的還可以這樣實現(xiàn)，一種陣列型積層式晶片型電子元組件，其特征在于包括一長片方形共同本體，兩組各包括同數的多個分別相對排在本體的二相對邊呈上下平行對應且對稱的上內電極和下內電極的內電極群，一設于上述二組內電極群的一組的前方與此電極群成垂直沿共同本體全長延伸的一共同電極，一設于上述二組內電極群的另一組的前方同一平面上且與此電極群成垂直沿共同本體全長延伸的另一共同電極，分別設于此兩個共同電極的兩端的共同接點，及分別設于二內電極群的各內電極的外端的獨立接點；其中，各內電極的前端部與前方的非在同一平面上的相對共同電極形成十字形立體交叉狀的間隔重疊部。
藉此構成，能制造品質優(yōu)良的更高等級的產品，同時能提升產效率及產品的合格率。
本實用新型的其他目的、功效及特點，將可從結合附圖對本實用新型的詳細說明中變得更加清楚。


圖1顯示了本實用新型電子元件的第一實施形態(tài)，其中圖1A是俯視圖，圖1B是I-I線剖視圖；圖2顯示了本實用新型電子元件的第二實施形態(tài)，其中圖2A是俯視圖，圖2B是II-II線剖視圖；圖3顯示了本實用新型電子元件的第三實施形態(tài)，其中圖3A是俯視圖，圖3B是III-III線剖視圖；圖4顯示了本實用新型電子元件的第四實施形態(tài)，其中圖4A是俯視圖，圖4B是IV-IV線剖視圖，圖4C和圖4D分別顯示了具內電極結構的上、下堆疊層；圖5A及圖5B分別是傳統(tǒng)的具內電極的積層式晶片型電子元件的俯視圖及剖視圖。
附圖標記說明1本體；2a、2b內電極；A、A’重疊部；3、3a、3b介電質夾層(介電層)；X、X’陣列型元組件；E1～E4晶片型元件；2C、2C’共同電極；4a、4b共同接點；5a、5b獨立接點。
具體實施方式
首先，請參照圖1A、圖1B所示的本實用新型的第一實施形態(tài)，在此形態(tài)的積層式晶片型電子元件E1包括一薄片狀本體1，一對在本體1內部呈層次疊層并具有部分保留間隔重疊A的上、下內電極2a，2b，及設于此對內電極2a，2b之間的介電質夾層(簡稱介電層)3。內電極2a，2b分別自本體1的兩端往內中部上下平行延伸，而在此相遇的自由端形成立體交叉狀的重疊部A。在此例中，內電極之一，例如2a形成L字型并位于另一形成ㄇ字型的內電極2b的上方，而重疊部A形成十字形交叉，交叉部的縱橫二軸的突出端突出量x及y，即為容許二電極2a，2b疊層時對位偏移的誤差量，在此誤差量范圍內的縱、橫二向偏移均不會影響重疊部A的面積大小。
圖2A、圖2B顯示了本實用新型的第二實施形態(tài)，在此凡與第一實施形態(tài)相同或相當的構件或部分皆使用同一標記表示。按本實施例中，除了內電極2a，2b采用相同形狀但互相倒置的ㄇ字型電極外，其他部分基本上相同。由于二互相倒置的ㄇ字型電極2a，2b的終端部恰與對對應的電極2b，2a之間中部份呈交叉狀，而形成二個十字形交叉的重疊部A，A’。此實施例，如發(fā)生縱橫任何一方向或二方向的對位偏移，其偏移量(誤差量)亦同樣可由交叉部吸收。
圖3A、圖3B顯示了本實用新型的第三實施形態(tài)，此形態(tài)將圖1所示第一形態(tài)的多個元件(本例為四個)A1-A4并排呈一排且構成一體，而成為薄片狀陣列型積層式晶片型的組件X1，可供多個關聯(lián)的電子元件聯(lián)接使用。
圖4A、圖4B顯示了本實用新型的第四實施例形態(tài)，此為前述陣列型元組件的變形例，具有前述陣列型元組件X1的雙倍密度的內電極結構的積層式晶片型元組件X2。具體而言，在長片型共同本體1內設有多個沿本體1的一長邊并排的上內電極2a，沿本體1的另一長邊并非與上內電極2a同數的下內電極2b位于與上電極2a同一平面上，且于其前方沿本體1。全長延伸的共同電極2c位于與下電極2b同一平面上，且于其前方沿本體1全長延伸的另一共同電極2c’，設于本體1的兩端分別連接上述共同電極2c，2c’的各端的共同接點4a，4b，及設于各個內電極2a，2b的外端的獨立接點5a，5b。此形態(tài)的陣列型元組件X2，可利用如圖4C、圖4D所示具有呈對稱形的上、下內電極結構交互上堆疊而成，二內電極群之間必須有一介電層，一如前述，各電極2a，2b與共同電極2c，2c’的重疊部份亦形成十字形交叉的重疊部。
依第三及第四實施形態(tài)的陣列型積層式晶片型元件X1，X2，因各內電極結構均具有重疊面積完全相同的十字形交叉的間隔重疊部A，疊層時所產生的對位偏差，均可由交叉部吸收。
在第一至第四實施形態(tài)所述的電子元件，可為電容器、突波抑制器、陣列型電容器、陣列型突波抑制器等具有內電極的元件。
本實用新型因具有如上述構成的內電極結構，因此，在生產過程的疊層作業(yè)中如發(fā)生在容許最大標準差范圍內的對位偏差，也不會影響到每一顆晶片元件的內部電極的有效面積，在此情形下仍可維持各元件的有效面積完全相同，而不會受生產設備的精度的限制，尤其重要的是，可以利用現(xiàn)有生產設備及生產線，便能制造更高等級及高品質產品，不但可大幅減少設備的投資金額，又能提升生產效率及提高產品的良率。
以上僅就較基本可行的實施例加以說明，但本領域熟練技術人員顯然可知在本實用新型的精神及原理下還可作種種變形與修飾，例如，在可形成至少一個十字形交叉的重疊部下，將內電極的形成，大小改變，將陣列型元件的內電極的數量排列、組合變化等等，凡此種變形、修飾均應視為本實用新型的保護范圍。
權利要求1.一種具有內電極的積層式晶片型電子元件，包括一薄片狀元件本體，至少一對在本體內部呈不同層次疊層且具有部分呈間隔狀重疊的內電極，及設于此對內電極之間的介電質夾層；其特征在于，該對內電極分別自本體的兩端向內中部呈上、下平行延伸，在相遇的內電極的自由端部形成至少一個呈十字形立體交叉狀的間隔重疊部。
2.依權利要求1所述的積層式晶片型電子元件，其特征在于，電子元件為電容器或突波抑制器。
3.一種利用權利要求1-2所述的具有內電極的積層式晶片型電子元件的陣列型積層式晶片型電子元組件，其特征在于多個所述的晶片型電子元件并排成一排，且各本體形成為一體。
4.一種陣列型積層式晶片型電子元組件，其特征在于包括一長片形共同本體，兩組各包括同數的多個分別相對排在本體的二相對邊呈上下平行對應且對稱的上內電極和下內電極的內電極群，一設于上述二組內電極群的一組的前方與此電極群成垂直沿共同本體全長延伸的一共同電極，一設于上述二組內電極群的另一組的前方同一平面上且與此電極群成垂直沿共同本體全長延伸的另一共同電極，分別設于所述二共同電極兩端的共同接點，及分別設于二內電極群的各內電極的外端的獨立接點；其中，各內電極的前端部與前方的非在同一平面上的相對共同電極形成十字形交叉的間隔重疊部。
5.依權利要求2或3所述的的陣列型積層式晶片型電子元組件，其特征在于，電子元組件為陣列型電容器或陣列型突波抑制器。
專利摘要本實用新型是一種具有內電極的積層式晶片型電子元件，包括一薄片狀元件本體，至少一對在本體內部呈不同層次疊層且具有部分呈間隔狀重疊的內電極，及設于此對內電極之間的介電質夾層；其特征在于，該對內電極分別自本體的兩端向內中部呈上、下平行延伸，在相遇的內電極的自由端部形成至少一個呈十字形立體交叉狀的間隔重疊部。藉此，使內電極在印刷積層時所發(fā)生縱向及/或橫向的對位偏移誤差，可由交叉部吸收，而維持內電極的重疊面積不變。
文檔編號H01G4/30GK2838011SQ200420122230
公開日2006年11月15日 申請日期2004年12月31日 優(yōu)先權日2004年12月31日
發(fā)明者李坤龍 申請人:立昌先進科技股份有限公司