專利名稱：芯片結(jié)構(gòu)及其芯片接合結(jié)構(gòu)與制造方法
技術(shù)領(lǐng)域：
本發(fā)明是關(guān)于一種芯片結(jié)構(gòu)及其芯片接合結(jié)構(gòu)與制造方法；具體而言，本發(fā)明是關(guān)于一種可防止短路的芯片結(jié)構(gòu)及其制造方法，以及使用此芯片結(jié)構(gòu)的芯片接合結(jié)構(gòu)及其制造方法。
背景技術(shù)：
隨著集成電路(integrated circuit, IC)工藝的進(jìn)步，現(xiàn)今的集成電路產(chǎn)品，尤其是中央處理器(CPU)、記憶體等精密度較高者，其工藝技術(shù)已經(jīng)達(dá)到了數(shù)十納米(nm)的等級(jí)。近來所發(fā)布的22納米工藝中，晶圓中的單一晶粒(die)已經(jīng)小到可以在指甲大小的面積中容納超過四億個(gè)電晶體元件。運(yùn)用于液晶顯示器(LCD)模塊工藝的玻璃覆晶(Chip On Glass, COG)技術(shù)，一般是利用異向性導(dǎo)電膠膜(Anisotropic Conductive Film，ACF)將驅(qū)動(dòng)芯片(driver chip) 與玻璃基板相接合而設(shè)置于其上。圖1為已知的芯片與玻璃基板連接的示意圖。如圖1所示，芯片1通過異向性導(dǎo)電膠膜2連接玻璃基板3，其中芯片1的凸塊(bump)4通過異向性導(dǎo)電膠膜2中的導(dǎo)電粒子5與玻璃基板3的導(dǎo)電膜層6電性連接。在一般狀況下，導(dǎo)電粒子5僅會(huì)在相對(duì)應(yīng)的凸塊4與導(dǎo)電膜層6之間形成電性連接。然而，在如前所述的集成電路工藝朝向元件密集化發(fā)展的趨勢(shì)下，芯片1的凸塊4間的間距也相應(yīng)地往越來越小的趨勢(shì)發(fā)展，因而增加了凸塊4之間通過導(dǎo)電粒子5非正常的導(dǎo)通而造成短路的機(jī)會(huì)。如圖1所示，兩個(gè)相鄰的凸塊4之間的導(dǎo)電粒子5排列形成短路8。為了解決上述由兩個(gè)相鄰?fù)箟K4之間因?qū)щ娏Ｗ?所造成的短路問題，一般的作法是多加一個(gè)光罩工藝來形成絕緣層于凸塊上，以達(dá)到兩個(gè)凸塊4之間相互絕緣的效果。 然而這種作法需要多耗費(fèi)一個(gè)光罩工藝的時(shí)間與成本，在今日講求工藝的高效率、低成本的趨勢(shì)下，并不是一個(gè)理想的作法。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種芯片結(jié)構(gòu)及其制造方法，利用凸塊材料本身特性與反應(yīng)物進(jìn)行反應(yīng)而形成絕緣層，強(qiáng)化防止短路的效應(yīng)。本發(fā)明的另一目的在于提供一種芯片結(jié)構(gòu)及其制造方法，以氧化處理的方式加強(qiáng)絕緣的效果，以避免其使用時(shí)產(chǎn)生短路。本發(fā)明的又一個(gè)目的在于提供一種芯片接合結(jié)構(gòu)及其制造方法，避免先前技術(shù)中由導(dǎo)電粒子所造成的短路問題，并節(jié)省工藝的時(shí)間與成本，以符合今日講求工藝高效率、低成本的趨勢(shì)。本發(fā)明的芯片結(jié)構(gòu)包含芯片、凸塊及絕緣層。復(fù)數(shù)個(gè)凸塊設(shè)置于芯片上，分別包含彼此相連接且具有不同的活性的第一凸塊部及第二凸塊部。本發(fā)明以對(duì)凸塊進(jìn)行化學(xué)反應(yīng) (例如氧化)處理的方式，使絕緣層形成于第一凸塊部與第二凸塊部中具有較高活性者的表面上，提供絕緣以避免相鄰的凸塊之間產(chǎn)生短路。配合異向性導(dǎo)電膠的使用而將使用此芯片結(jié)構(gòu)的芯片設(shè)置于玻璃基板上時(shí)，可避免導(dǎo)電膠中的導(dǎo)電粒子在相鄰的凸塊之間造成短路。


圖1為已知的芯片與玻璃基板連接的示意圖；圖2為本發(fā)明芯片結(jié)構(gòu)的一實(shí)施例的示意圖；圖3為本發(fā)明芯片接合結(jié)構(gòu)的一實(shí)施例的示意圖；以及圖4為本發(fā)明芯片接合結(jié)構(gòu)的另一實(shí)施例的示意圖。主要元件符號(hào)說明10 芯片20 凸塊21第一凸塊部22第二凸塊部30絕緣層40 基板41導(dǎo)電膜層50導(dǎo)電層51絕緣膠材52導(dǎo)電粒子53導(dǎo)通路徑
具體實(shí)施例方式本發(fā)明提供一種芯片結(jié)構(gòu)及其芯片接合結(jié)構(gòu)與制造方法。在較佳實(shí)施例中，本發(fā)明的芯片結(jié)構(gòu)及其制造方法使用于薄膜電晶體液晶顯示器(thin filmtransistor liquid crystal display, TFT-IXD)工藝、半導(dǎo)體工藝等類似的工藝中，本發(fā)明的芯片接合結(jié)構(gòu)及其制造方法則可以配合玻璃覆晶技術(shù)使用。然而在其他實(shí)施例中，本發(fā)明的芯片結(jié)構(gòu)、芯片接合結(jié)構(gòu)以及其制造方法可以應(yīng)用于有塑膠外殼封裝的集成電路及其連接設(shè)置。圖2為本發(fā)明芯片結(jié)構(gòu)的一實(shí)施例的示意圖。如圖2所示，此芯片結(jié)構(gòu)包含芯片 10、凸塊20及絕緣層30。芯片10可以為半導(dǎo)體晶圓的晶粒(die)或經(jīng)封裝的集成電路。 凸塊20設(shè)置于芯片10上，包含彼此相連接的第一凸塊部21及第二凸塊部22，其中第一凸塊部21具有比第二凸塊部22高的活性。在較佳實(shí)施例中，第一凸塊部21為柱狀體，第二凸塊部22為形成于第一凸塊部21表面的惰性金屬層。在本實(shí)施例中，第一凸塊部21采用銅材質(zhì)，第二凸塊部22則采用黃金材質(zhì)；然而在其他實(shí)施例中，第一凸塊部21可采用例如鋁等其他活性金屬材質(zhì)，第二凸塊部22則可采用其他惰性金屬材質(zhì)。絕緣層30包含第一凸塊部21及第二凸塊部22中具有較高活性的第一凸塊部21的元素，例如銅，較佳是通過使整個(gè)凸塊20與反應(yīng)物進(jìn)行反應(yīng)而使得絕緣層30僅形成于凸塊20的一部分，亦即活性較高的第一凸塊部21的周緣表面。絕緣層30具有一定的厚度，以達(dá)到絕緣的效果。當(dāng)使用晶圓(wafer)工藝等類似的工藝來制造圖2所示的芯片結(jié)構(gòu)時(shí)芯片10可通過半導(dǎo)體工藝來制造，因此可為晶圓上的晶粒。凸塊20的第一凸塊部21與第二凸塊部22可采用半導(dǎo)體工藝中的晶圓處理流程的沉積(exposition)、微影(photolithography)、 蝕刻(etching)等步驟形成于芯片10上。絕緣層30可以利用第一凸塊部21與第二凸塊部22活性不同的特性，以直接使凸塊20與反應(yīng)物進(jìn)行反應(yīng)的方式形成于第一凸塊部21周緣的表面。在其他實(shí)施例中，可以僅使部分的凸塊與反應(yīng)物進(jìn)行反應(yīng)，交錯(cuò)地形成絕緣層于相鄰的凸塊上，而使相鄰的兩個(gè)凸塊之間至少有一個(gè)絕緣層可以提供絕緣(見圖4)。在較佳實(shí)施例中，可采用氧氣作為反應(yīng)物，以形成氧化膜層于第一凸塊部21表面而作為絕緣層30 ；然而在其他實(shí)施例中，可采用例如氮?dú)獾绕渌麣怏w作為反應(yīng)物，以形成氮化膜層等其他類型的膜層于第一凸塊部21表面而作為絕緣層30。在本實(shí)施例中，絕緣層30為形成于銅材質(zhì)的第一凸塊部21表面的氧化銅層。由于氧化銅電絕緣的特性，第一凸塊部21表面的氧化銅層可達(dá)到絕緣的效果。進(jìn)行氧化反應(yīng)的方式可以采用在電漿工藝 (plasmaprocessing)中于電漿室內(nèi)通入氧氣，或采用一般常用的高溫?zé)崽幚淼确绞健D3為本發(fā)明芯片接合結(jié)構(gòu)的一實(shí)施例的示意圖。如圖3所示，此芯片接合結(jié)構(gòu)包含芯片10、凸塊20、絕緣層30、基板40及導(dǎo)電層50，其中芯片10、凸塊20及絕緣層30的結(jié)構(gòu)以及彼此之間的結(jié)構(gòu)關(guān)系如前所述?；?0則包含相隔設(shè)置的復(fù)數(shù)個(gè)導(dǎo)電膜層41，每個(gè)凸塊20對(duì)應(yīng)于一個(gè)導(dǎo)電膜層41。導(dǎo)電層50連接于基板40與芯片10之間，其中包含絕緣膠材51及多個(gè)導(dǎo)電粒子52，使各凸塊20的第二凸塊部22通過導(dǎo)電粒子52與對(duì)應(yīng)的導(dǎo)電膜層41相互電性連接。在較佳實(shí)施例中，基板40可為玻璃材質(zhì)，導(dǎo)電膜層41可為形成于基板40上的金屬電極層，導(dǎo)電層50則可采用異方性導(dǎo)電膠膜；然而在其他實(shí)施例中，可分別采用其他材質(zhì)。如圖3所示，即使兩個(gè)凸塊20之間的導(dǎo)電粒子52排列形成導(dǎo)通路徑53，也可以通過形成于第一凸塊部21周緣的絕緣層30所提供的絕緣使得兩個(gè)相鄰的凸塊20的第一凸塊部21之間不會(huì)形成短路，因而避免了先前技術(shù)中兩個(gè)相鄰的凸塊20之間容易出現(xiàn)短路的問題。當(dāng)使用玻璃覆晶技術(shù)等類似的工藝來制造圖3所示的芯片接合結(jié)構(gòu)時(shí)可提供玻璃基板作為基板40，此時(shí)導(dǎo)電膜層41可為形成于玻璃基板上的金屬電極層。芯片10可通過半導(dǎo)體工藝來制造，因此可為晶圓上的晶粒。凸塊20可采用半導(dǎo)體工藝中的晶圓處理流程的沉積、微影、蝕刻等步驟形成于于芯片10上。絕緣層30可通過直接使凸塊20與反應(yīng)物進(jìn)行反應(yīng)而形成于活性較高的第一凸塊部21的周緣表面。基板40與芯片10之間可利用例如異方性導(dǎo)電膠膜的導(dǎo)電層50來相互連接，此時(shí)導(dǎo)電層50中所包含的導(dǎo)電粒子52中有一部分夾設(shè)于凸塊20與對(duì)應(yīng)的導(dǎo)電膜層41之間，達(dá)到使兩者相互電性連接的效果。形成于每個(gè)凸塊的第一凸塊部周緣的絕緣層所提供的絕緣使得兩個(gè)相鄰的凸塊的第一凸塊部之間不會(huì)形成短路，因而避免了先前技術(shù)中兩個(gè)相鄰的凸塊之間容易出現(xiàn)短路的問題，同時(shí)也節(jié)省了先前技術(shù)中多加一個(gè)光罩工藝來形成絕緣層于凸塊上的時(shí)間與成本，符合今日講求工藝的高效率、低成本的趨勢(shì)。在前述實(shí)施例中，每個(gè)凸塊20上皆形成有絕緣層30 ；然而在其他實(shí)施例中，可以僅于部分凸塊20上形成絕緣層30。如圖4所示，可以交錯(cuò)地形成絕緣層30于相鄰的凸塊 20上，而使相鄰的兩個(gè)凸塊20之間至少有一個(gè)絕緣層30可以提供絕緣。此時(shí)，形成于相鄰的兩個(gè)凸塊20之間的導(dǎo)通路徑53同樣也不會(huì)造成短路。本發(fā)明已由上述相關(guān)實(shí)施例加以描述，然而上述實(shí)施例僅為實(shí)施本發(fā)明的范例。必需指出的是，已揭露之實(shí)施例并未限制本發(fā)明的范圍。相反地，包含于申請(qǐng)專利范圍之精神及范圍之修改及均等設(shè)置均包含于本發(fā)明的范圍內(nèi)。
權(quán)利要求
1.一種芯片結(jié)構(gòu)，包含-H-* LL一心片；至少一凸塊，設(shè)置于該芯片，該凸塊包含一第一凸塊部及一第二凸塊部彼此連接且具有不同的活性；以及一絕緣層，包含該第一凸塊部及該第二凸塊部中具有較高活性者的元素，并形成于該第一凸塊部及該第二凸塊部中具有較高活性者的表面。
2.一種芯片接合結(jié)構(gòu)，包含一基板，包含相隔設(shè)置的復(fù)數(shù)個(gè)導(dǎo)電膜層； 一芯片，具有復(fù)數(shù)個(gè)凸塊對(duì)應(yīng)于該些導(dǎo)電膜層；以及一導(dǎo)電層，連接于該基板與該芯片之間，其中該導(dǎo)電層包含復(fù)數(shù)個(gè)導(dǎo)電粒子使各該凸塊與對(duì)應(yīng)的該導(dǎo)電膜層相互電性連接；其中，該些凸塊中的至少其中一個(gè)凸塊的一部分與一反應(yīng)物形成一絕緣層于其部分表
3.如權(quán)利要求2所述的芯片接合結(jié)構(gòu)，其中該凸塊包含一第一凸塊部及一第二凸塊部彼此連接且具有不同的活性，且該絕緣層僅形成該第一凸塊部及該第二凸塊部中具有較高活性者的表面。
4.如權(quán)利要求3所述的芯片接合結(jié)構(gòu)，其中該第一凸塊部具有比該第二凸塊部高的活性，且該第二凸塊部包含一惰性金屬層，是通過該些導(dǎo)電粒子與該導(dǎo)電膜層相互電性連接。
5.如權(quán)利要求4所述的芯片接合結(jié)構(gòu)，其中該惰性金屬層包含黃金，且該第一凸塊部包含銅。
6.一種芯片結(jié)構(gòu)的制造方法，包含提供一芯片；設(shè)置至少一凸塊于該芯片，其中該凸塊包含一第一凸塊部及一第二凸塊部彼此連接， 且該第一凸塊部位于接近該芯片的一端，該第二凸塊部位于遠(yuǎn)離該芯片的一端，其中該第一凸塊部具有比該第二凸塊部還高的活性；以及使該凸塊與一反應(yīng)物進(jìn)行反應(yīng)，以形成一絕緣層僅于該第一凸塊部的表面。
7.—種芯片接合結(jié)構(gòu)的制造方法，該方法包含下列步驟提供一基板，包含相隔設(shè)置的復(fù)數(shù)個(gè)導(dǎo)電膜層；提供一芯片，具有復(fù)數(shù)個(gè)凸塊對(duì)應(yīng)于該些導(dǎo)電膜層；使該些凸塊與一反應(yīng)物進(jìn)行反應(yīng)，以形成一絕緣層于該些凸塊中的至少一個(gè)凸塊的一部分；以及設(shè)置一導(dǎo)電層，使該導(dǎo)電層連接于該基板與該芯片之間，其中該導(dǎo)電層包含復(fù)數(shù)個(gè)導(dǎo)電粒子使各該凸塊與對(duì)應(yīng)的該導(dǎo)電膜層相互電性連接。
8.如權(quán)利要求7所述的芯片接合結(jié)構(gòu)的制造方法，其中該凸塊包含一第一凸塊部及一第二凸塊部，且該第一凸塊部及該第二凸塊部彼此連接且具有不同的活性，其中形成該絕緣層的步驟包含氧化該凸塊，使該絕緣層僅形成于該第一凸塊部及該第二凸塊部中具有較高活性者的表面。
9.如權(quán)利要求8所述的芯片接合結(jié)構(gòu)的制造方法，其中該第一凸塊部具有比該第二凸塊部高的活性，其中設(shè)置該導(dǎo)電層的步驟包含使該第二凸塊部通過該些導(dǎo)電粒子與該導(dǎo)電膜層相互電性連接的方式來設(shè)置該導(dǎo)電層。
10.如權(quán)利要求8所述的芯片接合結(jié)構(gòu)的制造方法，其中該第二凸塊部包含黃金，且該第一凸塊部包含銅。
全文摘要
本發(fā)明提供一種芯片結(jié)構(gòu)及其芯片接合結(jié)構(gòu)與制造方法。此芯片結(jié)構(gòu)包含芯片、凸塊及絕緣層。復(fù)數(shù)個(gè)凸塊設(shè)置于芯片上，分別包含彼此相連接且具有不同的活性的第一凸塊部及第二凸塊部。本發(fā)明以對(duì)凸塊進(jìn)行化學(xué)反應(yīng)處理的方式，使絕緣層形成于第一凸塊部與第二凸塊部中具有較高活性者的表面上，以此避免相鄰的凸塊之間產(chǎn)生短路。
文檔編號(hào)H01L23/485GK102237329SQ201010167239
公開日2011年11月9日 申請(qǐng)日期2010年4月27日 優(yōu)先權(quán)日2010年4月27日
發(fā)明者林青山 申請(qǐng)人:瑞鼎科技股份有限公司