專利名稱：一種制備體硅圍柵金屬半導(dǎo)體場效應(yīng)晶體管的方法
技術(shù)領(lǐng)域：
本發(fā)明屬于微電子納米尺度互補(bǔ)金屬氧化物半導(dǎo)體器件(CMOS)及極大規(guī)模 集成技術(shù)領(lǐng)域，特別是指一種基于準(zhǔn)平面工藝制備體硅圍柵金屬半導(dǎo)體場效應(yīng)晶體管 (MOSFETs)的方法。
背景技術(shù)：
納米CMOS器件繼續(xù)按照Moore定律向前發(fā)展，持續(xù)縮小平面體硅器件的尺寸遇到 了嚴(yán)峻的挑戰(zhàn)，各種新結(jié)構(gòu)器件應(yīng)運(yùn)而生，器件的柵結(jié)構(gòu)從最初的單柵發(fā)展到雙柵、三柵， 到完全包圍溝道的圍繞柵結(jié)構(gòu)，柵控能力和抑制短溝道效應(yīng)的能力隨著柵的數(shù)目的增多而 不斷增強(qiáng)。具有包圍溝道結(jié)構(gòu)和準(zhǔn)彈道輸運(yùn)特征的納米線圍柵MOSFET由于有很強(qiáng)的柵控 能力和縮小尺寸的能力而成為集成電路技術(shù)發(fā)展預(yù)測路線圖22nm及其以下技術(shù)節(jié)點(diǎn)的有 力競爭者。目前國內(nèi)外有初步研究成功制備了納米線圍柵MOSFET的報道，表明圍柵納米線 結(jié)構(gòu)有近乎完美的抑制短溝道效應(yīng)的能力、優(yōu)異的驅(qū)動性能和關(guān)態(tài)特性。由于SOI襯底存 在天然的BOX氧化層作為犧牲層，制備圍柵結(jié)構(gòu)更為容易，因此還是以SOI襯底為主。但是 采用體硅襯底相對SOI襯底有非常明顯的優(yōu)勢一 )消除了 SOI襯底存在自加熱效應(yīng)和浮體效應(yīng)；二)避免了復(fù)雜的源漏工程以降低源漏寄生電阻；三)普通體硅襯底的價格較SOI圓片要便宜許多；四)與傳統(tǒng)體硅工藝完全兼容。在體硅上制備圍柵器件主要的困難在于形成犧牲層，迄今為止，為數(shù)不多的報道 的采用體硅襯底的制備方法或需要復(fù)雜且昂貴的外延SiGe作為犧牲層的大馬士革假柵工 藝，或直接各向同性刻蝕Si而造成對襯底的污染，另外還無可避免地造成了大的寄生電容 電阻，更重要的是，復(fù)雜的立體工藝大大加大了制備的難度，很難借用已有成熟的主流平面 工藝。這些都存在明顯的缺點(diǎn)和進(jìn)一步縮小尺寸的局限性。制備體硅圍柵納米線M0SFET，還有很多的問題要解決。在選擇具體實(shí)施方案時首 先要考慮很多因素，比如(1)與CMOS工藝的兼容性要好，應(yīng)盡量避免造成工藝的不確定性和增加工藝難 度，如果采用準(zhǔn)平面工藝可借鑒已有的平面工藝技術(shù)，大大降低工藝的風(fēng)險和不確定性；(2)工藝的簡化，可靠性和可重復(fù)性。工藝的簡化對于提高成品率至關(guān)重要。要降 低線邊緣粗糙度、膜厚的非均勻性，盡可能地減小工藝浮動對器件性能的影響；(3)進(jìn)一步縮小尺寸的能力。有必要尋找新的、易于集成到平面CMOS工藝中去的體硅納米線圍繞柵MOSFETs的 制備方法。

發(fā)明內(nèi)容
本發(fā)明目的在于提供一種易于集成的、與平面CMOS工藝兼容性好的體硅圍柵金 屬半導(dǎo)體場效應(yīng)晶體管(MOSFETs)的制備方法。為了實(shí)現(xiàn)上述目的，本發(fā)明提供的基于準(zhǔn)平面工藝制備體硅圍柵納米線金屬半導(dǎo) 體場效應(yīng)晶體管的方法，其主要步驟是1) N阱和P阱形成；2)場區(qū)光刻，場區(qū)注入，局部氧化隔離或淺槽隔離；3)墊積緩沖SiO2氧化層/SiN介質(zhì)層；4)正性電子束曝光并刻蝕介質(zhì)層形成凹槽；5)墊積緩沖SiO2氧化層和SiN并刻蝕形成側(cè)墻；6)各向同性刻蝕Si;7)第一步干氧氧化；8)濕法腐蝕去除剩余的SiN ；9)第二步干氧氧化形成納米線；10)墊積并各向異性刻蝕硅酸四乙酯或低溫墊積氧化物，然后平坦化表面；11)濕法刻蝕各向同性釋放納米線；12)淀積柵介質(zhì)；13)淀積柵電極材料；14)各向異性刻蝕柵電極；15)各向同性刻蝕柵電極；16)源漏延伸區(qū)注入；17)各向同性淀積SiN并各向異性刻蝕形成側(cè)墻；18)源漏深注入；19)形成硅化物；20)金屬化；所述的方法中，所述步驟3中淀積緩沖SiO2氧化層厚度為5-50nm，墊積SiN厚度 為 20-800nm。所述的方法中，所述步驟4中正性電子束曝光采用正性電子束光刻膠；相鄰的介 質(zhì)凹槽的刻蝕采用氟基反應(yīng)離子刻蝕；相鄰的硅凹槽的刻蝕采用氯基反應(yīng)離子刻蝕。所述的方法中，所述步驟5中墊積的緩沖氧化層厚度為5-15nm和SiN厚度為 20-80nm并刻蝕形成側(cè)墻；所述的方法中，所述步驟6中各向同性刻蝕Si深度為20-80nm。所述的方法中，所述步驟7中干氧氧化的厚度為40-100nm，步驟9中干氧氧化的厚 度為 10-60nm。所述的方法中，所述步驟10中墊積并各向異性刻蝕較厚的硅酸四乙酯或低溫墊 積氧化物100nm-2000nm，然后平坦化表面。所述的方法中，所述步驟12中柵介質(zhì)的等效氧化層厚度為6至40人，柵介質(zhì)為 SiON, HfON,HfAlO,HfAlON, HfTaO, HfTaON, HfSiO, HfSiON, HfLaO 或 HfLaON ；柵介質(zhì)層可通 過低壓化學(xué)氣相沉積、物理氣相淀積、金屬有機(jī)化學(xué)氣相沉積或者原子層淀積形成。
所述的方法中，所述步驟13中柵電極材料為W、Ti、Ta、Mo、TiN、TaN、HfN或MoN; 柵電極材料可采用低壓化學(xué)氣相淀積、金屬有機(jī)化學(xué)氣相沉積或者原子層淀積形成，厚度 為 1000 至 2000 Ac所述的方法中，所述步驟15中以柵介質(zhì)層為硬掩膜各向同性刻蝕柵材料，橫向刻 蝕深度為10-150nm。本發(fā)明消除了自加熱效應(yīng)和浮體效應(yīng)，具有更低的成本，完全采用傳統(tǒng)的基于準(zhǔn) 平面的自頂向下工藝實(shí)現(xiàn)了與CMOS平面工藝的良好兼容，并且易于集成，有利于抑制短溝 道效應(yīng)，推動MOSFETs尺寸往小尺寸方向發(fā)展。


圖l(a)_(j)給出了本方法的懸浮納米線的制備步驟；其中(a)為墊積預(yù)氧/SiN介質(zhì)層；(b)為正性電子束曝光并刻蝕兩個凹槽；(c)為化學(xué)氣相墊積的緩沖氧化層厚度和SiN ；(d)為各向異性刻蝕Si02/SiN疊層形成側(cè)墻；(e)為各向異性刻蝕Si ；(f)為第一次干氧氧化；(g)為濕法各向同性刻蝕去除SiN ；(h)為第二次干氧氧化，應(yīng)力限制作用形成納米線；(i)為各向同性墊積并刻蝕氧化物(TE0S或LT0)介質(zhì)層，并對表面進(jìn)行平坦化；(j)為濕法腐蝕氧化物釋放納米線。圖2給出了器件制備工藝流程所用的版圖。圖中各組件符號說明IOlSi襯底；102緩沖SiO2氧化層；103SiN介質(zhì)層；104兩個相鄰的凹槽；105SiN側(cè) 墻；106側(cè)墻緩沖SiO2氧化層；107第一次氧化SiO2氧化層；108第二次氧化SiO2氧化層； 109Si納米線；110氧化物(TE0S或LT0)介質(zhì)層；201有源區(qū)版；202相鄰凹槽版；203柵版； 204接觸版。
具體實(shí)施例方式本發(fā)明的制備步驟如下1)雙阱工藝，推阱2)局部氧化(LOCOS)隔離或淺槽(STI)隔離；3)墊積緩沖SiO2氧化層/SiN介質(zhì)層；4)正性電子束曝光并刻蝕凹槽；5)各向同性墊積緩沖SiO2氧化層和SiN薄膜并對其各向異性刻蝕形成側(cè)墻；6)各向同性刻蝕Si;7)第一步干氧氧化；8)濕法各向同性刻蝕SiN ；9)第二步干氧氧化形成納米線；
10)墊積并各向異性刻蝕氧化物(TE0S或LT0)介質(zhì)層，然后平坦化表面；11)濕法刻蝕各向同性釋放納米線；12)淀積柵介質(zhì)；13)淀積柵電極材料；14)電子束光刻氧化物硬掩膜，各向異性刻蝕柵電極；15)各向同性刻蝕柵電極；16)源漏延伸區(qū)淺注入；17)各向同性墊積SiN并各向異性刻蝕形成側(cè)墻；18)源漏深注入；19)形成硅化物；20)金屬化。步驟1中的N阱注入采用+P31，P阱注入采用+B11，阱深1-2微米。步驟2中的局部氧化隔離或淺槽隔離中，隔離層厚度為4000至6000人。步驟3中緩沖SiO2氧化層厚度5-50nm，墊積SiN厚度20_800nm。步驟4中正性電子束曝光采用正性電子束光刻膠。相鄰的介質(zhì)凹槽的刻蝕采用氟 基反應(yīng)離子刻蝕。相鄰的硅凹槽的刻蝕采用氯基反應(yīng)離子刻蝕。步驟5中墊積的緩沖氧化層厚度5-15nm和SiN厚度20-80nm并刻蝕形成側(cè)墻。步驟6中各向同性刻蝕Si深度為20-80nm。步驟7中干氧氧化的厚度分別為40-100nm。步驟8中濕法腐蝕去除所有SiN。步驟9中干氧氧化的厚度分別為10-60nm。步驟10中墊積并各向異性刻蝕氧化物(TE0S或LT0)介質(zhì)層，然后平坦化表面；步驟11中釋放納米線采用各向同性腐蝕氧化物。步驟12中柵介質(zhì)的等效氧化層厚度為6至40 A，柵介質(zhì)可以是Si0N、Hf0N、HfA10、 HfAlON, HfTaO, HfTaON, HfSiO、HfSiON、HfLaO和HfLaON，柵介質(zhì)層可通過低壓化學(xué)氣相沉 積、物理氣相淀積、金屬有機(jī)化學(xué)氣相沉積或者原子層淀積形成。步驟13中柵電極材料可以是多晶硅和金屬柵材料(如難熔金屬W，Ti，Ta, Mo和 金屬氮化物TiN，TaN，HfN，MoN等)，柵電極材料可采用低壓化學(xué)氣相淀積，金屬有機(jī)化學(xué)氣 相沉積或者原子層淀積形成，厚度為1000至2000人。步驟14中電子束光刻氧化物硬掩膜，以氧化層為硬掩膜各向異性刻蝕柵材料，橫 向刻蝕深度為100-200nm。步驟15中以柵介質(zhì)層為硬掩膜各向同性刻蝕柵材料，橫向刻蝕深度為lO-lOOnm。步驟16中源漏延伸區(qū)注入采用低能注入。步驟17中各向同性淀積SiN并各向異性刻蝕形成側(cè)墻的厚度為10-50nm。步驟18中源漏注入nMOSFET采用As注入，pMOSFET采BF2注入。步驟19中硅化物采用NiSi或其他金屬硅化物，濺射金屬如Ni后，采用兩部步快 速熱退火形成。步驟20中金屬化采用多層金屬Ti/TiN//Al_Si/TiN，光刻后刻蝕形成引線接觸， 然后合金。
以下結(jié)合附圖作進(jìn)一步的說明。實(shí)施例1)雙阱工藝和推進(jìn)N+阱注入Si襯底(101)采用P31+，能量為110_150KeV，劑量 為(l-2)el3，P+阱注入Si襯底(101)采用B11+，能量為110_150KeV，劑量為(1-2) el3 ；并推 進(jìn)，阱深1-2微米；2)等平面局部氧化(LOCOS)隔離，長場氧1000°C，3000-5000 A;或淺溝槽隔離 (STI)；3)如圖1 (a)所示，熱生長緩沖SiO2氧化層(102) 15nm/化學(xué)氣相墊積 SiN(103)50nm ；4)如圖1 (b)所示，采用正性電子束曝光并刻蝕陡直的寬度為400nm*400nm間距為 50nm的兩相鄰凹槽(104)；5)如圖1 (c)和圖1 (d)所示，化學(xué)氣相墊積的緩沖氧化層厚度IOnm(106)和SiN 厚度50nm(105)并刻蝕形成側(cè)墻；6)如圖1(e)所示，各向同性刻蝕Si深度為50nm;7)如圖1(f)所示，干氧氧化的厚度分別為SOnm(107)；8)如圖1(g)所示，濕法腐蝕去除所有剩余SiN，露出底部預(yù)氧；9)如圖1(h)所示，第二次氧化的厚度分別為40nm(108)，應(yīng)力限制終止氧化形成 納米線(109)；10)如圖l(i)所示，墊積LTO 300nm，并各向異性刻蝕300nm，然后平坦化表面 (110)；11)如圖l(j)所示，采用各向同性腐蝕80nm SiO2釋放納米線(109)；12)干氧生長柵氧化介質(zhì)的等效氧化層厚度為30 A;13)多晶硅采用化學(xué)氣相淀積LPCVD方法墊積，墊積的多晶硅的厚度為1500 A;14)電子束光刻氧化物硬掩膜，以氧化層為硬掩膜各向異性刻蝕柵材料，橫向刻蝕 深度為IOOnm ；15)以柵介質(zhì)層為硬掩膜各向同性刻蝕柵材料，橫向刻蝕深度為SOnm ；16)源延伸區(qū)和漏延伸區(qū)淺注入的能量為(As為2_6keV，B為l_6keV)劑量為(As 為 l-8el4/cm3，B 為 l_6el4/cm3)；17)干氧生長緩沖SiO2氧化層lOnm，各向同性墊積SiN厚度為30nm并各向異性 刻蝕30nm的SiN和IOnm的預(yù)氧形成側(cè)墻；18)源區(qū)漏區(qū)深注入的能量為(As為10_30keV，B為5_15keV)，劑量為(As為4el5/ cm3, B 為 3el5/cm3)；19)淀積金屬鎳Ni的厚度為120-200 A，兩步RTA退火形成Ni硅化物；20)金屬化，采用多層金屬Ti/TiN/Al-Si/TiN，光刻、刻蝕后形成引線接觸；合金 溫度530°C，時間40秒。以上通過詳細(xì)實(shí)例描述了本發(fā)明所提供的納米線圍柵器件及其制備方法，本領(lǐng)域 的技術(shù)人員應(yīng)當(dāng)理解，在不脫離本發(fā)明實(shí)質(zhì)的范圍內(nèi)，可以對本發(fā)明的器件結(jié)構(gòu)做一定的 變形或修改，其制備方法也不限于實(shí)施例中所公開的內(nèi)容。
權(quán)利要求
1.一種基于準(zhǔn)平面工藝制備體硅圍柵納米線金屬半導(dǎo)體場效應(yīng)晶體管的方法，其主要 步驟是1)N阱和P阱形成；2)場區(qū)光刻，場區(qū)注入，局部氧化隔離或淺槽隔離；3)墊積緩沖SiO2氧化層/SiN介質(zhì)層；4)正性電子束曝光并刻蝕介質(zhì)層形成凹槽；5)墊積緩沖SiO2氧化層和SiN并刻蝕形成側(cè)墻；6)各向同性刻蝕Si；7)第一步干氧氧化；8)濕法腐蝕去除剩余的SiN；9)第二步干氧氧化形成納米線；10)墊積并各向異性刻蝕硅酸四乙酯或低溫墊積氧化物，然后平坦化表面；11)濕法刻蝕各向同性釋放納米線；12)淀積柵介質(zhì)；13)淀積柵電極材料；14)各向異性刻蝕柵電極；15)各向同性刻蝕柵電極；16)源漏延伸區(qū)注入；17)各向同性淀積SiN并各向異性刻蝕形成側(cè)墻；18)源漏深注入；19)形成硅化物；20)金屬化。
2.根據(jù)權(quán)利要求1所述的方法，其中，所述步驟3中淀積緩沖SiO2氧化層厚度為 5-50nm,墊積 SiN 厚度為 20_800nm。
3.根據(jù)權(quán)利要求1所述的方法，其中，所述步驟4中正性電子束曝光采用正性電子束光 刻膠；相鄰的介質(zhì)凹槽的刻蝕采用氟基反應(yīng)離子刻蝕；相鄰的硅凹槽的刻蝕采用氯基反應(yīng) 離子刻蝕。
4.根據(jù)權(quán)利要求1所述的方法，其中，所述步驟5中墊積的緩沖氧化層厚度為5-15nm 和SiN厚度為20-80nm并刻蝕形成側(cè)墻。
5.根據(jù)權(quán)利要求1所述的方法，其中，所述步驟6中各向同性刻蝕Si深度為20-80nm。
6.根據(jù)權(quán)利要求1所述的方法，其中，所述步驟7中干氧氧化的厚度為40-100nm，步驟 9中干氧氧化的厚度為10-60nm。
7.根據(jù)權(quán)利要求1所述的方法，其中，所述步驟10中墊積并各向異性刻蝕較厚的硅酸 四乙酯或低溫墊積氧化物100nm-2000nm，然后平坦化表面。
8.根據(jù)權(quán)利要求1所述的方法，其中，所述步驟12中柵介質(zhì)的等效氧化層厚度為6至 40A，柵介質(zhì)為 Si0N、Hf0N、HfA10、HfA10N、HfTa0、HfTa0N、HfSi0、HfSi0N、HfLa0 或 HfLaON ； 柵介質(zhì)層可通過低壓化學(xué)氣相沉積、物理氣相淀積、金屬有機(jī)化學(xué)氣相沉積或者原子層淀 積形成。
9.根據(jù)權(quán)利要求1所述的方法，其中，所述步驟13中柵電極材料為W、Ti、Ta、Mo、TiN、TaN, HfN或MoN ；柵電極材料可采用低壓化學(xué)氣相淀積、金屬有機(jī)化學(xué)氣相沉積或者原子層 淀積形成，厚度為1000至2000A。
10.根據(jù)權(quán)利要求1所述的方法，其中，所述步驟15中以柵介質(zhì)層為硬掩膜各向同性刻 蝕柵材料，橫向刻蝕深度為10-150nm。
全文摘要
一種基于準(zhǔn)平面工藝制備體硅圍柵納米線MOSFETs的方法局部氧化隔離或淺槽隔離，在體硅上墊積緩沖SiO2氧化層/SiN介質(zhì)層，電子束曝光，刻蝕兩個距離較近的凹槽，墊積SiN側(cè)墻，各向同性刻蝕Si，干氧氧化，濕法刻蝕去除SiN，應(yīng)力自限制氧化形成納米線，墊積并各向異性刻蝕氧化物介質(zhì)層，并平坦化表面，濕法刻蝕釋放納米線的同時保留底部足夠厚SiO2作隔離，長柵介質(zhì)和墊積柵材料，反刻柵并以柵介質(zhì)為阻擋層各向同性刻蝕柵材料，源/漏淺注入，墊積和刻蝕側(cè)墻，源/漏深注入，形成接觸。本發(fā)明消除了自加熱效應(yīng)和浮體效應(yīng)，并且易于集成，有利于抑制短溝道效應(yīng)，推動MOSFETs尺寸往小尺寸方向發(fā)展。
文檔編號H01L21/8238GK102110648SQ200910243780
公開日2011年6月29日 申請日期2009年12月24日 優(yōu)先權(quán)日2009年12月24日
發(fā)明者周華杰, 宋毅, 徐秋霞 申請人:中國科學(xué)院微電子研究所