專利名稱：具變換粒徑的硅層結(jié)構(gòu)以及通過(guò)熱工藝形成此結(jié)構(gòu)的方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種半導(dǎo)體元件制造的領(lǐng)域，以及經(jīng)由化學(xué)氣相沉積、摻雜植入、圖案的圖案化與蝕刻以及其它制造技術(shù)的使用的硅微結(jié)構(gòu)的元件中的形成。再者，多晶硅是一種廣泛應(yīng)用于為電子元件的材質(zhì)，而本發(fā)明則是有關(guān)某種需要使用多晶硅的制造方法及元件結(jié)構(gòu)。更特別地是在某種存儲(chǔ)元件中，可使用多晶硅作為晶體管的浮置柵極以形成一儲(chǔ)存陣列。在這種型態(tài)的存儲(chǔ)元件的應(yīng)用中，晶體管浮置柵極被用來(lái)依照寫入的數(shù)據(jù)儲(chǔ)存與保留數(shù)個(gè)電荷。而后續(xù)可在一元件上施行讀取操作，以于所需時(shí)擷取儲(chǔ)存的數(shù)據(jù)。
背景技術(shù)：
在半導(dǎo)體元件的制造中，硅的結(jié)構(gòu)可根據(jù)其結(jié)晶特性而有不同的種類。舉例來(lái)說(shuō)，晶圓制造的鑄錠的種類中，較佳的硅結(jié)構(gòu)主要是單晶，因?yàn)檫@種結(jié)構(gòu)具有最少的結(jié)晶晶格缺陷，而為半導(dǎo)體元件制造所需的結(jié)構(gòu)。另一方面，硅也可制造成多晶或非晶硅的種類，具有包括變化的方向與大小的大量晶粒的晶格。而且，在硅的制造中控制的溫度、壓力、摻質(zhì)的有無(wú)以及其它因素可用來(lái)決定最終硅結(jié)構(gòu)的晶質(zhì)(crystalline)與其它特性。
包含多晶硅的多層元件(multi-layer assembly)可用于半導(dǎo)體元件的制造中。多層元件的某種類型是通過(guò)一或多層的氣相沉積形成的，之后可用圖案化與蝕刻技術(shù)作處理，以制造多種元件結(jié)構(gòu)。當(dāng)多晶硅晶體管浮置柵極結(jié)構(gòu)用此種方法制造時(shí)，希望它們具有某些電性上與物理的特性，以提升其儲(chǔ)存與保留電荷的能力。
此外，在晶體管的浮置柵極上因儲(chǔ)存電荷遺漏的不要的損失會(huì)導(dǎo)致儲(chǔ)存數(shù)據(jù)的遺失，因而變成不要結(jié)果。因此，將一儲(chǔ)存晶體管的浮置柵極漏電流降至最低是有利的，而借此增加其對(duì)儲(chǔ)存數(shù)據(jù)長(zhǎng)期的能力。所以，所看到的數(shù)據(jù)維持下降的問(wèn)題可歸因于由于遺漏導(dǎo)致柵極電荷的遺失。
從浮置柵極遺失電荷的一可能機(jī)制包含穿過(guò)穿隧介電質(zhì)的電荷遺漏，即從浮置柵極到信道或基底。因此，可幫助浮置柵極儲(chǔ)存的電荷經(jīng)遺漏而發(fā)生遺失的一種原因是橫跨穿隧介電質(zhì)的電場(chǎng)強(qiáng)度。此外，為增進(jìn)一浮置柵極晶體管的數(shù)據(jù)維持，需要有可幫助降低導(dǎo)因于儲(chǔ)存電荷的電場(chǎng)的方法與結(jié)構(gòu)。

發(fā)明內(nèi)容
本發(fā)明的目的是，一方面，在蝕刻后希望多晶硅浮置柵極成分有盡量平滑(smooth)的側(cè)壁。換句話說(shuō)，希望能使形成于側(cè)壁上的任何突出物也稱為“尖端(tip)”降至最少。因?yàn)檫@種突出物或尖端真的會(huì)導(dǎo)致電場(chǎng)增加，特別是當(dāng)其接近穿隧氧化層時(shí)，因此由于使浮置柵極上儲(chǔ)存的電荷遺漏增加，而損害柵極在時(shí)間上維持一儲(chǔ)存數(shù)據(jù)數(shù)值的能力。
另一方面，也希望在多晶硅浮置柵極成分的上表面上形成平滑的ONO(SiO2/氮化硅)介電層。因此，在一浮置柵極制造期間，希望柵極上表面盡可能平滑，因?yàn)檫@會(huì)提供在此表面上一較平滑且更均勻的控制柵極介電層的疊層(superposition)。
具有平滑側(cè)壁而無(wú)尖端的浮置柵極成分可通過(guò)粒狀多晶硅的沉積而制造出來(lái)。然而，用此方式制造的多晶硅浮置柵極具有一粗糙的上表面而非所要的平滑表面。具有平滑上表面的多晶硅浮置柵極可用非晶硅制造，但是這種情形會(huì)使其側(cè)壁在接近ONO穿隧氧化層的區(qū)域中有不希望有的尖端，因?yàn)橥怀鑫锏奈锢硖匦詴?huì)增加穿越穿隧介電質(zhì)的電場(chǎng)強(qiáng)度。希望將浮置柵極與基底間的電場(chǎng)強(qiáng)度降到最小，因?yàn)殡妶?chǎng)強(qiáng)度的增加將使得浮置柵極中因儲(chǔ)存電荷的遺漏而大量遺失。
因此，技術(shù)上有改進(jìn)晶體管浮置柵極的制造的需要，其中浮置柵極在接近ONO穿隧氧化層要有無(wú)尖端的較為平滑的側(cè)壁，以及在接近其控制柵極介電層有較平緩的上表面。
本發(fā)明是針對(duì)多晶硅晶體管浮置柵極微結(jié)構(gòu)的制造的改良方法，此種微結(jié)構(gòu)于蝕刻后在接近ONO穿隧氧化層要有降低的尖端形成的平滑側(cè)壁，以及其中浮置柵極成分在沉積后因改良的ONO穿隧氧化層沉積而有平滑的上表面。因此，本發(fā)明是具有改良的電性與物理特性的單一或多層晶體管浮置柵極結(jié)構(gòu)的制作的技術(shù)與方法。此外，本發(fā)明可用在于此所述的具有改良浮置柵極結(jié)構(gòu)的元件的制造。
簡(jiǎn)單來(lái)說(shuō)，降低接近穿隧介電層的尖端以及增加接近柵極介電層的平滑度(smoothness)這些表面上矛盾的目的都可以借著形成從一表面的多晶硅轉(zhuǎn)變至相對(duì)表面的非晶硅的一硅層而達(dá)成。這種轉(zhuǎn)變可以是單調(diào)的，而且不是連續(xù)性的就是突然從多晶硅轉(zhuǎn)變成非晶硅。如果此層是作為一浮置柵極晶體管結(jié)構(gòu)的一浮置柵極，則鄰接穿隧介電層的較大晶粒的結(jié)構(gòu)會(huì)降低尖端或突出物的形成，進(jìn)而降低漏電。另一方面，鄰接?xùn)沤殡妼虞^小晶粒的結(jié)構(gòu)可產(chǎn)生一平滑且較均勻的柵介電層。這種多晶硅轉(zhuǎn)非晶硅的晶體管(polysilicon-to-amorphous silicontransistor)可通過(guò)一溫度分布(temperature profile)制造，其中溫度分布系在浮置柵極沉積的啟始有利于多晶硅的形成，并且在沉積期間轉(zhuǎn)變溫度到浮置柵極沉積的終止為有利于非晶硅的形成。
為達(dá)到上述目的，本發(fā)明提供一種具變換粒徑的硅層的結(jié)構(gòu)，其特征是，包括一第一硅層，至少包括一第一與一第二表面，以及更包括從鄰接該第一表面的一非晶硅區(qū)域轉(zhuǎn)變至鄰接該第二表面的一多晶硅區(qū)域的一結(jié)構(gòu)；一第二層，鄰接該第一硅層的該第一表面；以及一第三層，鄰接該第一硅層的該第二表面，其中該第二層與該第三層中至少有一個(gè)包括一介電層。
本發(fā)明提供另外一種具變換粒徑的硅層的結(jié)構(gòu)，其特征是，包括一第一硅層，至少包括一第一與一第二表面，以及更包括一結(jié)構(gòu)，該結(jié)構(gòu)具有鄰接該第一表面的由非晶硅組成的一第一區(qū)域、鄰接該第二表面的由多晶硅組成的一第二區(qū)域以及在該第一與第二區(qū)域之間的一中間區(qū)域，該中間區(qū)域包括部分非晶硅與部分多晶硅；一第二層，鄰接該第一硅層的該第一表面；以及一第三層，鄰接該第一硅層的該第二表面，其中該第二層與該第三層中至少有一個(gè)包括一介電層。
本發(fā)明提供另一種具變換粒徑的硅結(jié)構(gòu)的半導(dǎo)體元件，其特征是，具有一浮置柵極，該浮置柵極包括一硅結(jié)構(gòu)，該硅結(jié)構(gòu)至少具有一第一與一第二表面，以及該硅結(jié)構(gòu)從鄰接該第一表面的一非晶硅區(qū)域轉(zhuǎn)變至鄰接該第二表面的一多晶硅區(qū)域。
本發(fā)明還提供一種具變換粒徑的硅結(jié)構(gòu)的半導(dǎo)體元件，其特征是，具有一浮置柵極，該浮置柵極包括一硅結(jié)構(gòu)至少具有一第一與一第二表面；該硅結(jié)構(gòu)至少包括一第一與一第二區(qū)域；該第一區(qū)域包括非晶硅，且鄰接該第一表面；以及該第二區(qū)域包括多晶硅，且鄰接該第二表面。
本發(fā)明還提供一種形成具變換粒徑的硅層的方法，其特征是，該方法包括于一基底上沉積一硅層；以及控制沉積該硅層時(shí)的溫度從有利于多晶硅的形成的一啟始溫度到有利于非晶硅的形成的一終止溫度。
本發(fā)明還提供一種形成具變換粒徑的硅層的結(jié)構(gòu)的方法，其特征是，包括于一半導(dǎo)體基底上形成一第一介電層；于該第一介電層上沉積一硅層；于該硅層上形成一第二介電層；以及控制沉積該硅層時(shí)的溫度從一啟始溫度到一終止溫度，其中該啟始溫度高于該終止溫度。


圖1為一硅元件結(jié)構(gòu)的剖面示意圖；
圖2為依照本發(fā)明的一實(shí)施例的一多層元件的剖面示意圖，其中多層元件包括通過(guò)沉積所形成的層；圖3為依照本發(fā)明的一多層元件的剖面示意圖，其中多層元件包括通過(guò)沉積所形成的層；圖4所示為一浮置柵極晶體管的剖面示意圖，其包括漏極與源極區(qū)；圖5為一種合適的溫度分布，其是用于快速熱工藝系統(tǒng)，以沉積一連續(xù)相變化多晶硅層；圖6為依照本發(fā)明的另一實(shí)施例的一浮置柵極晶體管微結(jié)構(gòu)的剖面示意圖；圖7為另一種合適的溫度分布，其是用于快速熱工藝系統(tǒng)，以沉積一連續(xù)相變化多晶硅層；圖8為一種合適的溫度分布，其是用于快速熱工藝系統(tǒng)，以沉積一浮置柵極多晶硅層；圖9所示為一多晶硅結(jié)構(gòu)的平面圖；以及圖10所示為一非晶硅結(jié)構(gòu)的平面圖。
100元件結(jié)構(gòu)102、200、300多層元件104、204、304、404、604基底106、220、320第一層106A、106B、206A、206B、306A、306B、406A、406B、606A、606B區(qū)域
108、110、112、212、308、310、312、408、410、608、610表面120、206、306第二層122、222、322第三層124、224、324添加層400、600浮置柵極晶體管404A、404B、604A、604B漏極與源極區(qū)域406、606浮置柵極420、620穿隧氧化層422、622內(nèi)多晶介電層424、624控制元件502、702、802溫度分布504、508、714、718、720、814、816、818溫度506溫度梯度704、706、708、710、804A、804B、806A、806B、808A、808B時(shí)間900、1000顯微照片901、1001比例尺906、1006平面圖具體實(shí)施方式
一半導(dǎo)體元件可通過(guò)一方法制造出來(lái)，其包含經(jīng)由氣相沉積于一基底結(jié)構(gòu)上多層元件的形成。此外，用以形成元件微結(jié)構(gòu)的多層元件的電性可在沉積期間通過(guò)在沉積期間或之后選擇性包含其它元素或化合物而被更改，以獲得稱為“摻雜”的結(jié)果。
圖1為一硅元件結(jié)構(gòu)100的剖面示意圖，包含本發(fā)明的特征。此結(jié)構(gòu)包括一基底104、一多層元件102配置于基底上，以及至少一添加層124位于多層元件的上表面112上。多層元件包括一第一層106更包括一第一表面108、一第二表面110、一第一區(qū)域106A鄰接第一表面以及的一第二區(qū)域106B鄰接第二表面。多層元件尚包括一第二層120鄰接第一表面；以及一第三層122鄰接第二表面。
圖2為依照本發(fā)明的一實(shí)施例的一多層元件200的剖面示意圖。此一元件包括一基底元件204、在其上的一第一層220，而此第一層包括一介電質(zhì)如一ONO層或是包括其它層的組成物。根據(jù)本發(fā)明觀點(diǎn)，在第一層220上通過(guò)沉積而有一第二層206，而第二層包括一包括多晶硅的第一區(qū)域206A以及沉積于第一區(qū)域上的一包括非晶硅的第二區(qū)域206B。一第三層222包括一介電質(zhì)如一ONO層或是包括其它層的組成物，位于第二層上。多層元件200的形成包含在約620℃的一溫度下多晶硅第一區(qū)域206A的沉積，以及在約520℃的一溫度下非晶硅第二區(qū)域206B的沉積。
在圖2中的多層元件200的描述非限制性的?；自?04通常包括于先前制造步驟期間形成的微結(jié)構(gòu)。舉例來(lái)說(shuō)，第一層220形成前，基底204已經(jīng)包含源極與漏極區(qū)域，以及包含有一存儲(chǔ)陣列(memory array)的基底組成物。再者，添加層或結(jié)構(gòu)224可疊于第三層222的上表面212上。因此，本發(fā)明的一實(shí)施例包含于一現(xiàn)存基底上制造一多層元件的方法，且其已自行包括有多個(gè)制造步驟以及/或是多層。此外，此實(shí)施例也可包括具有添加于上的層或結(jié)構(gòu)的多層元件。
圖3為依照本發(fā)明的另一實(shí)施例的一多層元件300的剖面示意圖。此元件包括一基底元件304、在其上的一第一層320，而此第一層包括一介電質(zhì)如一ONO層或是包括其它層的組成物。于本發(fā)明的另一實(shí)施例中，第二層306更包括利用快速熱工藝(rapid thermalprocessing簡(jiǎn)稱RTP)沉積于第一層320上的一連續(xù)相變化(continuousphase change)多晶硅結(jié)構(gòu)，其中沉積工藝開始于約620℃的一溫度，以及終止于約在550℃～500℃范圍的一溫度。用這種方法執(zhí)行的工藝，因?yàn)闇囟确秶x擇使一連續(xù)相變化多晶硅第二層的沉積，其具有一多晶硅第一區(qū)域306A鄰接第二層的第一表面308以及一非晶硅第二區(qū)域306B鄰接第二層的第二表面310。
如圖2的實(shí)施例，圖3中的多層元件300的描述非限制性的?；自?04通常包括于先前制造步驟期間形成的圖案，以及疊于第三層322的上表面312上添加層或結(jié)構(gòu)324。因此，本發(fā)明的另一實(shí)施例包含于一現(xiàn)存基底上制造一多層元件的方法，且其已自行包括有多個(gè)制造步驟以及/或是多層。此實(shí)施例也可包括具有添加于上的層或結(jié)構(gòu)的多層元件。
圖4所示為本發(fā)明的一實(shí)施例中的一浮置柵極晶體管微結(jié)構(gòu)400的剖面示意圖。此一元件包括一基底404，其中包括漏極與源極區(qū)域404A-B。浮置柵極晶體管400包括位于基底404上的一ONO穿隧氧化層(tunnel oxide layer)420，以及更包括位于穿隧氧化層420上的一多晶硅浮置柵極406。而也許由一多晶硅組成的控制元件(controlelement)424位于一ONO內(nèi)多晶介電層(interpoly dielectric layer)422上，其依序疊于浮置柵極406上。
浮置柵極406具有一第一區(qū)域406A鄰接第一表面408以及一第二區(qū)域406B鄰接第二表面410。根據(jù)本發(fā)明的觀點(diǎn)，第一區(qū)域是在有利于多晶硅的形成的情形下沉積，而第一區(qū)域是在有利于非晶硅的形成的情形下沉積。
圖5為一種用于快速熱工藝系統(tǒng)合適的溫度分布502，其可用于浮置柵極層的沉積期間，借以形成圖3與圖4的連續(xù)相變化多晶硅層306與406。在圖5中，X軸代表時(shí)間、Y軸代表溫度。在本發(fā)明一實(shí)施例的觀點(diǎn)中，沉積工藝發(fā)生在具有一啟始溫度504約是620℃、終止溫度508約在500℃～550℃之間的一漸減的溫度梯度(gradient)506期間。多晶硅在較高的溫度504下沉積，反之非晶硅是在較低的溫度508下沉積。在變化506期間，從較高至較低溫度，沉積的材質(zhì)逐漸從第一區(qū)域中的多晶硅變成第二區(qū)域中的非晶硅，以于沉積層的第一區(qū)域至第二區(qū)域形成一近乎單調(diào)的結(jié)晶梯度。
本發(fā)明的所有實(shí)施例并不需要都如圖5所示具有一線性的溫度減少(decrease)；雖然較佳的是單調(diào)的溫度減少。然而，一單調(diào)的溫度減少不是絕對(duì)需要，而可以是溫度不連續(xù)、步驟或間隔分布(alternateprofile)。舉例來(lái)說(shuō)，圖7與圖8為本發(fā)明的其它實(shí)施例的操作溫度分布。
圖6為依照本發(fā)明的另一實(shí)施例的一浮置柵極晶體管微結(jié)構(gòu)600的剖面示意圖。此一元件包括一基底604，其中包括漏極與源極區(qū)域604A-B。晶體管結(jié)構(gòu)包括位于基底604上的一ONO穿隧氧化層620，以及更包括位于穿隧氧化層620上的一浮置柵極606。而也許由一多晶硅組成的控制元件624位于一ONO內(nèi)多晶介電層622上，其依序疊于浮置柵極606上。
浮置柵極606包括一第一區(qū)域606A鄰接浮置柵極606的一第一表面608，以及一第二區(qū)域606B鄰接浮置柵極606的一第二表面610。第一區(qū)域606A基本上是非晶硅。如圖4的實(shí)施例，鄰接第一表面608的多晶硅微結(jié)構(gòu)會(huì)阻止側(cè)壁蝕刻上尖端的成長(zhǎng)，而鄰接第二表面610的非晶硅結(jié)構(gòu)提供一平滑表面610，以改進(jìn)疊上去的柵介電層622的平滑度與均勻性。
圖7為根據(jù)本發(fā)明的一觀點(diǎn)的快速熱工藝系統(tǒng)的另一種合適的溫度分布702，用以沉積如圖3與圖4中所示的一連續(xù)相變化多晶硅層。X軸代表時(shí)間、Y軸代表溫度。在本發(fā)明的一實(shí)施例中，沉積工藝溫度分布具有一啟始溫度714約是620℃以及一終止溫度720約在550℃～500℃之間的一范圍內(nèi)，而且沉積工藝發(fā)生于間隔一啟始時(shí)間704與一終止時(shí)間710的期間。
請(qǐng)參照?qǐng)D4與圖7，浮置柵極406的第一區(qū)域406A的沉積是發(fā)生于持續(xù)的從約時(shí)間704到約時(shí)間706的一第一間隔期間，而從第一表面408開始沉積于穿隧氧化層420上。在第一間隔期間，溫度維持在約啟始溫度714下。控制溫度以保持第一區(qū)域的最初沉積在時(shí)間周期704到706幾乎是固定的，促使接近第一表面408的區(qū)域厚度的成長(zhǎng)，導(dǎo)致一想要的晶粒結(jié)構(gòu)，而當(dāng)側(cè)壁602A與602B形成時(shí)，降低后續(xù)蝕刻步驟期間尖端的形成。此外，較低區(qū)域的臨場(chǎng)摻雜(in-situdoping)也可在沉積工藝期間進(jìn)行。
第一間隔后伴隨著一第二間隔，其持續(xù)從約時(shí)間706到約時(shí)間708，且溫度會(huì)從啟始溫度714逐漸下降到溫度718。當(dāng)溫度在時(shí)間706開始降低時(shí)會(huì)沉積多晶硅；不過(guò)當(dāng)溫度達(dá)到708到710的范圍時(shí)，沉積的是非晶硅。在開始為706以及結(jié)束于708到710的范圍中，將沉積一連續(xù)相變化區(qū)域，其結(jié)晶特性是開始于多晶硅而結(jié)束于非晶硅。
請(qǐng)?jiān)賲⒄請(qǐng)D4與圖7，浮置柵極包括非晶硅的第二區(qū)域406B的沉積是發(fā)生于持續(xù)的從約時(shí)間708到約時(shí)間710的一第三間隔期間，而工藝溫度被控制成沿著一下降的分布，其中開始于約550℃的一溫度718以及終止于約520℃的一溫度720。另外，第二區(qū)域的臨場(chǎng)摻雜也可在沉積工藝期間進(jìn)行。
因此，本發(fā)明的一實(shí)施例提供包括上、下部分的一多晶硅浮置柵極微結(jié)構(gòu)的形成，其中下部406A是由無(wú)規(guī)則的晶粒(random grain)多晶硅組成，而上部406B則是由非晶硅組成。
圖8為另一種合適的溫度分布802用于快速熱工藝系統(tǒng)，以沉積一浮置柵極多晶硅層。X軸代表時(shí)間、Y軸代表溫度。在本發(fā)明的一實(shí)施例中，沉積工藝溫度分布具有一啟始溫度814約是620℃以及一終止溫度818約在550℃～500℃之間的一范圍內(nèi)，而且沉積工藝發(fā)生于間隔一啟使時(shí)間804A與一終止時(shí)間808B期間。
請(qǐng)參照?qǐng)D6與圖8，浮置柵極的第一區(qū)域606A的沉積是發(fā)生于持續(xù)的從約時(shí)間804A到約時(shí)間804B的一第一間隔期間，而從第一表面608開始沉積于穿隧氧化層620上。在第一間隔期間，溫度維持在約啟始溫度814。此外，較低區(qū)域的臨場(chǎng)摻雜也可在沉積工藝期間進(jìn)行。
第一間隔結(jié)束后伴隨著一溫度的變化，其從啟始溫度814到一中間溫度816，且此變化發(fā)生在持續(xù)從約時(shí)間804B到約時(shí)間806A的一第二間隔期間。中間溫度816在持續(xù)從約時(shí)間806A到約時(shí)間806B的一第三間隔中維持穩(wěn)定。雖然圖8顯示一中間溫度816比初始溫度814低，但是這個(gè)圖標(biāo)的特征并非限制性的。相對(duì)來(lái)說(shuō)，中間溫度816可以高于或低于初始溫度814，也可視需要進(jìn)行一回火(annealing)、調(diào)節(jié)(conditioning)或其它種類的處理(processing)。第三間隔的結(jié)束伴隨著一溫度的變化，其從中間溫度816到約在550℃～500℃之間的終止溫度818，且此變化發(fā)生在持續(xù)從約時(shí)間806B到約時(shí)間808A的一第四間隔期間。非必須地，可在轉(zhuǎn)變與中間區(qū)域804B到808A期間的工藝沉積中進(jìn)行如摻雜等處理。
浮置柵極包括非晶硅的第二區(qū)域606B的沉積是發(fā)生于持續(xù)的從約時(shí)間808A到約時(shí)間808B的一第五間隔期間，而工藝溫度被維持約在500℃～550℃的范圍的終止溫度818。另外，較上面的區(qū)域的臨場(chǎng)摻雜也可在其沉積工藝期間進(jìn)行。
圖9所示為一多晶硅結(jié)構(gòu)的穿透式電子顯微鏡(TEM)的顯微照片900的平面圖，其中比例尺901是50nm。平面圖906顯示分別在浮置柵極406或606的表面408或608(請(qǐng)見圖4與圖6)上的多晶硅層906的“晶粒(grainy)”組成。可知多晶硅的粗糙晶粒結(jié)構(gòu)在蝕刻上有利于接近穿隧介電層420或620的較平滑的浮置柵極側(cè)壁。
圖10所示為一非晶硅結(jié)構(gòu)的穿透式電子顯微鏡(TEM)的顯微照片1000的平面圖，其中比例尺1001是100nm。平面圖1006顯示相對(duì)于圖9中所示的多晶硅層結(jié)構(gòu)的晶粒大小，在一非晶硅結(jié)構(gòu)中降低的晶粒存在與大小?？芍謩e在浮置柵極406或606的表面410或610上的非晶硅層的較平滑的微結(jié)構(gòu)可提供一更令人滿意的基礎(chǔ)，以形成較平滑的ONO控制介電層422與622。
因此，可知從一表面的多晶硅轉(zhuǎn)變成相對(duì)表面的非晶硅的一硅層的形成，滿足了兩個(gè)似乎是矛盾的目的，也就是降低接近穿隧介電層的尖端以及增加接近柵極介電層的平滑度(smoothness)，而且硅層沉積期間的溫度控制可提供適當(dāng)?shù)霓D(zhuǎn)變。
權(quán)利要求
1.一種具變換粒徑的硅層的結(jié)構(gòu)，其特征是，包括一第一硅層，至少包括一第一與一第二表面，以及更包括從鄰接該第一表面的一非晶硅區(qū)域轉(zhuǎn)變至鄰接該第二表面的一多晶硅區(qū)域的一結(jié)構(gòu)；一第二層，鄰接該第一硅層的該第一表面；以及一第三層，鄰接該第一硅層的該第二表面，其中該第二層與該第三層中至少有一個(gè)包括一介電層。
2.一種具變換粒徑的硅層的結(jié)構(gòu)，其特征是，包括一第一硅層，至少包括一第一與一第二表面，以及更包括一結(jié)構(gòu)，該結(jié)構(gòu)具有鄰接該第一表面的由非晶硅組成的一第一區(qū)域、鄰接該第二表面的由多晶硅組成的一第二區(qū)域以及在該第一與第二區(qū)域之間的一中間區(qū)域，該中間區(qū)域包括部分非晶硅與部分多晶硅；一第二層，鄰接該第一硅層的該第一表面；以及一第三層，鄰接該第一硅層的該第二表面，其中該第二層與該第三層中至少有一個(gè)包括一介電層。
3.如權(quán)利要求2所述的結(jié)構(gòu)，其特征是，該中間區(qū)域具有從非晶硅到多晶硅的一連續(xù)相分布。
4.一種具變換粒徑的硅結(jié)構(gòu)的半導(dǎo)體元件，其特征是，具有一浮置柵極，該浮置柵極包括一硅結(jié)構(gòu)，該硅結(jié)構(gòu)至少具有一第一與一第二表面，以及該硅結(jié)構(gòu)從鄰接該第一表面的一非晶硅區(qū)域轉(zhuǎn)變至鄰接該第二表面的一多晶硅區(qū)域。
5.一種具變換粒徑的硅結(jié)構(gòu)的半導(dǎo)體元件，其特征是，具有一浮置柵極，該浮置柵極包括一硅結(jié)構(gòu)至少具有一第一與一第二表面；該硅結(jié)構(gòu)至少包括一第一與一第二區(qū)域；該第一區(qū)域包括非晶硅，且鄰接該第一表面；以及該第二區(qū)域包括多晶硅，且鄰接該第二表面。
6.如權(quán)利要求5所述的半導(dǎo)體元件，其特征是，該硅結(jié)構(gòu)更包括一中間區(qū)域位于該第一與第二區(qū)域之間，其中該中間區(qū)域具有從非晶硅到多晶硅的一相分布。
7.一種形成具變換粒徑的硅層的方法，其特征是，該方法包括于一基底上沉積一硅層；以及控制沉積該硅層時(shí)的溫度從有利于多晶硅的形成的一啟始溫度到有利于非晶硅的形成的一終止溫度。
8.如權(quán)利要求7所述的方法，其特征是，該啟始溫度為620℃；以及該終止溫度在500℃～550℃的一范圍中。
9.一種形成具變換粒徑的硅層的結(jié)構(gòu)的方法，其特征是，包括于一半導(dǎo)體基底上形成一第一介電層；于該第一介電層上沉積一硅層；于該硅層上形成一第二介電層；以及控制沉積該硅層時(shí)的溫度從一啟始溫度到一終止溫度，其中該啟始溫度高于該終止溫度。
10.如權(quán)利要求9所述的方法，其特征是，該啟始溫度選擇以形成一多晶硅層鄰接該第二介電層；以及該終止溫度選擇以形成一非晶硅層鄰接該第一介電層。
11.如權(quán)利要求10所述的方法，其特征是，該啟始溫度為620℃；以及該終止溫度在500℃～550℃的一范圍中。
全文摘要
一種具變換粒徑的硅層的結(jié)構(gòu)以及通過(guò)熱工藝形成此結(jié)構(gòu)的方法。簡(jiǎn)單來(lái)說(shuō)，一硅層從一表面的多晶硅轉(zhuǎn)變至相對(duì)表面的非晶硅。這種轉(zhuǎn)變是單調(diào)的，而且不是連續(xù)性的就是突然從多晶硅轉(zhuǎn)變成非晶硅。如果此層作為一浮置柵極晶體管結(jié)構(gòu)的一浮置柵極，則較大晶粒的結(jié)構(gòu)要鄰接穿隧介電層，以降低尖端或突出物的形成，進(jìn)而降低漏電。另一方面，較小晶粒的結(jié)構(gòu)要鄰接?xùn)沤殡妼?，以產(chǎn)生一平滑且較均勻的柵介電層。這種多晶硅轉(zhuǎn)非晶硅的晶體管可通過(guò)一溫度分布制造，其中溫度分布在浮置柵極沉積的啟始有利于多晶硅的形成，并且在沉積期間轉(zhuǎn)變溫度到浮置柵極沉積的終止為有利于非晶硅的形成。
文檔編號(hào)H01L29/66GK1610131SQ200310100568
公開日2005年4月27日 申請(qǐng)日期2003年10月20日 優(yōu)先權(quán)日2003年10月20日
發(fā)明者黃致遠(yuǎn), 陳詠生 申請(qǐng)人:旺宏電子股份有限公司