專利名稱：導(dǎo)線架及具有導(dǎo)線架的封裝構(gòu)造的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種導(dǎo)線架及具有導(dǎo)線架的封裝構(gòu)造，特別是有關(guān)于一種在芯片 承座的底面形成至少二環(huán)狀凹槽的導(dǎo)線架及具有導(dǎo)線架的封裝構(gòu)造。
背景技術(shù)：
請參照圖1所示，一種現(xiàn)有半導(dǎo)體封裝構(gòu)造，其包含一導(dǎo)線架11、一黏著層12、一 半導(dǎo)體芯片13、復(fù)數(shù)條導(dǎo)線14及一封裝膠體15。所述導(dǎo)線架11是由金屬制成，并具有一 芯片承座111及復(fù)數(shù)個(gè)引腳112，所述芯片承座111概呈矩形，所述復(fù)數(shù)個(gè)引腳112環(huán)繞排 列在所述芯片承座111的周圍。在組裝時(shí)，所述半導(dǎo)體芯片13通過所述黏著層12固定在 所述芯片承座111的上表面，且所述半導(dǎo)體芯片13具有復(fù)數(shù)個(gè)焊墊131，所述焊墊131分別 通過所述復(fù)數(shù)條導(dǎo)線14電性連接至所述復(fù)數(shù)個(gè)引腳112。最后，利用所述封裝膠體15包 覆保護(hù)所述芯片承座111、所述黏著層12、所述半導(dǎo)體芯片13、所述復(fù)數(shù)條導(dǎo)線14以及所 述復(fù)數(shù)個(gè)引腳112的一部分，藉此即完成所述現(xiàn)有半導(dǎo)體封裝構(gòu)造的組裝。屬于此類型半 導(dǎo)體封裝構(gòu)造的實(shí)際應(yīng)用涵蓋雙列直插式封裝(dual in-line package，DIP)、方型扁平封 裝(quad flat package, QFP)、小尺寸封裝(small outline package, SOP)及 J 型接腳小 X (small outline J-Ieaded package, SOJ)等等。然而，所述現(xiàn)有半導(dǎo)體封裝構(gòu)造在實(shí)際使用上仍具有下述問題，例如請參照圖2 所示，某些現(xiàn)有半導(dǎo)體封裝構(gòu)造因應(yīng)客戶需求在出廠前必需進(jìn)行可靠度測試，其中包含一 加熱回流焊(reflow)的測試步驟，所述步驟是利用約260°C的高溫加熱一段時(shí)間，以進(jìn)行 加速老化的測試目的。然而，通過觀察測試失敗的半導(dǎo)體封裝構(gòu)造，可發(fā)現(xiàn)原本所述芯片承 座111的底面與封裝膠體15是結(jié)合在一起，但在加熱回流焊的測試步驟之后，所述芯片承 座111的底面與封裝膠體15之間常會(huì)因?yàn)閷?dǎo)熱性差異及熱能產(chǎn)生的應(yīng)力，而產(chǎn)生所謂的分 層現(xiàn)象(de-lamination)，也就是會(huì)出現(xiàn)一氣隙16，同時(shí)所述封裝膠體15的底面可能對應(yīng) 出現(xiàn)一翹曲表面151，甚至造成裂痕。結(jié)果，大幅降低可靠度測試的良率。一般而言，當(dāng)所述 芯片承座111下方的封裝膠體15的厚度愈厚，或者所述封裝膠體15整體的體積愈大，因熱 能產(chǎn)生的應(yīng)力將愈明顯，所述分層現(xiàn)象發(fā)生的機(jī)率也會(huì)愈高，也就會(huì)產(chǎn)生所述氣隙16及翹 曲表面151等永久性缺陷。再者，即使所述半導(dǎo)體封裝構(gòu)造測試結(jié)果良好并已出廠組裝至 電子產(chǎn)品上，所述半導(dǎo)體封裝構(gòu)造仍可能因?yàn)殡娮赢a(chǎn)品長期使用下造成的高溫影響，而逐 漸產(chǎn)生所述氣隙16及翹曲表面151等永久性缺陷，進(jìn)而降低所述半導(dǎo)體封裝構(gòu)造的可靠度 及使用壽命。故，有必要提供一種導(dǎo)線架及具有導(dǎo)線架的封裝構(gòu)造，以解決現(xiàn)有技術(shù)所存在的 問題。

發(fā)明內(nèi)容本發(fā)明的主要目的在于提供一種導(dǎo)線架及具有導(dǎo)線架的封裝構(gòu)造，其是在芯片承 座的底面形成至少二環(huán)狀凹槽，以便使封裝膠體填入環(huán)狀凹槽內(nèi)，進(jìn)而提升可靠度測試良率、膠體結(jié)合強(qiáng)度、封裝可靠度及產(chǎn)品使用壽命。為達(dá)上述的目的，本發(fā)明提供一種具有導(dǎo)線架的封裝構(gòu)造，其包含一導(dǎo)線架、至少 一半導(dǎo)體芯片、復(fù)數(shù)條導(dǎo)線及一封裝膠體。所述導(dǎo)線架包含一芯片承座及復(fù)數(shù)個(gè)引腳。所 述芯片承座具有一頂面及一底面，所述底面凹設(shè)有至少二環(huán)狀凹槽，各所述環(huán)狀凹槽是呈 連續(xù)環(huán)狀。所述復(fù)數(shù)個(gè)引腳是環(huán)繞排列在所述芯片承座的周圍。所述半導(dǎo)體芯片設(shè)于所述 芯片承座的頂面上。各所述導(dǎo)線分別電性連接所述半導(dǎo)體芯片至各所述引腳。所述封裝膠 體包覆所述芯片承座、所述半導(dǎo)體芯片、所述復(fù)數(shù)條導(dǎo)線以及所述復(fù)數(shù)個(gè)引腳的一部分，且 所述封裝膠體填入所述環(huán)狀凹槽內(nèi)，以形成至少二環(huán)狀卡掣凸部。另一方面，本發(fā)明另提供一種導(dǎo)線架，其包含一芯片承座及復(fù)數(shù)個(gè)引腳。所述芯片 承座具有一頂面及一底面，所述底面凹設(shè)有至少二環(huán)狀凹槽，各所述環(huán)狀凹槽是呈連續(xù)環(huán) 狀。所述復(fù)數(shù)個(gè)引腳是環(huán)繞排列在所述芯片承座的周圍。在本發(fā)明的一實(shí)施例中，最外圈的所述環(huán)狀凹槽與所述芯片承座的邊緣之間具有 一第一間距，以及任二相鄰所述環(huán)狀凹槽之間具有一第二間距。所述第一間距不小于所述
第二間距。在本發(fā)明的一實(shí)施例中，所述第一間距是介于60至100微米(um)之間，及所述第 二間距是介于60至100微米之間。在本發(fā)明的一實(shí)施例中，所述環(huán)狀凹槽的深度是介于60至100微米之間。在本發(fā)明的一實(shí)施例中，所述環(huán)狀凹槽的剖面是呈U形、V形、廣口形(即梯形)或 狹口形(即馬蹄形或Ω形)。在本發(fā)明的一實(shí)施例中，所述環(huán)狀凹槽內(nèi)具有一粗糙面。在本發(fā)明的一實(shí)施例中，所述環(huán)狀凹槽的深度相同。在本發(fā)明的一實(shí)施例中，所述環(huán)狀凹槽的深度及截面積相對所述芯片承座是由最 外圈的所述環(huán)狀凹槽往最內(nèi)圈的所述環(huán)狀凹槽逐漸變大。在本發(fā)明的一實(shí)施例中，所述環(huán)狀凹槽的深度及截面積相對所述芯片承座是由最 外圈的所述環(huán)狀凹槽往最內(nèi)圈的所述環(huán)狀凹槽逐漸變小。


圖1 現(xiàn)有半導(dǎo)體封裝構(gòu)造的組合剖視圖。
圖2:現(xiàn)有半導(dǎo)體封裝構(gòu)造經(jīng)過加熱回流焊測試后產(chǎn)生分層現(xiàn)象的示意圖
圖3:本發(fā)明第--實(shí)施例的具有導(dǎo)線架的封裝構(gòu)造的組合剖視圖。
圖4 本發(fā)明第--實(shí)施例的導(dǎo)線架的底面的示意圖。
圖5:本發(fā)明第--實(shí)施例的導(dǎo)線架的局部放大剖視圖。
圖6 本發(fā)明第二二實(shí)施例的導(dǎo)線架的局部放大剖視圖。
圖7:本發(fā)明第三Ξ實(shí)施例的導(dǎo)線架的局部放大剖視圖。
圖8 本發(fā)明第四實(shí)施例的導(dǎo)線架的局部放大剖視圖。
圖9 本發(fā)明第五實(shí)施例的導(dǎo)線架的局部放大剖視圖。
圖10本發(fā)明第六實(shí)施例的導(dǎo)線架的局部放大剖視圖。
圖11本發(fā)明第七實(shí)施例的導(dǎo)線架的局部放大剖視圖。
具體實(shí)施方式請參照圖3、4及5所示，本發(fā)明第一實(shí)施例的具有導(dǎo)線架的封裝構(gòu)造主要包含一 導(dǎo)線架21、一黏著層22、至少一半導(dǎo)體芯片23、復(fù)數(shù)條導(dǎo)線24及一封裝膠體25。所述導(dǎo)線 架21包含一芯片承座211及復(fù)數(shù)個(gè)引腳212。本發(fā)明適用于所述芯片承座211被所述封裝 膠體25整個(gè)包覆的封裝構(gòu)造，例如雙列直插式封裝(dual in-line package, DIP)、方型 扁平封裝(quad flat package, QFP)、小尺寸封裝(small outline package, SOP)或 J 型 接腳小尺寸封裝(small outline J-Ieaded package，S0J)等等，但并不限于上述封裝構(gòu)造 的種類。請?jiān)賲⒄請D3、4及5所示，本發(fā)明第一實(shí)施例的導(dǎo)線架21是由金屬板材沖壓形成 所述芯片承座211及復(fù)數(shù)個(gè)引腳212的形狀，所述金屬板材可取材自銅、鋁、其他金屬或其 合金，本發(fā)明并不限制其材質(zhì)。再者，所述芯片承座211通常概呈矩形，但亦可為圓形、正多 邊形或其他幾何形狀，本發(fā)明亦未限制其形狀。所述芯片承座211具有一頂面及一底面。 在本發(fā)明第一實(shí)施例中，本發(fā)明的改良在于所述芯片承座211的底面凹設(shè)有至少二環(huán)狀凹 槽211a，其制造方式可選自沖壓(stamping)法，或選自光刻膠(photo-resist)顯影搭配蝕 刻液蝕刻(etching)的方式。各所述環(huán)狀凹槽211a是呈連續(xù)環(huán)狀，其形狀優(yōu)選對應(yīng)于所述 芯片承座211的外形，但亦可為不同形狀，例如由直線或波浪線構(gòu)成的圓形、橢圓形、三角 形、正多邊形或其他多邊形。如圖4所示，本實(shí)施例是以設(shè)置3個(gè)所述環(huán)狀凹槽211a為例， 但所述環(huán)狀凹槽211a的數(shù)量亦可為2個(gè)或2個(gè)以上。再者，本發(fā)明可選擇以適當(dāng)數(shù)量的所 述環(huán)狀凹槽211a盡可能布滿于所述芯片承座211的底面，以便使所述芯片承座211底面與 所有所述環(huán)狀凹槽211a內(nèi)表面的總表面積可達(dá)到大于所述芯片承座211未設(shè)所述環(huán)狀凹 槽211a時(shí)的底面的總表面積約5/3倍，以提供更多的表面積結(jié)合所述封裝膠體25。請參照圖4及5所示，在本發(fā)明第一實(shí)施例中，最外圈的所述環(huán)狀凹槽211a與所 述芯片承座211的邊緣之間具有一第一間距D1，以及任二相鄰所述環(huán)狀凹槽211a之間具有 一第二間距D2。所述第一間距Dl是約介于60至100微米(um)之間，所述第二間距D2是 約介于60至100微米之間，及所述第一間距Dl優(yōu)選大于所述第二間距D2，但亦可選擇等于 所述第二間距D2。如圖5所示，在本實(shí)施例中，各所述環(huán)狀凹槽211a的剖面是呈U形，且各 所述環(huán)狀凹槽211a的深度是選擇形成相同，所述環(huán)狀凹槽的深度是介于60至100微米之 間。再者，請?jiān)賲⒄請D3、4及5所示，在本發(fā)明第一實(shí)施例中，所述芯片承座211的頂 面是可通過所述黏著層22固定所述至少一半導(dǎo)體芯片23。所述黏著層22可選自液態(tài)黏膠 或固態(tài)黏貼膠帶，本發(fā)明并不限制其種類。依照產(chǎn)品需求，所述半導(dǎo)體芯片23的數(shù)量可為1 個(gè)或1個(gè)以上，及其通常選自硅晶圓切割而成的芯片，但本發(fā)明并不限制其數(shù)量與種類。所 述半導(dǎo)體芯片23具有一主動(dòng)表面(未標(biāo)示)，其上設(shè)有復(fù)數(shù)個(gè)焊墊231。所述復(fù)數(shù)個(gè)引腳 212環(huán)繞排列在所述芯片承座211的周圍，各所述引腳212具有一內(nèi)引腳部212a及一外引 腳部212b。所述復(fù)數(shù)條導(dǎo)線24優(yōu)選是選自金線，但亦可選自其他金屬線材。各所述導(dǎo)線 24分別用以電性連接所述半導(dǎo)體芯片23的所述焊墊231至所述復(fù)數(shù)個(gè)引腳212的內(nèi)引腳 部212a。所述封裝膠體25通常選自絕緣樹脂(如環(huán)氧樹脂)與絕緣填充材(如二氧化硅 粉或氧化鋁粉)的復(fù)合材料，但本發(fā)明并不限制其材料。所述封裝膠體25是用以包覆所述 芯片承座211、所述黏著層22、所述半導(dǎo)體芯片23、所述復(fù)數(shù)條導(dǎo)線24以及所述復(fù)數(shù)個(gè)引
5腳212的內(nèi)引腳部212a。特別是，如圖3所示，所述封裝膠體25將填入所述環(huán)狀凹槽211a 內(nèi)，以形成至少二環(huán)狀卡掣凸部251，其是可緊密結(jié)合于所述環(huán)狀凹槽211a的內(nèi)表面。請?jiān)賲⒄請D3、4及5所示，當(dāng)本發(fā)明第一實(shí)施例的具有導(dǎo)線架的封裝構(gòu)造因應(yīng)客 戶需求在出廠前進(jìn)行可靠度測試時(shí)，其中通常包含一加熱回流焊(reflow)的測試步驟，所 述步驟利用約260°C的高溫加熱一段時(shí)間，以進(jìn)行加速老化的測試目的。由于本發(fā)明的芯片 承座211的底面設(shè)有所述至少二環(huán)狀凹槽211a能與所述封裝膠體25的至少二環(huán)狀卡掣凸 部251結(jié)合在一起，以增加結(jié)合時(shí)的有效表面積，故可大幅提高膠體結(jié)合強(qiáng)度。因此，經(jīng)實(shí) 際觀察，在加熱回流焊的測試步驟之后，所述環(huán)狀凹槽211a及環(huán)狀卡掣凸部251能有效避 免所述芯片承座211的底面與封裝膠體25之間因?yàn)閷?dǎo)熱性差異及熱能產(chǎn)生的應(yīng)力，而產(chǎn)生 所謂的分層現(xiàn)象(de-lamination)，也就是能防止出現(xiàn)氣隙或翹曲表面(如圖2的現(xiàn)有封裝 構(gòu)造所示)等永久性缺陷，因此確實(shí)提高可靠度測試良率。特別是，當(dāng)所述芯片承座211下 方的封裝膠體25的厚度愈厚，或者所述封裝膠體25整體的體積愈大時(shí)，因熱能產(chǎn)生的應(yīng)力 將愈明顯，所述分層現(xiàn)象發(fā)生的機(jī)率也會(huì)愈高。此時(shí)，利用本發(fā)明的環(huán)狀凹槽211a及環(huán)狀 卡掣凸部251更能突顯其提升封裝可靠度的效果。再者，在所述封裝構(gòu)造測試結(jié)果良好并 已出廠組裝至電子產(chǎn)品上之后，本發(fā)明同樣可避免所述封裝構(gòu)造因?yàn)殡娮赢a(chǎn)品長期使用下 造成的高溫影響，而逐漸產(chǎn)生所述氣隙及翹曲表面等永久性缺陷，因此本發(fā)明亦能確保所 述封裝構(gòu)造出廠后的封裝可靠度及產(chǎn)品使用壽命。請參照圖6、7及8所示，本發(fā)明第二、第三及第四實(shí)施例的導(dǎo)線架及具有導(dǎo)線架的 封裝構(gòu)造是相似于圖3至5的本發(fā)明第一實(shí)施例的導(dǎo)線架及具有導(dǎo)線架的封裝構(gòu)造，但兩 者間差異的特征在于如圖6所示，所述第二實(shí)施例的導(dǎo)線架21的芯片承座211是在其底 面凹設(shè)形成剖面呈V形的至少二環(huán)狀凹槽211a。如圖7所示，所述第三實(shí)施例的導(dǎo)線架21 的芯片承座211是在其底面凹設(shè)形成剖面呈廣口形(即梯形)的至少二環(huán)狀凹槽211a。如 圖8所示，所述第四實(shí)施例的導(dǎo)線架21的芯片承座211是在其底面凹設(shè)形成剖面呈狹口形 (即馬蹄形或Ω形)的至少二環(huán)狀凹槽211a。上述環(huán)狀凹槽211a同樣可提升膠體結(jié)合強(qiáng) 度、封裝可靠度及產(chǎn)品使用壽命。請參照圖9所示，本發(fā)明第五實(shí)施例的導(dǎo)線架及具有導(dǎo)線架的封裝構(gòu)造是相似于 圖5、6、7及8的本發(fā)明第一至第四實(shí)施例的導(dǎo)線架及具有導(dǎo)線架的封裝構(gòu)造，但兩者間差 異的特征在于如圖9所示，所述第五實(shí)施例的導(dǎo)線架21的芯片承座211是在其底面選擇 凹設(shè)形成剖面呈U形、V形、廣口形(即梯形)或狹口形(即馬蹄形或Ω形)的至少二環(huán)狀 凹槽211a，而所述環(huán)狀凹槽211a內(nèi)則選擇利用蝕刻或噴砂等方式形成一粗糙面211b。通 過所述粗糙面211b，本發(fā)明將可以進(jìn)一步增加所述芯片承座211底面與所有所述環(huán)狀凹槽 211a內(nèi)表面的總表面積，以提供更多的表面積結(jié)合所述封裝膠體25，用來提升膠體結(jié)合強(qiáng) 度、封裝可靠度及產(chǎn)品使用壽命。請參照圖10及11所示，本發(fā)明第六及第七實(shí)施例的導(dǎo)線架及具有導(dǎo)線架的封裝 構(gòu)造是相似于圖5、6、7、8及9的本發(fā)明第一至第五實(shí)施例的導(dǎo)線架及具有導(dǎo)線架的封裝構(gòu) 造，但兩者間差異的特征在于如圖10所示，所述第六實(shí)施例的導(dǎo)線架21的芯片承座211 是在其底面選擇凹設(shè)形成剖面呈U形、V形、廣口形(即梯形)或狹口形(即馬蹄形或Ω 形)的至少二環(huán)狀凹槽211a，且所述環(huán)狀凹槽211a的深度及截面積是由所述芯片承座211 外緣的最外圈的所述環(huán)狀凹槽211a往所述芯片承座211中心方向的最內(nèi)圈的所述環(huán)狀凹槽211a逐漸變大。如圖11所示，所述第七實(shí)施例的導(dǎo)線架21的芯片承座211是在其底 面選擇凹設(shè)形成剖面呈U形、V形、廣口形(即梯形)或狹口形(即馬蹄形或Ω形)的至 少二環(huán)狀凹槽211a，且所述環(huán)狀凹槽211a的深度及截面積是由所述芯片承座211外緣的 最外圈的所述環(huán)狀凹槽211a往所述芯片承座211中心方向的最內(nèi)圈的所述環(huán)狀凹槽211a 逐漸變小。通過不同尺寸的至少二環(huán)狀凹槽211a，本發(fā)明將可以進(jìn)一步增加所述芯片承座 211底面與所有所述環(huán)狀凹槽211a內(nèi)表面的總表面積，以提供更多的表面積結(jié)合所述封裝 膠體25，用來提升膠體結(jié)合強(qiáng)度、封裝可靠度及產(chǎn)品使用壽命。如上所述，相較于圖1及2的現(xiàn)有半導(dǎo)體封裝構(gòu)造在加熱回流焊測試時(shí)，容易產(chǎn)生 所述氣隙16及翹曲表面151等永久性缺陷，而導(dǎo)致降低可靠度測試的良率等缺點(diǎn)，圖3至 11的本發(fā)明通過在所述芯片承座211的底面形成所述至少二環(huán)狀凹槽211a，以便使所述封 裝膠體25填入所述環(huán)狀凹槽211a內(nèi)，形成所述至少二環(huán)狀卡掣凸部251，如此即可緊密結(jié) 合于所述環(huán)狀凹槽211a的內(nèi)表面，故確實(shí)可有效提升膠體結(jié)合強(qiáng)度、封裝可靠度、可靠度 測試良率及產(chǎn)品使用壽命。本發(fā)明已由上述相關(guān)實(shí)施例加以描述，然而上述實(shí)施例僅為實(shí)施本發(fā)明的范例。 必需指出的是，已公開的實(shí)施例并未限制本發(fā)明的范圍。相反地，包含于權(quán)利要求書的精神 及范圍的修改及均等設(shè)置均包括于本發(fā)明的范圍內(nèi)。
權(quán)利要求
一種具有導(dǎo)線架的封裝構(gòu)造，其特征在于所述具有導(dǎo)線架的封裝構(gòu)造包含一導(dǎo)線架，包含一芯片承座及復(fù)數(shù)個(gè)引腳，所述芯片承座具有一頂面及一底面，所述底面凹設(shè)有至少二環(huán)狀凹槽，各所述環(huán)狀凹槽是呈連續(xù)環(huán)狀，所述復(fù)數(shù)個(gè)引腳是環(huán)繞排列在所述芯片承座的周圍；至少一半導(dǎo)體芯片，設(shè)于所述芯片承座的所述頂面上；復(fù)數(shù)條導(dǎo)線，其中各所述導(dǎo)線分別電性連接所述半導(dǎo)體芯片至各所述引腳；及一封裝膠體，包覆所述芯片承座、所述半導(dǎo)體芯片、所述復(fù)數(shù)條導(dǎo)線以及所述復(fù)數(shù)個(gè)引腳的一部分，且所述封裝膠體填入所述環(huán)狀凹槽內(nèi)，以形成至少二環(huán)狀卡掣凸部。
2.如權(quán)利要求1所述的具有導(dǎo)線架的封裝構(gòu)造，其特征在于最外圈的所述環(huán)狀凹槽 與所述芯片承座的邊緣之間具有一第一間距，以及任二相鄰所述環(huán)狀凹槽的間具有一第二 間距，所述第一間距不小于所述第二間距。
3.如權(quán)利要求1所述的具有導(dǎo)線架的封裝構(gòu)造，其特征在于所述環(huán)狀凹槽的剖面是 呈U形、V形、廣口形或狹口形。
4.如權(quán)利要求1或3所述的具有導(dǎo)線架的封裝構(gòu)造，其特征在于所述環(huán)狀凹槽內(nèi)具 有一粗糙面。
5.如權(quán)利要求1所述的具有導(dǎo)線架的封裝構(gòu)造，其特征在于所述環(huán)狀凹槽的深度及 截面積相對所述芯片承座是由最外圈的所述環(huán)狀凹槽往最內(nèi)圈的所述環(huán)狀凹槽逐漸變大 或逐漸變小。
6.一種導(dǎo)線架，其特征在于所述導(dǎo)線架包含一芯片承座，具有一頂面及一底面，所述底面凹設(shè)有至少二環(huán)狀凹槽，且各所述環(huán)狀凹 槽是呈連續(xù)環(huán)狀；及復(fù)數(shù)個(gè)引腳，環(huán)繞排列在所述芯片承座的周圍。
7.如權(quán)利要求6所述的導(dǎo)線架，其特征在于最外圈的所述環(huán)狀凹槽與所述芯片承座 的邊緣之間具有一第一間距，以及任二相鄰所述環(huán)狀凹槽之間具有一第二間距，所述第一 間距不小于所述第二間距。
8.如權(quán)利要求6所述的導(dǎo)線架，其特征在于所述環(huán)狀凹槽的剖面是呈U形、V形、廣口 形或狹口形。
9.如權(quán)利要求6或8所述的導(dǎo)線架，其特征在于所述環(huán)狀凹槽內(nèi)具有一粗糙面。
10.如權(quán)利要求6所述的導(dǎo)線架，其特征在于所述環(huán)狀凹槽的深度及截面積相對所述 芯片承座是由最外圈的所述環(huán)狀凹槽往最內(nèi)圈的所述環(huán)狀凹槽逐漸變大或逐漸變小。
全文摘要
本發(fā)明公開一種具有導(dǎo)線架的封裝構(gòu)造，包含一導(dǎo)線架、至少一半導(dǎo)體芯片、復(fù)數(shù)條導(dǎo)線及一封裝膠體。所述導(dǎo)線架包含一芯片承座及復(fù)數(shù)個(gè)引腳。所述芯片承座具有一頂面及一底面，所述底面凹設(shè)有至少二環(huán)狀凹槽，其中各所述環(huán)狀凹槽是呈連續(xù)環(huán)狀。所述復(fù)數(shù)個(gè)引腳是環(huán)繞排列在所述芯片承座的周圍。所述半導(dǎo)體芯片設(shè)于所述芯片承座的頂面上。各所述導(dǎo)線分別電性連接所述半導(dǎo)體芯片至各所述引腳。所述封裝膠體包覆所述芯片承座、所述半導(dǎo)體芯片、所述復(fù)數(shù)條導(dǎo)線以及所述復(fù)數(shù)個(gè)引腳的一部分，且所述封裝膠體填入所述環(huán)狀凹槽內(nèi)，以形成至少二環(huán)狀卡掣凸部。
文檔編號H01L23/31GK101908519SQ200910203189
公開日2010年12月8日 申請日期2009年6月2日 優(yōu)先權(quán)日2009年6月2日
發(fā)明者林俊廷, 陳家慶 申請人:日月光半導(dǎo)體制造股份有限公司