專(zhuān)利名稱(chēng)：柵電極疊層和柵電極疊層的使用的制作方法
技術(shù)領(lǐng)域：
本發(fā)明總體上涉及柵電極疊層和該柵電極疊層的使用。
背景技術(shù)：
常規(guī)DRAM器件中的柵電極疊層可以包括下列層(從襯底(底部)向上)-硅(普通襯底材料)-柵極氧化物-多晶硅(例如N+摻雜或P+摻雜)-W/WN/Ti或WSix-蓋層和/或封裝層。
在該柵電極疊層中，多晶硅層和W/WN/Ti(或其它材料，例如WSix)層包括柵極導(dǎo)體(GC)疊層。W/WN/Ti金屬疊層中的薄Ti閃光層用于保證金屬疊層和多晶硅層之間的良好的接觸特性，因?yàn)樵谌刻幚碇蠊杌佇纬稍谠摻缑嫣帯?br> 大體上在US6,716,734B2中描述了這種柵電極疊層。
由于在刻蝕金屬疊層之后，必須在多晶硅層中執(zhí)行過(guò)刻蝕(overetch)，因此GC疊層的刻蝕是有挑戰(zhàn)性的。因?yàn)檫^(guò)刻蝕的終點(diǎn)只有通過(guò)固定時(shí)間才是根本可控的，所以這種過(guò)刻蝕難以控制。當(dāng)在多晶硅層中執(zhí)行過(guò)刻蝕時(shí)不產(chǎn)生終點(diǎn)信號(hào)。
用于W/WN/Ti疊層的等離子體干法刻蝕的典型刻蝕化學(xué)物質(zhì)是Cl2、NF3、O2和HBr，它們是相當(dāng)有侵蝕性的化學(xué)物質(zhì)。而用于WSix刻蝕的刻蝕化學(xué)物質(zhì)一般使用Cl2、O2和NF3。

發(fā)明內(nèi)容
本發(fā)明的一個(gè)目的是設(shè)計(jì)易于制造的柵電極疊層。另一目的是柵電極疊層的使用。
在根據(jù)本發(fā)明的柵電極疊層內(nèi)，多晶硅層和多晶Si1-xGex層形成GC疊層，這些層的相對(duì)位置，即哪一個(gè)在另一個(gè)之上，可以改變。多晶Si1-xGex層的引入具有以下作用，即可以在多晶硅層和多晶Si1-xGex的刻蝕之間實(shí)現(xiàn)終點(diǎn)檢測(cè)。終點(diǎn)檢測(cè)的物理機(jī)制與受激分子的光發(fā)射有關(guān)，其直接或間接地鑒定Ge。多晶Si1-xGex層(x＜0.8)具有與多晶硅類(lèi)似的電特性和結(jié)構(gòu)特性，并與全部處理相兼容。
多晶SiGe的特性和多晶SiGe作為柵極材料的使用可以參考Dongping Wu的博士論文‘Novel concepts for advanced CMOSMaterials，process and device architecture’(ISRN KTH/EKT/FR-2004/3-SE和ISSN 1650-8599)。
給出根據(jù)本發(fā)明的GC疊層，可以降低這些多晶層的總厚度。
而且，這改善了刻蝕工藝的均勻性。
根據(jù)以下提供的本發(fā)明和所附權(quán)利要求的詳細(xì)描述并參考附圖，本發(fā)明的其它目的和優(yōu)點(diǎn)將變得明顯。
本發(fā)明的另一目的是提供用于制造柵電極疊層的工藝。


圖1～6示出本發(fā)明的第一實(shí)施例的制造過(guò)程中的工藝步驟；圖7示意地示出根據(jù)本發(fā)明的GC疊層的第一實(shí)施例；圖8示意地示出根據(jù)本發(fā)明的GC疊層的第二實(shí)施例；圖9示意地示出根據(jù)本發(fā)明的GC疊層的第三實(shí)施例；圖10示意地示出根據(jù)本發(fā)明的GC疊層的第四實(shí)施例。
具體實(shí)施例方式
在常規(guī)DRAM制作工藝中，已知在硅襯底上生長(zhǎng)柵極氧化物之后，通常利用物理汽相淀積(PVD)淀積W/WN/Ti/多晶硅(或WSix/多晶硅)柵極導(dǎo)體疊層。接著在頂上淀積絕緣蓋，其通常是氮化物。隨后進(jìn)行典型GC構(gòu)造工藝通過(guò)光刻和氮化物刻蝕構(gòu)造蓋氮化物層。構(gòu)造的蓋氮化物層接著用作隨后柵極疊層刻蝕的硬掩模。首先刻蝕金屬疊層，接著在多晶硅中執(zhí)行固定時(shí)間的過(guò)刻蝕。如果使用W/WN/Ti金屬疊層，則淀積并構(gòu)造封裝內(nèi)襯(encapsulation liner)，通常是氮化硅。如果使用WSix，則封裝內(nèi)襯不是必需的。最后，刻蝕剩余的多晶硅，并在下面的柵極氧化物上進(jìn)行終點(diǎn)檢測(cè)。
在下面的圖1～6中，描述了制造本發(fā)明的第一實(shí)施例的工藝步驟。
圖1示出基于襯底的不同層的截面圖。
襯底1是例如用于制造DRAM存儲(chǔ)芯片的硅晶片?；蛘撸@也可以是用于制造邏輯處理器的硅芯片，尤其是當(dāng)需要自對(duì)準(zhǔn)的源極/漏極觸點(diǎn)時(shí)。
該襯底被柵極氧化物薄層2覆蓋。
在柵電極疊層10內(nèi)，該第一實(shí)施例將具有雙層多晶柵極導(dǎo)體3、4。因此，在該柵極氧化物層2上設(shè)置多晶硅層3。該多晶硅層3具有在3～100nm范圍內(nèi)的厚度，優(yōu)選是30-50nm。在多晶硅層3上，設(shè)置具有在3～100nm范圍內(nèi)的厚度的多晶Si1-xGex層4，優(yōu)選是30-50nm。
在Si1-xGex層4上，設(shè)置金屬層W/WN/Ti(或WSix)5。Si1-xGex層4和金屬層W/WN/Ti(或WSix)5被蓋層21所覆蓋，這里該蓋層由氮化硅制成。
Ti閃光層的厚度優(yōu)選在1～15nm范圍內(nèi)。W/WN層的厚度在10～100nm范圍內(nèi)，優(yōu)選是30-50nm。大體上，對(duì)于普通范圍內(nèi)的層厚度不存在嚴(yán)格限制。
下一步(圖2)描述了使用標(biāo)準(zhǔn)光刻方法構(gòu)造光致抗蝕劑層50。光致抗蝕劑層50形成掩模以便干法刻蝕位于下面的蓋層21(圖3)。
其后，剝離抗蝕劑層50(圖4)。
現(xiàn)在(圖5)，刻蝕具有金屬疊層5(W/WN/Ti)的金屬疊層，并在多晶Si1-xGex層4中執(zhí)行過(guò)刻蝕，并使用蓋層20作為硬掩模。當(dāng)多晶Si1-xGex層4的過(guò)刻蝕到達(dá)下面的多晶硅層3時(shí)，獲得終點(diǎn)檢測(cè)。由于多晶硅層3的刻蝕速率大大低于Si1-xGex層4的刻蝕速率，因此多晶硅層3可以用作腐蝕停(etch stop)。
圖6示出在這種情況下由氮化硅制成的封裝內(nèi)襯層20。該內(nèi)襯通過(guò)淀積氮化硅形成，其接著被各向異性刻蝕。封裝內(nèi)襯20的用途是防止W/WN/Ti疊層和以后將要制造的位線通路之間短路。在使用WSix的情況下，可以省略封裝內(nèi)襯20。
最后，使用蓋層作為硬掩模執(zhí)行多晶硅刻蝕(圖7)。該刻蝕停止在柵極氧化物層2上。
給出該第一實(shí)施例，GC刻蝕工藝可以檢測(cè)Si1-xGex層4和多晶硅層5之間的終點(diǎn)。由于Si1-xGex層4和多晶硅層3之間的高刻蝕選擇性，因此獲得了有效的腐蝕停。從而，能夠得到改善的干法刻蝕工藝窗口，并能改善刻蝕均勻性和可控性。
圖8、圖9和圖10中所描述的其它實(shí)施例具有與第一實(shí)施例大體相同的結(jié)構(gòu)，因此應(yīng)用上述終點(diǎn)檢測(cè)。而且，獲得這種結(jié)構(gòu)的過(guò)程中的工藝遵循與結(jié)合圖1～7所討論的相同的原理。
圖8具有倒置的多晶疊層，因此不能獲得有效的腐蝕停，而在下面的兩段中描述了該實(shí)施例的好處。
第二實(shí)施例(圖8)與第一實(shí)施例的差別在于包括Si1-xGex層4和多晶硅層3的雙層?xùn)艠O導(dǎo)體疊層中的各層的次序被倒置。Si1-xGex層4位于柵極氧化物層2上，多晶硅層3位于Si1-xGex層4之上。
由于該實(shí)施例具有Si1-xGex層4/柵極氧化物層2界面，因此改善了p型多晶柵極耗盡。在Lu等人的文章“Improved Performance ofUltra-Thin HfO2CMOSFETs Using Poly-SiGe Gates”，IEEE 2002Symposium on VLSI Technology(2002年IEEE超大規(guī)模集成電路技術(shù)會(huì)議)中結(jié)合非常特殊的柵極電介質(zhì)描述了這種作用。
第三實(shí)施例(圖9)和第四實(shí)施例(圖10)分別采用具有三層GC疊層和四層GC疊層的層疊。
第三實(shí)施例具有三層結(jié)構(gòu)(從底部向上)-在柵極氧化物層2上的第一多晶硅層31-在該第一多晶硅層31上的Si1-xGex層4-在該Si1-xGex層4上的第二多晶硅層32。
各層厚度分別為3-100、3-100和3-100nm。
該實(shí)施例保持了實(shí)施例1的好處，盡管多晶疊層和金屬疊層之間的界面是Ti/Si，而不是實(shí)施例1的情況下的Ti/Si1-xGex。這消除了由于復(fù)雜的Ti-Si1-xGex相互作用而引起的可能的風(fēng)險(xiǎn)。
圖10中所描述的第四實(shí)施例具有四層GC疊層，并形成下面的層次-在柵極氧化物層2上的第一Si1-xGex層41-在該第一Si1-xGex層41上的第一多晶硅層31-在該第一多晶硅層31上的第二Si1-xGex層42-在該第二Si1-xGex層42上的第二多晶硅層32。
各層厚度分別為3-100、3-100、3-100和3-100nm。(也不存在嚴(yán)格限制)該實(shí)施例繼承了實(shí)施例2和3的好處，同時(shí)能夠?qū)崿F(xiàn)修整多晶柵極長(zhǎng)度的可能性。該修整可通過(guò)多晶Si1-xGex層41的各向同性刻蝕來(lái)實(shí)現(xiàn)，其對(duì)于多晶硅層31和下面的柵極氧化物層2是有選擇性的。
總的說(shuō)來(lái)，制造該實(shí)施例的工藝流程類(lèi)似于前面描述的金屬/多晶硅柵極疊層的情況。主要差別在于多晶硅中的金屬疊層過(guò)刻蝕。將實(shí)施例1作為實(shí)例在金屬疊層過(guò)刻蝕期間刻蝕多晶Si1-xGex層。當(dāng)刻蝕掉多晶Si1-xGex層并開(kāi)始刻蝕下面的多晶硅時(shí)，可以觀察到終點(diǎn)信號(hào)。由于多晶硅的干法刻蝕速率通常比Si1-xGex層的干法刻蝕速率低得多，因此多晶硅層可用作腐蝕停。由于終點(diǎn)檢測(cè)在多晶層中的金屬過(guò)刻蝕期間的性能以及多晶Si1-xGex和多晶硅層之間的刻蝕速率差的原因，因此可獲得柵電極在均勻性和可控性方面的改善。
本發(fā)明的實(shí)施例的一個(gè)應(yīng)用是雙功函數(shù)DRAM。
權(quán)利要求
1.在半導(dǎo)體器件中的襯底上的柵電極疊層，包括具有下述的柵極導(dǎo)體a)至少一個(gè)多晶硅層，和b)至少一個(gè)多晶Si1-xGex材料層。
2.根據(jù)權(quán)利要求1的、在柵極導(dǎo)體上具有至少一個(gè)金屬柵極材料層的柵電極疊層。
3.根據(jù)權(quán)利要求1的柵電極疊層，包括具有下述的雙層?xùn)艠O導(dǎo)體疊層a)一個(gè)多晶硅層，和b)位于該多晶硅層上的一個(gè)多晶Si1-xGex層。
4.根據(jù)權(quán)利要求1的柵電極疊層，包括具有下述的雙層?xùn)艠O導(dǎo)體疊層a)一個(gè)多晶Si1-xGex層，和b)位于該多晶Si1-xGex層上的一個(gè)多晶硅層。
5.根據(jù)權(quán)利要求1的柵電極疊層，包括具有下述的三層?xùn)艠O導(dǎo)體疊層a)一個(gè)多晶硅層，b)位于該多晶硅層上的一個(gè)多晶Si1-xGex層，c)位于該多晶Si1-xGex層上的一個(gè)多晶硅層。
6.根據(jù)權(quán)利要求1的柵電極疊層，包括具有下述的四層?xùn)艠O導(dǎo)體疊層a)一個(gè)多晶Si1-xGex層，b)位于該多晶Si1-xGex層上的一個(gè)多晶硅層，b)位于該多晶硅層上的一個(gè)多晶Si1-xGex層，c)位于該多晶Si1-xGex層上的一個(gè)多晶硅層。
7.根據(jù)權(quán)利要求1的柵電極疊層，包括具有大于1nm，尤其是大于3nm的厚度的多晶硅層。
8.根據(jù)權(quán)利要求1的柵電極疊層，包括具有大于3nm的厚度的多晶Si1-xGex層。
9.根據(jù)權(quán)利要求1的柵電極疊層，其特征在于金屬柵極材料是W/WN/Ti/和WSix的組中的一種。
10.根據(jù)權(quán)利要求1的柵電極疊層，其特征在于Si1-xGex的x小于0.8。
11.根據(jù)權(quán)利要求1的、具有硅襯底的柵電極疊層。
12.根據(jù)權(quán)利要求1的、具有至少局部覆蓋柵極導(dǎo)體疊層的至少一個(gè)封裝內(nèi)襯的柵電極疊層。
13.根據(jù)權(quán)利要求1的、具有包括柵極氧化物層的襯底的柵極導(dǎo)體疊層。
14.根據(jù)權(quán)利要求1的柵極導(dǎo)體疊層在存儲(chǔ)芯片，尤其是DRAM中的使用。
15.根據(jù)權(quán)利要求1的柵極導(dǎo)體疊層在半導(dǎo)體邏輯器件中的使用。
16.用于制造根據(jù)權(quán)利要求1的柵電極疊層的方法，包括a)淀積包括至少一個(gè)多晶硅層和至少一個(gè)多晶Si1-xGex材料層的疊層，b)然后，對(duì)該至少一個(gè)多晶硅層和至少一個(gè)多晶Si1-xGex材料層執(zhí)行干法刻蝕，同時(shí)c)在位于下面的多晶硅或多晶Si1-xGex材料層中執(zhí)行過(guò)刻蝕，并且該過(guò)刻蝕用作該工藝的終點(diǎn)檢測(cè)。
全文摘要
本發(fā)明涉及半導(dǎo)體器件中的襯底上的柵電極疊層，其包括具有下述的柵極導(dǎo)體a)至少一個(gè)多晶硅層，和b)至少一個(gè)多晶Si
文檔編號(hào)H01L29/78GK1845336SQ20061007434
公開(kāi)日2006年10月11日 申請(qǐng)日期2006年4月7日 優(yōu)先權(quán)日2005年4月7日
發(fā)明者U·埃格爾, M·戈德巴赫, 吳東平 申請(qǐng)人:英飛凌科技股份公司