專利名稱：像素陣列基板的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體元件基板的制造方法，且特別是有關(guān)于一種像素陣列基板的制造方法。
背景技術(shù)：
隨著現(xiàn)代視頻技術(shù)的進步，各式顯示器已被大量地使用于手機、筆記型電腦、數(shù)碼相機及個人數(shù)字助理(PDA)等消費性電子產(chǎn)品的顯示屏幕上。在這些顯示器中，由于液晶顯示器(LCD)及有機電激發(fā)光顯示器(OLED)具有重量輕、體積小及耗電量低等優(yōu)點，使得其成為市場上的主流。無論是液晶顯示器或是有機電激發(fā)光顯示器，其制作過程均包括以半導(dǎo)體工藝形成像素陣列基板。對應(yīng)調(diào)整像素陣列基板中各個像素所顯示的顏色，顯示器即可產(chǎn)生影像。
圖1為公知的一種像素陣列基板的局部俯視圖，而圖2A～2E為圖1的像素陣列基板的制造流程的剖面示意圖，其中剖面線為圖1中的A-A’線。請先參考圖1，公知的像素陣列基板100包括一基板110以及配置于基板110上的多個薄膜晶體管120、多條掃描線130、多條數(shù)據(jù)線140及多個像素電極150，其中每一薄膜晶體管120的柵極122、源極124及漏極126是分別電性連接至對應(yīng)的掃描線130、數(shù)據(jù)線140及像素電極150。一般而言，這些數(shù)據(jù)線140及掃描線130是以行列交錯排列，而定義出多個像素區(qū)域(未標(biāo)示)。具體而言，掃描線130是以列方向排列，而數(shù)據(jù)線140是以行方向排列，且薄膜晶體管120是鄰近于掃描線130與數(shù)據(jù)線140的交會處。
承接上述，薄膜晶體管120是依據(jù)掃描線130傳遞來的掃描信號而決定是處于開啟或關(guān)閉的狀態(tài)。當(dāng)薄膜晶體管120處于開啟的狀態(tài)時，像素電極150即可經(jīng)由薄膜晶體管120而接收由數(shù)據(jù)線140傳遞來的數(shù)據(jù)信號，以使對應(yīng)的像素調(diào)整顯示的顏色。由于工藝上的考慮，通常數(shù)據(jù)線140的厚度會小于掃描線130的厚度，如此使得數(shù)據(jù)線140的面電阻大于掃描線130的面電阻。這會造成數(shù)據(jù)信號傳送延遲的現(xiàn)象，因而降低像素陣列基板100的顯示品質(zhì)。特別是隨著像素陣列基板100尺寸不斷地增大，會使得數(shù)據(jù)信號傳送延遲的現(xiàn)象更為嚴重。
以下，將敘述像素陣列基板100的制造流程，請參考圖2A，首先于基板110上進行一第一道掩膜工藝，以定義出柵極122，并在此步驟中同時形成掃描線130(如圖1所示)。請參考圖2B，接著于基板110上形成一介電層160以覆蓋柵極122，并進行一第二道掩膜工藝以于柵極122上方定義出一通道128。請參考圖2C，之后進行一第三道掩膜工藝以定義出源極124、漏極126及數(shù)據(jù)線140，其中柵極122、源極124、漏極126及通道128即構(gòu)成薄膜晶體管120。請參考圖2D，再于基板110上方形成一鈍化層170以覆蓋薄膜晶體管120，并進行一第四道掩膜工藝以在鈍化層170中定義出一接觸孔開口172，以暴露出部分漏極126。請同時參考圖1及圖2E，最后進行一第五道掩膜工藝，以在鈍化層170上定義出像素電極150，其中部分像素電極150填入接觸孔開口172，以使像素電極150電性連接于漏極126。至此步驟即完成像素陣列基板100的制作。
承接上述，制造像素陣列基板100的主要成本之一為掩膜的制造費用，而公知技藝必須要使用到五個不同的掩膜進行五道掩膜工藝始能形成像素陣列基板100，因此像素陣列基板100的制造成本無法降低。特別是隨著基板尺寸的增大，必須使用面積更大的掩膜以形成像素陣列基板100，如此更增加像素陣列基板100的制作成本。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問題是提供一種像素陣列基板的制造方法，可以降低像素陣列基板的制作成本，并改善數(shù)據(jù)信號傳送延遲的現(xiàn)象。
為達上述或是其他目的，本發(fā)明提出一種像素陣列基板的制造方法，首先在一基板上依序形成一透明導(dǎo)電層及一第一導(dǎo)電層，并接著進行一第一道掩膜工藝，以圖案化第一導(dǎo)電層及透明導(dǎo)電層，而形成多個柵極、與這些柵極電性連接的多條掃描線、多個數(shù)據(jù)線圖案及多個像素電極圖案。之后在基板上方依序形成一介電層及一半導(dǎo)體層，并進行一第二道掩膜工藝以圖案化介電層及半導(dǎo)體層，而于每個柵極上方形成一通道，并形成暴露出這些數(shù)據(jù)線圖案的多個接觸孔開口，并且移除這些像素電極圖案的第一導(dǎo)電層以形成多個像素電極。隨后在基板上方形成一第二導(dǎo)電層，且第二導(dǎo)電層會填入這些接觸孔開口而形成與這些數(shù)據(jù)線圖案電性連接的多個接觸孔，并接著進行一第三道掩膜工藝以圖案化第二金屬層，而形成與這些接觸孔電性連接的多個連接部、與這些數(shù)據(jù)線圖案電性連接的多個源極以及與這些像素電極電性連接的多個漏極，并且移除每個像素電極上的第二導(dǎo)電層。其中，位于相同一行的這些數(shù)據(jù)線圖案是通過這些連接部以及這些接觸孔而彼此電性連接，以構(gòu)成一數(shù)據(jù)線。
此外，為達上述或是其他目的，本發(fā)明另提出一種像素陣列基板的制造方法，首先在一基板上依序形成一透明導(dǎo)電層及一第一導(dǎo)電層，并接著進行一第一道掩膜工藝，圖案化第一導(dǎo)電層及透明導(dǎo)電層，而形成多個柵極、與這些柵極電性連接的多個掃描線圖案、多條數(shù)據(jù)線及多個像素電極圖案。之后在基板上方依序形成一介電層及一半導(dǎo)體層，并接著進行一第二道掩膜工藝，圖案化介電層及半導(dǎo)體層，而于每個柵極上方形成一通道，并形成暴露出這些掃描線圖案的多個接觸孔開口，并且移除這些像素電極圖案的第一導(dǎo)電層以形成多個像素電極。隨后在基板上方形成一第二導(dǎo)電層，且第二導(dǎo)電層會填入這些接觸孔開口而形成與這些掃描線圖案電性連接的多個接觸孔，并接著進行一第三道掩膜工藝，圖案化第二金屬層，而形成與這些接觸孔電性連接的多個連接部、與這些數(shù)據(jù)線電性連接的多個源極以及與這些像素電極電性連接的多個漏極，并且移除每個像素電極上的第二導(dǎo)電層。其中，位于相同一列的這些掃描線圖案是通過這些連接部以及這些接觸孔而彼此電性連接，以構(gòu)成一掃描線。
在本發(fā)明的一實施例中，在上述的第三道掩膜工藝之后，更包括下列步驟首先在基板上方依序形成一鈍化層及一光刻膠層，接著以這些柵極、源極、漏極、掃描線及數(shù)據(jù)線為掩膜，進行一背面曝光工藝及一顯影工藝，以形成一圖案化光刻膠層。之后以圖案化光刻膠層為掩膜刻蝕鈍化層，以暴露出像素電極，最后移除圖案化光刻膠層。
在本發(fā)明的一實施例中，于上述的第一道掩膜工藝中，更包括形成多個焊墊，而每一焊墊是連接于對應(yīng)的掃描線或數(shù)據(jù)線的一端。于上述的第二道掩膜工藝中，更包括保留部分焊墊上方的介電層與半導(dǎo)體層，并且移除部分焊墊的第一導(dǎo)電層。于上述的第三道掩膜工藝中，更包括移除部分焊墊上方的第二導(dǎo)電層。
在本發(fā)明的一實施例中，于上述的第一道掩膜工藝中，更包括形成多個下電極。于上述的第二道掩膜工藝中，更包括保留位于這些下電極上方的介電層與半導(dǎo)體層。于上述的第三道掩膜工藝中，更包括形成多個上電極，位于部分下電極上方的半導(dǎo)體層上，其中，這些下電極與這些上電極構(gòu)成多個電容器，而每一下電極與對應(yīng)的掃描線電性連接，且每一上電極與對應(yīng)的像素電極電性連接。
在本發(fā)明的一實施例中，于上述的第三道掩膜工藝中，更包括移除這些通道的部分厚度。
在本發(fā)明的一實施例中，上述的半導(dǎo)體層包括一通道材料層及一歐姆接觸材料層。
在本發(fā)明的一實施例中，上述的第一導(dǎo)電層的厚度大于第二導(dǎo)電層的厚度。
綜合上述，在本發(fā)明的像素陣列基板及其制造方法中，由于數(shù)據(jù)線圖案的材料與掃描線的材料相同(均為第一導(dǎo)電層的材料)，且數(shù)據(jù)線主要是由數(shù)據(jù)線圖案所構(gòu)成，因此數(shù)據(jù)線的面電阻會與掃描線的面電阻相近，進而可改善數(shù)據(jù)信號傳送延遲的現(xiàn)象。此外，相較于公知技藝必須使用五個掩膜進行五道掩膜工藝始能制作像素陣列基板而言，本發(fā)明僅須使用三個掩膜進行三道掩膜工藝即完成制作像素陣列基板，因此像素陣列基板的制作成本可以降低。


圖1為公知的一種像素陣列基板的局部俯視圖。
圖2A～2E為圖1的像素陣列基板的制造流程的剖面示意圖。
圖3為依據(jù)本發(fā)明一實施例的像素陣列基板的局部俯視圖。
圖4A～4F為圖3的像素陣列基板的制造流程的剖面示意圖。
圖4G～4J為依照本發(fā)明一實施例的像素陣列基板形成鈍化層的制造流程的剖面示意圖。
圖5A及圖5B分別繪示圖4B及圖4D工藝后的俯視圖。
圖6為依據(jù)本發(fā)明另一實施例的像素陣列基板的局部俯視圖。
主要元件符號說明100像素陣列基板110基板 120薄膜晶體管122柵極 124源極126漏極 128通道130掃描線140數(shù)據(jù)線150像素電極 160介電層170鈍化層172接觸孔開口300、600像素陣列基板
310基板 320有源元件322柵極 324源極326漏極 328通道330掃描線340數(shù)據(jù)線342數(shù)據(jù)線圖案344連接部346接觸孔350像素電極350’像素電極圖案360電容器362下電極364上電極370焊墊 510透明導(dǎo)電層520第一導(dǎo)電層530介電層532接觸孔開口540半導(dǎo)體層542通道材料層544歐姆接觸層550第二導(dǎo)電層560鈍化層570光刻膠層 572圖案化光刻膠層630掃描線632掃描線圖案634連接部640數(shù)據(jù)線具體實施方式
為讓本發(fā)明的上述技術(shù)方案、特征和優(yōu)點能更明顯易懂，下文特舉較佳實施例，并配合附圖，作詳細說明如下。
圖3為依據(jù)本發(fā)明一實施例的像素陣列基板的局部俯視圖，而圖4A～4F為圖3的像素陣列基板的制造流程的剖面示意圖，其中剖面線為圖3中的B-B’線及C-C’線。請先參考圖3，本發(fā)明的像素陣列基板300包括一基板310以及配置于基板310上的多個有源元件320、多條掃描線330、多條數(shù)據(jù)線340及多個像素電極350，其中每一有源元件320分別與對應(yīng)的掃描線330、數(shù)據(jù)線340及像素電極350電性連接。此外，每一數(shù)據(jù)線340包括多個數(shù)據(jù)線圖案342以及多個連接部344，其中連接部344是與數(shù)據(jù)線圖案342電性連接，且每一連接部344會跨越其中一條掃描線330，但不與掃描線330電性連接。
具體而言，數(shù)據(jù)線340主要是由數(shù)據(jù)線圖案342所構(gòu)成，其中數(shù)據(jù)線圖案342與掃描線330的材料相同，并且是同時形成。為避免掃描線330與數(shù)據(jù)線340在交會處發(fā)生短路，連接部344是跨越掃描線330以電性連接于相鄰的兩數(shù)據(jù)線圖案342之間。如此一來，由于數(shù)據(jù)線圖案342具有與掃描線330相同的電特性，因此數(shù)據(jù)線340整體的面電阻會與掃描線330的面電阻相近，進而可改善數(shù)據(jù)信號傳送延遲的現(xiàn)象。
在本實施例中，有源元件320可以是一薄膜晶體管。詳細地說，有源元件320的柵極322連接至對應(yīng)的掃描線330，有源元件320的源極324連接至對應(yīng)的數(shù)據(jù)線340，有源元件320的漏極326連接至對應(yīng)的像素電極350。此外，像素陣列基板300可以進一步包括多個電容器360及多個焊墊370配置于基板310上，其中電容器360是用以使像素電極350維持穩(wěn)定的電壓，而焊墊370是連接于掃描線330或是數(shù)據(jù)線340的一端，以作為接腳。
以下，將結(jié)合附圖詳述本發(fā)明的像素陣列基板300的制造流程。請參考圖4A，首先在基板310上依序形成一透明導(dǎo)電層510及一第一導(dǎo)電層520，其中透明導(dǎo)電層510的材料可以為氧化銦錫(Indium Tin Oxide，ITO)或氧化銦鋅(Indium Zinc Oxide，IZO)，而第一導(dǎo)電層520的材料可以選自鋁(Al)、鉬(Mo)、氮化鉬(MoN)、鈦(Ti)、氮化鈦(TiN)、鉻(Cr)、氮化鉻(CrN)或其組合。在本實施例中，第一導(dǎo)電層520可以為氮化鈦/鋁/鈦/氮化鈦四層堆疊的結(jié)構(gòu)，其中鋁的較佳厚度是介于500～2000之間，且鈦或氮化鈦的較佳厚度是介于300～1000之間。
為使附圖對照清楚，圖5A繪示圖4B工藝后的俯視圖。請參考圖4B及圖5A，接著進行一第一道掩膜工藝，圖案化透明導(dǎo)電層510及第一導(dǎo)電層520，以形成多個柵極322、多條掃描線330、多個數(shù)據(jù)線圖案342及多個像素電極圖案350’，其中每一柵極322與對應(yīng)的掃描線330電性連接。
附帶一提的是，第一道掩膜工藝包括先于圖案化透明導(dǎo)電層510及第一導(dǎo)電層520上方形成一光刻膠層(未繪示)，并利用一掩膜(未繪示)對光刻膠層進行曝光顯影工藝以形成一圖案化光刻膠層(未繪示)。接著以圖案化光刻膠層為掩膜(罩幕)對圖案化透明導(dǎo)電層510及第一導(dǎo)電層520進行刻蝕工藝，而定義出上述多個元件。最后，將圖案化光刻膠層移除即完成第一道掩膜工藝。熟悉此項技藝者當(dāng)能參照前述而清楚了解掩膜工藝的詳細步驟，之后均不再對掩膜工藝的詳細步驟多作贅述。
此外，在本實施例的這個步驟中，更可以同時形成多個焊墊370及多個下電極362，其中下電極362是構(gòu)成電容器360的重要構(gòu)件，且每一下電極362是電性連接于對應(yīng)的掃描線330。附帶一提的是，為提升像素陣列基板300的開口率，本發(fā)明并未特別設(shè)置一區(qū)域以容置下電極362，而是利用部份掃描線330作為下電極362。
請參考圖4C，之后在基板310上方依序形成一介電層530及一半導(dǎo)體層540，其中介電層530的材料例如為氮化硅(SiNx)、氧化硅(SiOx)或是氮氧化硅(SiOxNy)以作為絕緣層。此外，為增進半導(dǎo)體層540的電特性，在本實施例中，半導(dǎo)體層540可以包括一通道材料層542及一歐姆接觸層544，其中通道材料層542的材料例如為非晶質(zhì)硅(amorphous silicon，α-Si)，而歐姆接觸層544的材料例如為重摻雜的非晶質(zhì)硅(n+amorphoussilicon，n+α-Si)。
為使附圖對照清楚，圖5B繪示圖4D工藝后的俯視圖。請參考圖4D及圖5B，接著進行一第二道掩膜工藝，圖案化介電層530及半導(dǎo)體層540，而于每一柵極322上方形成一通道328。在此步驟中，亦同時移除像素電極圖案350’的第一導(dǎo)電層520，而暴露出像素電極350’的透明導(dǎo)電層510以形成多個像素電極350。值得注意的是，本發(fā)明于介電層530及半導(dǎo)體層540中形成多個接觸孔(接觸窗)開口532以暴露出數(shù)據(jù)線圖案342，其中這些接觸孔開口532位于數(shù)據(jù)線圖案342的兩端附近。如此一來，即可在之后的工藝中將相同一行的多個數(shù)據(jù)線圖案342相互電性連接起來以組成數(shù)據(jù)線340。
此外，在本實施例的這個步驟中，可以同時保留焊墊370上方的部分介電層530與半導(dǎo)體層540，并且移除焊墊370的部分第一導(dǎo)電層520，以暴露出焊墊370的部分透明導(dǎo)電層510。另外，亦可以保留下電極362上方的介電層530與半導(dǎo)體層540。
請參考圖4E，繼續(xù)在基板上方形成一第二導(dǎo)電層550，且第二導(dǎo)電層550會填入接觸孔開口532而形成多個接觸孔346，其中每一接觸孔346是與對應(yīng)的數(shù)據(jù)線圖案342電性連接。第二導(dǎo)電層550的材料可以選自鋁(Al)、鉬(Mo)、氮化鉬(MoN)、鈦(Ti)、氮化鈦(TiN)、鉻(Cr)、氮化鉻(CrN)或其組合。在本實施例中，第二導(dǎo)電層550可以為鈦/鋁/氮化鈦三層堆疊的結(jié)構(gòu)，其中鋁的較佳厚度是介于500～2000之間，且鈦或氮化鈦的較佳厚度是介于300～1000之間。此外，第一導(dǎo)電層520的厚度例如是大于第二導(dǎo)電層550。
請參考圖4F及圖3，其中圖3亦為圖4F工藝后的俯視圖。接著進行一第三道掩膜工藝，圖案化第二導(dǎo)電層550而形成多個連接部344，其中連接部344是與對應(yīng)的接觸孔346電性連接。如此一來，位于相同一行的數(shù)據(jù)線圖案342即可通過對應(yīng)的連接部344與接觸孔346而彼此電性連接，以構(gòu)成數(shù)據(jù)線340。由于數(shù)據(jù)線340主要是由數(shù)據(jù)線圖案342所構(gòu)成，且數(shù)據(jù)線圖案342具有與掃描線330相同的電特性(均為第一導(dǎo)電層520)，所以數(shù)據(jù)線340整體的面電阻會與掃描線330的面電阻相近。因此，以本發(fā)明所揭露方法所制作的像素陣列基板300可以改善數(shù)據(jù)信號傳送延遲的現(xiàn)象。
承接上述，在此步驟中，亦同時形成源極324及漏極326，其中漏極326是電性連接至對應(yīng)的像素電極324，而源極324是電性連接至對應(yīng)的數(shù)據(jù)線342。具體而言，源極324是連接至對應(yīng)的連接部344，并通過接觸孔346而與數(shù)據(jù)線圖案342電性連接。如此一來，柵極322、源極324、漏極326與通道328即構(gòu)成有源元件320。附帶一提的是，本發(fā)明亦可在此步驟中同時移除通道328的部分厚度，詳細地說，可以移除通道328的部份歐姆接觸層544，而曝出通道328的部份通道材料層542，以避免源極324及漏極326發(fā)生短路的現(xiàn)象。
值得注意的是，至此步驟即完成制作本發(fā)明的像素陣列基板300。由于本發(fā)明只使用三個掩膜進行三道掩膜工藝即完成制作像素陣列基板300，因此可以降低像素陣列基板300的制作成本。
此外，在本實施例的這個步驟中，可以形成多個上電極364，而上電極364是位于部分下電極362上方的半導(dǎo)體層540上，并與對應(yīng)的像素電極350電性連接。如此一來，下電極362與上電極364即可構(gòu)成電容器360以使像素電極350維持穩(wěn)定的電壓。另外，亦可以移除焊墊370上方的部分第二導(dǎo)電層550，而在本實施例中，是將焊墊370上方的第二導(dǎo)電層550全部移除。
為進一步提升像素陣列基板的品質(zhì)，本發(fā)明可再形成鈍化層(保護層)以保護其下方的元件，以使像素陣列基板不易受外界影響而損壞。圖4G～4J為依照本發(fā)明一實施例形成鈍化層的制造流程的剖面示意圖，其中圖4G是接續(xù)圖4F之后的流程。請參考圖4G，首先在基板310上方形成一鈍化層560及一光刻膠層570，其中鈍化層560的材料例如為氮化硅、氧化硅或是氮氧化硅，用以隔絕外界，且光刻膠層570的型態(tài)例如為正型光刻膠。接著以柵極322、源極324、漏極326、掃描線(未繪示)、數(shù)據(jù)線340及其他具有遮光效果的元件(如電容器360)為掩膜，對光刻膠層570進行背面曝光工藝。
請參考圖4H，之后對光刻膠層570進行顯影工藝，其中未受到曝光的部分光刻膠層570則不會被顯影掉而形成圖案化光刻膠層572。由于像素電極350的材料是由可透光的透明導(dǎo)電層510所構(gòu)成，因此于像素電極350上方的光刻膠層570會因為曝光而被顯影掉，以暴露出鈍化層560。類似前述，由于部分焊墊370上方?jīng)]有可遮光效果的元件，因此部分焊墊370上方的鈍化層560亦會被暴露出來。
請參考圖4I，隨后以圖案化光刻膠層572為掩膜刻蝕鈍化層560，以暴露出像素電極350及部分焊墊370。請參考圖4J，最后進行剝膜(stripper)工藝以移除圖案化光刻膠層572，即完成具有鈍化層的像素陣列基板300的制作。值得注意的是，在上述形成鈍化層的過程中，是以具有遮光效果的元件作為掩膜進行背面曝光工藝所完成，因此不需再額外增設(shè)掩膜，故可以降低像素陣列基板300的制作成本。
在前述實施例的像素陣列基板中，是將數(shù)據(jù)線以多個分段的數(shù)據(jù)線圖案電性連接起來而構(gòu)成，如此可使得數(shù)據(jù)線具有與掃描線相近的面電阻以改善信號資料延遲的現(xiàn)象。不過，前述的方法并非用以限定本發(fā)明，舉例而言，本發(fā)明亦可以將掃描線分解成多個掃描線圖案，再將這些掃描線圖案電性連接起來，以下將配合

。
圖6為依據(jù)本發(fā)明另一實施例的像素陣列基板的局部俯視圖。請參考圖6，本實施例的像素陣列基板600與像素陣列基板300(如圖3所示)類似，其差別在于每一掃描線630包括多個掃描線圖案632以及多個連接部634，其中連接部634是與掃描線圖案632電性連接，且每一連接部634會跨越其中一條數(shù)據(jù)線640，但不與數(shù)據(jù)線640電性連接。
此外，像素陣列基板600的制造方法與像素陣列基板300的制造方法類似，以下將針對差異處進行說明。在進行第一道掩膜工藝時，本實施例是形成多個掃描線圖案632及數(shù)據(jù)線640。在進行第二道掩膜工藝時，本實施例是于部分掃描線圖案632上方形成接觸孔開口(未繪示)，并隨后于接觸孔開口中形成接觸孔以電性連接掃描線圖案632。在進行第三道掩膜工藝時，本實施例是形成連接部634，而連接部634是與接觸孔電性連接。如此一來，位于相同一列的掃描線圖案632即可通過對應(yīng)的連接部634與接觸孔而彼此電性連接，以構(gòu)成掃描線630。熟悉此項技藝者當(dāng)可參考前述實施例自行推演，此處便不再繪圖示之。
附帶一提的是，本發(fā)明分段的概念并不限定只能用于掃描線或是數(shù)據(jù)線。當(dāng)任意兩種不同類型的導(dǎo)線(如共用線(common line)、電源線(powerline)、修補線(repair line)等)必須交錯排列設(shè)置，而又需要有相近的電特性時，便可采用本發(fā)明的分段的概念，將其中一種導(dǎo)線分成多個導(dǎo)線圖案，再將這些導(dǎo)線圖案給電性連接起來。熟悉此項技藝者當(dāng)可輕易推出，此處便不再贅述。
綜上所述，本發(fā)明的像素陣列基板的制造方法至少具有下列優(yōu)點一、與公知技術(shù)必須使用五個掩膜始能制作像素陣列基板相比而言，本發(fā)明僅需使用三個掩膜即完成制作像素陣列基板，因此像素陣列基板的制作成本可以降低。
二、本發(fā)明的像素陣列基板的制作方法與現(xiàn)有的工藝相容，因此無須增加額外的工藝設(shè)備。
三、由于數(shù)據(jù)線圖案與掃描線是以相同材料同時形成，故其具有相同的電特性。加上數(shù)據(jù)線主要是由數(shù)據(jù)線圖案所構(gòu)成，所以數(shù)據(jù)線整體的面電阻會與掃描線的面電阻相近，如此可改善數(shù)據(jù)信號傳送延遲的現(xiàn)象。
雖然本發(fā)明已以具體實施例揭示，但其并非用以限定本發(fā)明，任何本領(lǐng)域的技術(shù)人員，在不脫離本發(fā)明的構(gòu)思和范圍的前提下所作出的等同組件的置換，或依本發(fā)明專利保護范圍所作的等同變化與修飾，皆應(yīng)仍屬本專利涵蓋的范疇。
權(quán)利要求
1.一種像素陣列基板的制造方法，其包括在一基板上依序形成一透明導(dǎo)電層及一第一導(dǎo)電層；進行一第一道掩膜工藝，圖案化該第一導(dǎo)電層及該透明導(dǎo)電層，而形成多個柵極、與這些柵極電性連接的多條掃描線、多個數(shù)據(jù)線圖案及多個像素電極圖案；在該基板上方依序形成一介電層及一半導(dǎo)體層；進行一第二道掩膜工藝，圖案化該介電層及該半導(dǎo)體層，而于上述的每一柵極上方形成一通道，并形成暴露出所述數(shù)據(jù)線圖案的多個接觸孔開口，并且移除所述像素電極圖案的該第一導(dǎo)電層，以形成多個像素電極；在該基板上方形成一第二導(dǎo)電層，且該第二導(dǎo)電層會填入所述接觸孔開口而形成與所述數(shù)據(jù)線圖案電性連接的多個接觸孔；以及進行一第三道掩膜工藝，圖案化該第二金屬層，而形成與所述接觸孔電性連接的多個連接部、與所述數(shù)據(jù)線圖案電性連接的多個源極以及與所述像素電極電性連接的多個漏極，并且移除每一像素電極上的該第二導(dǎo)電層；其中，位于相同一行的所述數(shù)據(jù)線圖案是通過所述連接部以及所述接觸孔而彼此電性連接，以構(gòu)成一數(shù)據(jù)線。
2.如權(quán)利要求1所述的像素陣列基板的制造方法，其特征在于，在該第三道掩膜工藝之后，更包括在該基板上方依序形成一鈍化層及一光刻膠層；以所述柵極、所述源極、所述漏極、所述掃描線及所述數(shù)據(jù)線為掩膜，進行一背面曝光工藝及一顯影工藝，以形成一圖案化光刻膠層；以該圖案化光刻膠層為掩膜刻蝕該鈍化層，以暴露出該像素電極；以及移除該圖案化光刻膠層。
3.如權(quán)利要求1所述的像素陣列基板的制造方法，其特征在于于該第一道掩膜工藝中，更包括形成多個焊墊，而每一焊墊是連接于對應(yīng)的該掃描線或該數(shù)據(jù)線的一端；于該第二道掩膜工藝中，更包括保留該焊墊上方的部分該介電層與部分該半導(dǎo)體層，并且移除該焊墊的部分該第一導(dǎo)電層；以及于該第三道掩膜工藝中，更包括移除該焊墊上方的部分該第二導(dǎo)電層。
4.如權(quán)利要求1所述的像素陣列基板的制造方法，其特征在于于該第一道掩膜工藝中，更包括形成多個下電極；于該第二道掩膜工藝中，更包括保留位于所述下電極上方的該介電層與該半導(dǎo)體層；以及于該第三道掩膜工藝中，更包括形成多個上電極，位于部分下電極上方的該半導(dǎo)體層上；其中，所述下電極與所述上電極構(gòu)成多個電容器，而每一下電極與對應(yīng)的該掃描線電性連接，且每一上電極與對應(yīng)的該像素電極電性連接。
5.如權(quán)利要求1所述的像素陣列基板的制造方法，其特征在于，在該第三道掩膜工藝中，更包括移除所述通道的部分厚度。
6.如權(quán)利要求1所述的像素陣列基板的制造方法，其特征在于，該半導(dǎo)體層包括一通道材料層及一歐姆接觸材料層。
7.如權(quán)利要求1所述的像素陣列基板的制造方法，其特征在于，該第一導(dǎo)電層的厚度大于該第二導(dǎo)電層的厚度。
8.一種像素陣列基板的制造方法，包括在一基板上依序形成一透明導(dǎo)電層及一第一導(dǎo)電層；進行一第一道掩膜工藝，圖案化該第一導(dǎo)電層及該透明導(dǎo)電層，而形成多個柵極、與所述柵極電性連接的多個掃描線圖案、多條數(shù)據(jù)線及多個像素電極圖案；在該基板上方依序形成一介電層及一半導(dǎo)體層；進行一第二道掩膜工藝，圖案化該介電層及該半導(dǎo)體層，而于上述的每一柵極上方形成一通道，并形成暴露出所述掃描線圖案的多個接觸孔開口，并且移除所述像素電極圖案的該第一導(dǎo)電層以形成多個像素電極；在該基板上方形成一第二導(dǎo)電層，且該第二導(dǎo)電層會填入所述接觸孔開口而形成與所述掃描線圖案電性連接的多個接觸孔；以及進行一第三道掩膜工藝，圖案化該第二金屬層，而形成與所述接觸孔電性連接的多個連接部、與所述數(shù)據(jù)線電性連接的多個源極以及與所述像素電極電性連接的多個漏極，并且移除每一像素電極上的該第二導(dǎo)電層；其中，位于相同一列的所述掃描線圖案是通過所述連接部以及所述接觸孔而彼此電性連接，以構(gòu)成一掃描線。
9.如權(quán)利要求8所述的像素陣列基板的制造方法，其特征在于，在該第三道掩膜工藝之后，更包括在該基板上方依序形成一鈍化層及一光刻膠層；以所述柵極、所述源極、所述漏極、所述掃描線及所述數(shù)據(jù)線為掩膜，進行一背面曝光工藝及一顯影工藝，以形成一圖案化光刻膠層；以該圖案化光刻膠層為掩膜刻蝕該鈍化層，以暴露出該像素電極；以及移除該圖案化光刻膠層。
10.如權(quán)利要求8所述的像素陣列基板的制造方法，其特征在于于該第一道掩膜工藝中，更包括形成多個焊墊，而每一焊墊是連接于對應(yīng)的該掃描線或該數(shù)據(jù)線的一端；于該第二道掩膜工藝中，更包括保留該焊墊上方的部分該介電層與部分該半導(dǎo)體層，并且移除該焊墊的部分該第一導(dǎo)電層；以及于該第三道掩膜工藝中，更包括移除該焊墊上方的部分該第二導(dǎo)電層。
11.如權(quán)利要求8所述的像素陣列基板的制造方法，其特征在于于該第一道掩膜工藝中，更包括形成多個下電極；于該第二道掩膜工藝中，更包括保留位于所述下電極上方的該介電層與該半導(dǎo)體層；以及于該第三道掩膜工藝中，更包括形成多個上電極，位于部分下電極上方的該半導(dǎo)體層上；其中，所述下電極與所述上電極構(gòu)成多個電容器，而每一下電極與對應(yīng)的該掃描線電性連接，且每一上電極與對應(yīng)的該像素電極電性連接。
12.如權(quán)利要求8所述的像素陣列基板的制造方法，其特征在于，于該第三道掩膜工藝中，更包括移除所述通道的部分厚度。
13.如權(quán)利要求8所述的像素陣列基板的制造方法，其特征在于，該半導(dǎo)體層包括一通道材料層及一歐姆接觸材料層。
14.如權(quán)利要求8所述的像素陣列基板的制造方法，其特征在于，該第一導(dǎo)電層的厚度大于該第二導(dǎo)電層的厚度。
全文摘要
一種像素陣列基板的制造方法，首先在一基板上形成多個柵極、多條掃描線、多個數(shù)據(jù)線圖案及多個像素電極圖案。之后在柵極上方形成多個通道，并形成暴露出數(shù)據(jù)線圖案的多個接觸孔開口。隨后在接觸孔開口中形成與數(shù)據(jù)線圖案電性連接的多個接觸孔。之后形成與接觸孔電性連接的多個連接部、與數(shù)據(jù)線圖案電性連接的多個源極以及與像素電極電性連接的多個漏極。其中，位于相同一行的數(shù)據(jù)線圖案是通過連接部以及接觸孔而彼此電性連接，以構(gòu)成一數(shù)據(jù)線。如此，可改善數(shù)據(jù)信號傳送延遲的現(xiàn)象，并使像素陣列基板具有較低的制作成本。
文檔編號H01L21/768GK1845310SQ20061005840
公開日2006年10月11日 申請日期2006年3月22日 優(yōu)先權(quán)日2006年3月22日
發(fā)明者施明宏 申請人:廣輝電子股份有限公司