Oled顯示裝置的陣列基板及其制造方法
【專利摘要】本發(fā)明公開(kāi)了一種OLED顯示裝置的陣列基板及其制造方法，屬于顯示技術(shù)領(lǐng)域，能夠使不同功能的薄膜晶體管具備各自所需的電學(xué)特性。該陣列基板由下至上依次包括襯底基板、半導(dǎo)體層、第一絕緣層、第一金屬層、第二絕緣層、第二金屬層、第三絕緣層陣列基板上形成有多個(gè)驅(qū)動(dòng)單元，每個(gè)驅(qū)動(dòng)單元中包括第一薄膜晶體管和第二薄膜晶體管；第一薄膜晶體管和第二薄膜晶體管的有源溝道層位于半導(dǎo)體層；第一薄膜晶體管的柵極、第二薄膜晶體管的源極和漏極位于第一金屬層；第二薄膜晶體管的柵極、第一薄膜晶體管的源極和漏極位于第二金屬層，且第二薄膜晶體管的柵極與第一薄膜晶體管的漏極連接。
【專利說(shuō)明】
OLED顯示裝置的陣列基板及其制造方法
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及顯示技術(shù)領(lǐng)域，具體的說(shuō)，涉及一種OLED顯示裝置的陣列基板及其制造方法。
【背景技術(shù)】
[0002]隨著顯示技術(shù)的發(fā)展，有機(jī)發(fā)光二極管(Organic Light-Emitting D1de，簡(jiǎn)稱0LED)顯示裝置的技術(shù)日見(jiàn)成熟，已經(jīng)越來(lái)越多的應(yīng)用在各個(gè)顯示領(lǐng)域。
[0003]OLED顯示裝置中最基本的驅(qū)動(dòng)單元如圖1所示，由兩個(gè)薄膜晶體管(Thin FilmTransistor，簡(jiǎn)稱TFT)和一個(gè)存儲(chǔ)電容Cst組成也成為2T1C結(jié)構(gòu)。其中，第一薄膜晶體管的柵極輸入掃描信號(hào)Vgate，第一薄膜晶體管的源極輸入數(shù)據(jù)信號(hào)Vdata，第一薄膜晶體管的漏極連接第二薄膜晶體管的柵極。第二薄膜晶體管的源極連接數(shù)字電源Vdd，第二薄膜晶體管的漏極連接數(shù)字地Vss，存儲(chǔ)電容Cst設(shè)置在第二薄膜晶體管的柵極與源極之間，發(fā)管二極管串聯(lián)在第二薄膜晶體管的漏極與數(shù)字地Vss之間。
[0004]其中，第一薄膜晶體管起開(kāi)關(guān)作用，在柵極打開(kāi)時(shí)使數(shù)據(jù)信號(hào)從源極傳輸至漏極，也即傳輸至第二薄膜晶體管的柵極。第二薄膜晶體管起到調(diào)節(jié)發(fā)光二極管灰階的作用，由柵極與源極之間的電壓差Vgs控制流過(guò)發(fā)光二極管電流的大小，并利用存儲(chǔ)電容Cst保持住Vgs0
[0005]對(duì)于這兩種不同功能的薄膜晶體管，其電學(xué)特性的要求是不一樣的。對(duì)第一薄膜晶體管要求其IdVg曲線的亞閾值(SS)要小，這樣能夠快速的開(kāi)關(guān)。對(duì)第二薄膜晶體管要求SS要大，這樣有利于OLED灰階調(diào)試。但現(xiàn)有的OLED顯示裝置中，第一薄膜晶體管與第二薄膜晶體管的制程、結(jié)構(gòu)是相同的，因此第一薄膜晶體管和第二薄膜晶難以達(dá)到各自所需的電學(xué)特性。

【發(fā)明內(nèi)容】

[0006]本發(fā)明的目的在于提供一種OLED顯示裝置的陣列基板及其制造方法，能夠使不同功能的薄膜晶體管具備各自所需的電學(xué)特性。
[0007]本發(fā)明提供一種OLED顯示裝置的陣列基板，由下至上依次包括襯底基板、半導(dǎo)體層、第一絕緣層、第一金屬層、第二絕緣層、第二金屬層、第三絕緣層；
[0008]所述陣列基板上形成有多個(gè)驅(qū)動(dòng)單元，每個(gè)所述驅(qū)動(dòng)單元中包括第一薄膜晶體管和第二薄膜晶體管；
[0009]所述第一薄膜晶體管和所述第二薄膜晶體管的有源溝道層位于所述半導(dǎo)體層；
[0010]所述第一薄膜晶體管的柵極、所述第二薄膜晶體管的源極和漏極位于所述第一金屬層；
[0011]所述第二薄膜晶體管的柵極、所述第一薄膜晶體管的源極和漏極位于所述第二金屬層，且所述第二薄膜晶體管的柵極與所述第一薄膜晶體管的漏極連接。
[0012]優(yōu)選的是，所述第二薄膜晶體管的柵極和所述第一薄膜晶體管的漏極連接為一體式結(jié)構(gòu)。
[0013]優(yōu)選的是，所述第一薄膜晶體管和所述第二薄膜晶體管的有源溝道層的材料為銦鎵鋅氧化合物。
[0014]進(jìn)一步的是，所述有源溝道層的兩端形成有摻雜區(qū)。
[0015]進(jìn)一步的是，在所述第二薄膜晶體管中，源極和漏極通過(guò)貫穿所述第一絕緣層的過(guò)孔與有源溝道層連接。
[0016]進(jìn)一步的是，在所述第一薄膜晶體管中，源極和漏極通過(guò)貫穿所述第一絕緣層、所述第二絕緣層的過(guò)孔與有源溝道層連接。
[0017]進(jìn)一步的是，所述第三絕緣層上還形成有透明電極層；
[0018]位于所述透明電極層的像素電極，通過(guò)貫穿所述第二絕緣層、所述第三絕緣層的過(guò)孔與所述第二薄膜晶體管的漏極連接。
[0019]本發(fā)明還提供一種上述的OLED顯示裝置的陣列基板的制造方法，包括:
[0020]利用掩膜板構(gòu)圖工藝，在襯底基板上形成半導(dǎo)體層的圖形，其中包括每個(gè)驅(qū)動(dòng)單元中的第一薄膜晶體管和第二薄膜晶體管的有源溝道層；
[0021]在以上圖形的基礎(chǔ)上，利用掩膜板構(gòu)圖工藝，形成第一絕緣層的圖形，其中包括所述第二薄膜晶體管中的過(guò)孔；
[0022]在以上圖形的基礎(chǔ)上，利用等離子體摻雜工藝，形成所述第二薄膜晶體管中的有源溝道層的摻雜區(qū)；
[0023]在以上圖形的基礎(chǔ)上，利用掩膜板構(gòu)圖工藝，形成第一金屬層的圖形，其中包括所述第一薄膜晶體管的柵極，以及所述第二薄膜晶體管的源極和漏極；
[0024]在以上圖形的基礎(chǔ)上，利用掩膜板構(gòu)圖工藝，形成第二絕緣層的圖形，其中包括所述第一薄膜晶體管中的過(guò)孔；
[0025]在以上圖形的基礎(chǔ)上，利用等離子體摻雜工藝，形成所述第一薄膜晶體管中的有源溝道層的摻雜區(qū)；
[0026]在以上圖形的基礎(chǔ)上，利用掩膜板構(gòu)圖工藝，形成第二金屬層的圖形，其中包括所述第二薄膜晶體管的柵極，以及所述第一薄膜晶體管的源極和漏極；
[0027]在以上圖形的基礎(chǔ)上，利用掩膜板構(gòu)圖工藝，形成第三絕緣層的圖形以及像素電極的過(guò)孔。
[0028]進(jìn)一步的是，該制造方法還包括:
[0029]在以上圖形的基礎(chǔ)上，利用掩膜板構(gòu)圖工藝，形成透明電極層的圖形，其中包括與所述第二薄膜晶體管的漏極連接的像素電極。
[0030]優(yōu)選的是，所述第一薄膜晶體管和所述第二薄膜晶體管的有源溝道層的材料為銦鎵鋅氧化合物。
[0031]本發(fā)明帶來(lái)了以下有益效果:本發(fā)明提供的OLED顯示裝置的陣列基板中，第一薄膜晶體管和第二薄膜晶體管均采用頂柵結(jié)構(gòu)。其中，第一薄膜晶體管的柵極位于第一金屬層，柵極與有源溝道層之間的間距為第一絕緣層的厚度，因此其亞閾值較小，能夠?qū)崿F(xiàn)快速開(kāi)關(guān)。第二薄膜晶體管的柵極位于第二金屬層，柵極與有源溝道層之間的間距為第一絕緣層與第二絕緣層的厚度之和，因此其亞閾值較大，有利于灰階調(diào)試。因此，本發(fā)明提供的OLED顯示裝置的陣列基板中，能夠使第一薄膜晶體管和第二薄膜晶體管具備各自所需的電學(xué)特性，從而提高了 OLED顯示裝置的顯示品質(zhì)。
[0032]本發(fā)明的其它特征和優(yōu)點(diǎn)將在隨后的說(shuō)明書(shū)中闡述，并且，部分的從說(shuō)明書(shū)中變得顯而易見(jiàn)，或者通過(guò)實(shí)施本發(fā)明而了解。本發(fā)明的目的和其他優(yōu)點(diǎn)可通過(guò)在說(shuō)明書(shū)、權(quán)利要求書(shū)以及附圖中所特別指出的結(jié)構(gòu)來(lái)實(shí)現(xiàn)和獲得。
【附圖說(shuō)明】
[0033]為了更清楚的說(shuō)明本發(fā)明實(shí)施例中的技術(shù)方案，下面將對(duì)實(shí)施例描述中所需要的附圖做簡(jiǎn)單的介紹:
[0034I圖1是OLED顯示裝置中的驅(qū)動(dòng)單元的電路圖；
[0035]圖2是本發(fā)明實(shí)施例提供的OLED顯示裝置的陣列基板的截面示意圖；
[0036]圖3a至圖3h是本發(fā)明實(shí)施例提供的OLED顯示裝置的陣列基板的制造過(guò)程的示意圖。
【具體實(shí)施方式】
[0037]以下將結(jié)合附圖及實(shí)施例來(lái)詳細(xì)說(shuō)明本發(fā)明的實(shí)施方式，借此對(duì)本發(fā)明如何應(yīng)用技術(shù)手段來(lái)解決技術(shù)問(wèn)題，并達(dá)成技術(shù)效果的實(shí)現(xiàn)過(guò)程能充分理解并據(jù)以實(shí)施。需要說(shuō)明的是，只要不構(gòu)成沖突，本發(fā)明中的各個(gè)實(shí)施例以及各實(shí)施例中的各個(gè)特征可以相互結(jié)合，所形成的技術(shù)方案均在本發(fā)明的保護(hù)范圍之內(nèi)。
[0038]本發(fā)明實(shí)施例提供一種OLED顯示裝置的陣列基板及其制造方法，能夠使不同功能的薄膜晶體管具備各自所需的電學(xué)特性，從而提高OLED顯示裝置的顯示品質(zhì)。
[0039]本發(fā)明實(shí)施例提供的OLED顯示裝置的陣列基板，由下至上依次包括襯底基板、半導(dǎo)體層、第一絕緣層、第一金屬層、第二絕緣層、第二金屬層、第三絕緣層，并且陣列基板上形成有多個(gè)驅(qū)動(dòng)單元，每個(gè)驅(qū)動(dòng)單元中包括第一薄膜晶體管和第二薄膜晶體管。
[0040]如圖2所示，第一薄膜晶體管Tl的有源溝道層101和第二薄膜晶體管T2的有源溝道層201位于半導(dǎo)體層，直接形成于襯底(玻璃)基板30上，有源溝道層101、201上覆蓋有第一絕緣層31。
[0041 ]第一薄膜晶體管Tl的柵極102、第二薄膜晶體管T2的源極203和漏極204位于第一金屬層，第一金屬層上覆蓋有第二絕緣層32。
[0042]第二薄膜晶體管T2的柵極202、第一薄膜晶體管Tl的源極103和漏極104位于第二金屬層，第二金屬層上覆蓋有第三絕緣層33。從圖2中可以看出，第二薄膜晶體管T2的柵極202與第一薄膜晶體管Tl的漏極104連接。作為一個(gè)優(yōu)選方案，第二薄膜晶體管T2的柵極202和第一薄膜晶體管Tl的漏極104連接為一體式結(jié)構(gòu)。
[0043]此外，第二薄膜晶體管T2的柵極202與第一薄膜晶體管Tl的漏極104之間還形成了存儲(chǔ)電容。為了使存儲(chǔ)電容較大，應(yīng)當(dāng)增大第二薄膜晶體管T2的柵極202與第一薄膜晶體管Tl的漏極104之間的重疊面積。從圖2中可以看出，本實(shí)施例中的第二薄膜晶體管T2的柵極202和第一薄膜晶體管Tl的漏極104均具有較大的面積。
[0044]本實(shí)施例中，第一薄膜晶體管Tl和第二薄膜晶體管T2的有源溝道層101、201的材料為銦鎵鋅氧化合物(IGZO)。進(jìn)一步的是，有源溝道層101、201的兩端還形成有摻雜區(qū)1011、2011。
[0045]在第二薄膜晶體管T2中，源極203和漏極204通過(guò)貫穿第一絕緣層31的過(guò)孔與有源溝道層201連接。在第一薄膜晶體管Tl中，源極103和漏極104通過(guò)貫穿第一絕緣層31、第二絕緣層32的過(guò)孔與有源溝道層101連接。
[0046]進(jìn)一步的是，第三絕緣層33上還形成有透明電極層，位于透明電極層的像素電極40通過(guò)貫穿第二絕緣層32、第三絕緣層33的過(guò)孔與第二薄膜晶體管Τ2的漏極204連接。
[0047]薄膜晶體管的亞閾值大小為S= 2.3kT/q (I +Cdm/Cox)，其中Cdm是損耗電容，Cox是絕緣層單位面積的電容。而Cox = C/d，其中C是絕緣層的介電常數(shù)，d為絕緣層的厚度，因此d越大，則Cox越小，亞閾值S越大。
[0048]本發(fā)明實(shí)施例提供的OLED顯示裝置的陣列基板中，第一薄膜晶體管Tl和第二薄膜晶T2體管均采用頂柵結(jié)構(gòu)。其中，第一薄膜晶體管Tl的柵極102位于第一金屬層，柵極102與有源溝道層101之間的間距為第一絕緣層31的厚度，因此其Cox較大，亞閾值S較小，能夠?qū)崿F(xiàn)快速開(kāi)關(guān)。第二薄膜晶體管T2的柵極202位于第二金屬層，柵極202與有源溝道層201之間的間距為第一絕緣層31與第二絕緣層的厚度之和，因此其Cox較小，亞閾值S較大，有利于灰階調(diào)試。因此，本發(fā)明實(shí)施例提供的OLED顯示裝置的陣列基板中，能夠使第一薄膜晶體管Tl和第二薄膜晶體管T2具備各自所需的電學(xué)特性，從而提高了 OLED顯示裝置的顯示品質(zhì)。
[0049]本發(fā)明實(shí)施例還提供一種上述陣列基板的制造方法，主要包括以下步驟:
[0050]S1:如圖3a所示，利用掩膜板構(gòu)圖工藝，在襯底基板31上形成半導(dǎo)體層的圖形，其中包括每個(gè)驅(qū)動(dòng)單元中的第一薄膜晶體管和第二薄膜晶體管的有源溝道層101、201。
[0051 ] 具體的，利用物理氣相沉積(Physical Vapor Deposit1n，簡(jiǎn)稱PVD)工藝在襯底基板上沉積一層IGZ0，然后利用掩膜板構(gòu)圖工藝對(duì)IGZO進(jìn)行濕法蝕刻，形成第一薄膜晶體管和第二薄膜晶體管的有源溝道層101、201等半導(dǎo)體層的圖形。
[0052]S2:如圖3b所示，在以上圖形的基礎(chǔ)上，利用掩膜板構(gòu)圖工藝，形成第一絕緣層31的圖形，其中包括第二薄膜晶體管中的過(guò)孔。
[0053]具體的，利用化學(xué)氣相沉積(Chemical Vapor Deposit1n，簡(jiǎn)稱CVD)工藝在襯底基板及半導(dǎo)體層上沉積第一絕緣層31，然后利用掩膜板構(gòu)圖工藝對(duì)第一絕緣層31進(jìn)行干法蝕刻，形成第二薄膜晶體管中的過(guò)孔等第一絕緣層31的圖形。
[0054]S3:如圖3c所示，在以上圖形的基礎(chǔ)上，利用等離子體摻雜工藝，形成第二薄膜晶體管中的有源溝道層201的摻雜區(qū)2011。
[0055]具體的，通過(guò)第二薄膜晶體管中的過(guò)孔，對(duì)有源溝道層201進(jìn)行等離子體(plasma)摻雜處理，形成有源溝道層201中的摻雜區(qū)2011。
[0056]S4:如圖3d所示，在以上圖形的基礎(chǔ)上，利用掩膜板構(gòu)圖工藝，形成第一金屬層的圖形，其中包括第一薄膜晶體管的柵極102，以及第二薄膜晶體管的源極203和漏極204。
[0057]具體的，利用PVD工藝在第一絕緣層31上沉積第一金屬層，然后利用掩膜板構(gòu)圖工藝對(duì)第一金屬層進(jìn)行濕法蝕刻，形成第一薄膜晶體管的柵極102，以及第二薄膜晶體管的源極203和漏極204等第一金屬層的圖形。
[0058]S5:如圖3e所示，在以上圖形的基礎(chǔ)上，利用掩膜板構(gòu)圖工藝，形成第二絕緣層32的圖形以及第一薄膜晶體管中的過(guò)孔。
[0059]具體的，利用CVD工藝在第一金屬層及第一絕緣層31上沉積第二絕緣層32，然后利用掩膜板構(gòu)圖工藝對(duì)第二絕緣層32進(jìn)行干法蝕刻，形成第一薄膜晶體管中的過(guò)孔等第二絕緣層32的圖形。
[0060]因?yàn)榈谝槐∧ぞw管中的過(guò)孔貫穿第一絕緣層31和第二絕緣層32，所以本步驟中干法蝕刻的時(shí)間應(yīng)當(dāng)比步驟S2中干法蝕刻的時(shí)間更長(zhǎng)。
[0061]S6:如圖3f所示，在以上圖形的基礎(chǔ)上，利用等離子體摻雜工藝，形成所述第一薄膜晶體管中的有源溝道層101的摻雜區(qū)1011。
[0062]具體的，通過(guò)第一薄膜晶體管中的過(guò)孔，對(duì)有源溝道層101進(jìn)行等離子體摻雜處理，形成有源溝道層1I中的摻雜區(qū)1011。
[0063]S7:如圖3g所示，在以上圖形的基礎(chǔ)上，利用掩膜板構(gòu)圖工藝，形成第二金屬層的圖形，其中包括第二薄膜晶體管的柵極202，以及第一薄膜晶體管的源極103和漏極104。
[0064]具體的，利用PVD工藝在第二絕緣層32上沉積第一金屬層，然后利用掩膜板構(gòu)圖工藝對(duì)第一金屬層進(jìn)行濕法蝕刻，形成第二薄膜晶體管的柵極202，以及第一薄膜晶體管的源極103和漏極104等第二金屬層的圖形。
[0065]S8:如圖3h所示，在以上圖形的基礎(chǔ)上，利用掩膜板構(gòu)圖工藝，形成第三絕緣層33的圖形以及像素電極的過(guò)孔。
[0066]具體的，利用CVD工藝在第二金屬層及第二絕緣層32上沉積第三絕緣層33，然后利用掩膜板構(gòu)圖工藝對(duì)第三絕緣層33進(jìn)行干法蝕刻，形成像素電極的過(guò)孔等第三絕緣層33的圖形。
[0067]進(jìn)一步的是，本發(fā)明實(shí)施例提供的陣列基板的制造方法還包括:
[0068]S9:如圖2所示，在以上圖形的基礎(chǔ)上，利用掩膜板構(gòu)圖工藝，形成透明電極層的圖形，其中包括與第二薄膜晶體管的漏極204連接的像素電極40。
[0069]具體的，利用PVD工藝在第三絕緣層33上沉積透明電極層，透明電極層的材料優(yōu)選為氧化銦錫(ΙΤ0)。然后利用掩膜板構(gòu)圖工藝對(duì)透明電極層進(jìn)行濕法蝕刻，形成像素電極40等圖形。
[0070]依次進(jìn)行上述步驟，即可形成本發(fā)明實(shí)施例提供的陣列基板所特有的結(jié)構(gòu)，使第一薄膜晶體管和第二薄膜晶體管具備各自所需的電學(xué)特性，從而提高OLED顯示裝置的顯示品質(zhì)。
[0071]雖然本發(fā)明所公開(kāi)的實(shí)施方式如上，但所述的內(nèi)容只是為了便于理解本發(fā)明而采用的實(shí)施方式，并非用以限定本發(fā)明。任何本發(fā)明所屬技術(shù)領(lǐng)域內(nèi)的技術(shù)人員，在不脫離本發(fā)明所公開(kāi)的精神和范圍的前提下，可以在實(shí)施的形式上及細(xì)節(jié)上作任何的修改與變化，但本發(fā)明的專利保護(hù)范圍，仍須以所附的權(quán)利要求書(shū)所界定的范圍為準(zhǔn)。
【主權(quán)項(xiàng)】
1.一種OLED顯示裝置的陣列基板，其特征在于，由下至上依次包括襯底基板、半導(dǎo)體層、第一絕緣層、第一金屬層、第二絕緣層、第二金屬層、第三絕緣層； 所述陣列基板上形成有多個(gè)驅(qū)動(dòng)單元，每個(gè)所述驅(qū)動(dòng)單元中包括第一薄膜晶體管和第二薄膜晶體管； 所述第一薄膜晶體管和所述第二薄膜晶體管的有源溝道層位于所述半導(dǎo)體層； 所述第一薄膜晶體管的柵極、所述第二薄膜晶體管的源極和漏極位于所述第一金屬層； 所述第二薄膜晶體管的柵極、所述第一薄膜晶體管的源極和漏極位于所述第二金屬層，且所述第二薄膜晶體管的柵極與所述第一薄膜晶體管的漏極連接。2.根據(jù)權(quán)利要求1所述的陣列基板，其特征在于，所述第二薄膜晶體管的柵極和所述第一薄膜晶體管的漏極連接為一體式結(jié)構(gòu)。3.根據(jù)權(quán)利要求1所述的陣列基板，其特征在于，所述第一薄膜晶體管和所述第二薄膜晶體管的有源溝道層的材料為銦鎵鋅氧化合物。4.根據(jù)權(quán)利要求2所述的陣列基板，其特征在于，所述有源溝道層的兩端形成有摻雜區(qū)。5.根據(jù)權(quán)利要求1所述的陣列基板，其特征在于，在所述第二薄膜晶體管中，源極和漏極通過(guò)貫穿所述第一絕緣層的過(guò)孔與有源溝道層連接。6.根據(jù)權(quán)利要求1所述的陣列基板，其特征在于，在所述第一薄膜晶體管中，源極和漏極通過(guò)貫穿所述第一絕緣層、所述第二絕緣層的過(guò)孔與有源溝道層連接。7.根據(jù)權(quán)利要求1所述的陣列基板，其特征在于，所述第三絕緣層上還形成有透明電極層； 位于所述透明電極層的像素電極，通過(guò)貫穿所述第二絕緣層、所述第三絕緣層的過(guò)孔與所述第二薄膜晶體管的漏極連接。8.一種如權(quán)利要求1所述的OLED顯示裝置的陣列基板的制造方法，其特征在于，包括: 利用掩膜板構(gòu)圖工藝，在襯底基板上形成半導(dǎo)體層的圖形，其中包括每個(gè)驅(qū)動(dòng)單元中的第一薄膜晶體管和第二薄膜晶體管的有源溝道層； 在以上圖形的基礎(chǔ)上，利用掩膜板構(gòu)圖工藝，形成第一絕緣層的圖形，其中包括所述第二薄膜晶體管中的過(guò)孔； 在以上圖形的基礎(chǔ)上，利用等離子體摻雜工藝，形成所述第二薄膜晶體管中的有源溝道層的摻雜區(qū)； 在以上圖形的基礎(chǔ)上，利用掩膜板構(gòu)圖工藝，形成第一金屬層的圖形，其中包括所述第一薄膜晶體管的柵極，以及所述第二薄膜晶體管的源極和漏極； 在以上圖形的基礎(chǔ)上，利用掩膜板構(gòu)圖工藝，形成第二絕緣層的圖形，其中包括所述第一薄膜晶體管中的過(guò)孔； 在以上圖形的基礎(chǔ)上，利用等離子體摻雜工藝，形成所述第一薄膜晶體管中的有源溝道層的摻雜區(qū)； 在以上圖形的基礎(chǔ)上，利用掩膜板構(gòu)圖工藝，形成第二金屬層的圖形，其中包括所述第二薄膜晶體管的柵極，以及所述第一薄膜晶體管的源極和漏極； 在以上圖形的基礎(chǔ)上，利用掩膜板構(gòu)圖工藝，形成第三絕緣層的圖形以及像素電極的過(guò)孔。9.根據(jù)權(quán)利要求8所述的制造方法，其特征在于，還包括: 在以上圖形的基礎(chǔ)上，利用掩膜板構(gòu)圖工藝，形成透明電極層的圖形，其中包括與所述第二薄膜晶體管的漏極連接的像素電極。10.根據(jù)權(quán)利要求8所述的制造方法，其特征在于，所述第一薄膜晶體管和所述第二薄膜晶體管的有源溝道層的材料為銦鎵鋅氧化合物。
【文檔編號(hào)】H01L27/12GK106057825SQ201610630351
【公開(kāi)日】2016年10月26日
【申請(qǐng)日】2016年8月3日
【發(fā)明人】石龍強(qiáng)
【申請(qǐng)人】深圳市華星光電技術(shù)有限公司