專利名稱：形成低介電常數(shù)介電層的方法及導電內(nèi)連線結構的制作方法
技術領域：
本發(fā)明涉及集成電路制造中一種制造導線的方法，特別是關于形成低介電常數(shù)介電層的方法及導電內(nèi)連線結構，可應用于雙鑲嵌制程。
許多元件具有可執(zhí)行某些功能的導線，例如動態(tài)隨機存取記憶體單元記憶胞所不可或缺的位元線及儲存節(jié)點接觸窗。因此，需要縮小面積的設計規(guī)則及確保足夠的制程誤差。動態(tài)隨機存取記憶體記憶胞的位元線通常包含一通過絕緣層并連接至主動區(qū)域的金屬線。因導線的阻值與其截面積成反比，隨著集成電路的集積密度的提高，金屬內(nèi)連線的線寬和厚度都隨之縮小，因此其阻值便隨之提高；尤有甚者，隨著集成電路的集積密度的提高，亦使金屬內(nèi)連線的線距隨之縮小，因而造成導線之間的耦合電容升高。因此當集成電路的制程進入深次微米領域之后，金屬內(nèi)連線的電阻-電容遲滯大幅提高，也因此影響集成電路的運算速率和存取速率。為了提高集成電路的集積密度，在線寬和線距都不宜提高的條件的下，更換金屬內(nèi)連線和層間介電層的材質是最佳的選擇。
在金屬內(nèi)連線方面，金屬材質由原先的鋁矽銅合金或鋁銅合金換成銅金屬，除了具有低電阻的特性外，更具有良好的抗電子遷移性和良好的抗應力性，除了可以提高元件的操作速率外，同時可以提升元件的可靠度；在另一方面，層間介電層則必須選擇低介電常數(shù)(Dielectric Constant)的材質以取代原有的二氧化矽，以降低金屬內(nèi)連線之間的耦合電容。二氧化矽的介電常數(shù)約為4.2，因此必須選取介電常數(shù)小于4.2的介電質做為層間介電層，方可達到降低電阻-電容遲滯的功效，例如氟摻雜的二氧化矽(SiOF)、有機旋涂玻璃(HSQ)等等。另外一種有效的低介電常數(shù)的材質為黑鉆石(blackdiamond)，其系由甲基矽烷(methylsilane)所形成，其成分為矽20％、氧30％、碳9％、氫36％、及其他元素。因黑鉆石約有36％的體積為孔洞，因此具介電常數(shù)僅約為2.9，是一種很具潛力的低介電常數(shù)材質。
此外，在銅制程中為制作內(nèi)連線或是介層窗，已發(fā)展稱做雙鑲嵌(dualdamascene)的方法，具包含涉及溝渠以及底層介層窗的制程。溝渠以及介層窗同時填入導電材質，因此同時形成內(nèi)連線以及金屬栓。有關雙鑲嵌的有關先前技術可以參閱Motorola公司Boeck；Bruce Allen等人在美國專利第5880018號所揭露的“Method for manufacturing a low ielectric constant inter-levelintegrated circuit structure”。美國專利No.6140226，發(fā)明人為Grill等人，發(fā)明名稱為“Dual damascene processing for semiconductor chip interconnects”，此專利涉及雙鑲嵌制程。另一前案可參閱美國專利No.6133140，發(fā)明人為Yu等人，發(fā)明名稱為“method of manufacturing dual damascene utilizing anisotropicand isotropic properties”。另一有關雙制鑲嵌的制程揭露于美國專利No.6077770。
參閱圖5，圖中所求為一種典型的雙鑲嵌結構。包含一于絕緣層20中的底層金屬22。一阻障層24位于絕緣層20之上防止金屬離子的擴散。一介電層出不窮6形成于阻障層24之上，如熟悉此項技藝者可知，T型的雙鑲嵌結構形成于介電層26之中，其中填入銅材質30。一阻障層28亦形成于T型的雙鑲嵌結構表面阻隔于銅材質與介電層26之間。
本發(fā)明的另一目的在于利用擴散銅離子的方式，形成導電內(nèi)連線結構。
一種導電內(nèi)連線結構包含一絕緣層形成于一基板之上，上述絕緣層包含一底層金屬。一介電層，形成于上述絕緣層之上，上述介電層包含導電結構形成于上述介電層之中。其中上述介電層包含環(huán)狀碳氫聚合物(aromatichydrocarbon polymer)。一金屬離子擴散區(qū)域，形成于導電結構附近，用以降低上述介電層的介電常數(shù)。其中上述導電結構包含雙鑲嵌結構且上述導電結構的材質包含銅。因此，上述金屬離子擴散區(qū)域包含銅離子擴散區(qū)域。
一種形成低介電常數(shù)介電層的方法，包含形成第一絕緣層于基板上，之后蝕刻第一絕緣層以形成溝渠于其中。接著，形成第一導電層于第一絕緣層之上，且平坦化導電層，以形成導電結構于溝渠之中。后續(xù)形成第二絕緣層于第一絕緣層之上。形成第一開口于上述第一絕緣層之中，至少暴露第一導電層，以及形成一大于上述第一開口的第二開口于上述第二絕緣層之中。之后，回填第二導電層于第一開口及第二開口中，接著平坦化第二導電層以形成雙鑲嵌結構。以熱擴散第二導電層的金屬離子進入第二絕緣層之中，用以降低其介電常數(shù)。
本發(fā)明所提供的功效在于可以藉由降低極性進而降低低介電常數(shù)介電層的介電常數(shù)，因此降低耦合電容。且本發(fā)明無須以物理器相沉積法形成的阻障層，因此具有較佳的銅填溝能力。如先前技術可知，使用阻障層如TaN、WN、Ta于雙鑲嵌結構時，因阻障層的電阻較高以及較差的階梯覆蓋能力。因此利用本發(fā)明不但不需阻障層，且可以改善電阻問題以及利于銅的填溝。此外，有限的銅擴散于低介電常數(shù)的高分子(polymer)中可以降低金屬間漏電流(intra-metal leakage)。
圖號說明絕緣層 2， 導電材質 4，蝕刻停止層 6，低介電常數(shù)介電層 8，介層窗(via hole) 9，光阻圖案 10，較寬的開口 11，導電材質 12，絕緣層 20，底層金屬 22，阻障層 24，介電層 26，阻障層 28，銅材質 30。
以下將以應用于形成雙鑲嵌的結構作一實施例，請參閱

圖1所示，提供一晶圓或基板(圖中未示出)，該晶圓或基板的組成材質可為矽、砷化鎵或鍺等材質所組成。例如，在一實施例中，便用一晶向<100>的晶矽基板。該基板之中具有一或多個半導體元件。此元件的導線不為本發(fā)明的主題，因此特定元件或其功能與本發(fā)明并無太大關連，故不贅述。
一絕緣層2(例如氧化矽或氮化矽)形成于此基板上，典型上該氧化矽層是在于含氧環(huán)境中以熱氧化法形成的。在一實施例中，該氧化矽層是在攝氏800主1100度的氧蒸氣環(huán)境中形成的；或者是，該氧化層可以任何適當?shù)暮趸瘜W組成物及相關制程形成的。氮化矽層系以任何適當制程沉積，例如低壓化學氣相沉積法(LPCVD)、電漿輔助化學氣相沉積法(PECVD)、高密度電漿化學氣相沉積法(HDPCVD)。該氮化矽層的厚度約為1000至2000埃。在一較佳實施例中，此形成氮化矽層的步驟的反應氣體包含SiH4、NH3、N2、N2O、SiH2Cl2、NH3、N2及N2O。接著，形成絕緣層2的圖案以定義出復數(shù)溝渠于絕緣層2之中。一導電材質4形成于上述絕緣層2之上并回填于溝渠之中，接續(xù)利用一平坦化制程將上述導電材質4部分去除，一般可以使用化學機械研磨法，如圖1所示。接續(xù)形成蝕刻停止層6以及低介電常數(shù)介電層8于上述經(jīng)過研磨的表面。接續(xù)步驟為形成導電栓的步驟。通常包含微影以及蝕刻步驟達到上述的目的，因需先此形成開口或介層窗(via hole)9于低介電常數(shù)介電層8中，并暴露出底層的導電材質4。蝕刻停止層6的組成可包含SiC或SiN。低介電常數(shù)介電層8可選用所稱之環(huán)狀碳氫聚合物(aromatic hydrocarbon polymer)。低介電常數(shù)介電層8也可選自其它材質。
仍請參閱圖1，光阻圖案10具有一較寬的開口暴露出介層窗開口9，以光阻圖案10做為蝕刻的罩幕，控制蝕刻時間于低介電常數(shù)介電層8蝕刻一較寬的開口11。之后去除光阻圖案10。參閱圖2，導電材質12然后形成于低介電常數(shù)介電層8之上及回填于開口11、9之中。同理，導電材質12以平坦化方式如化學機械研磨法去除。若導電材質18包含銅，值得注意的是，本發(fā)明無須先行形成黏著層及阻障層于開口11、9的表面。
參閱圖3，將鑲嵌于低介電常數(shù)介電層8中的雙鑲嵌銅材質的銅離子擴散出雙鑲嵌結構，進入低介電常數(shù)介電層8中，且分布于雙鑲嵌結構的附近，但避免過度擴散而導致雙鑲嵌結構間的短路。銅在環(huán)狀碳氫聚合物(aromatichydrocarbon polymer)之中，具有十分低的擴散率，可以利用環(huán)狀碳氫聚合物(aromatic hydrocarbon polymer)BTS(bias temperature stress)方式?jīng)Q定。因此可以利用熱處理在攝氏150-300度間將銅離子擴散。此熱處理可以為執(zhí)行一外加步驟或是任何于形成雙鑲嵌后之后續(xù)步驟的熱處理。
圓2所示為擴散后的結果，銅離子分布于雙鑲嵌結構的附近區(qū)域。銅離子本身無極性(polarization)，存在適量的銅離子于低介電常數(shù)介電層8中，可以降低介電質的極性。極性會導致介電常數(shù)的上升，因此可以籍由降低極性來降低介電常數(shù)。而本發(fā)明利用無極性的銅離子擴散進入低介電常數(shù)介電層8之中，可以降低其極性達到降低介電常數(shù)的目的。本發(fā)明可以利用控制溫度以及時間來達到適當?shù)臄U散濃度以及分布區(qū)域(虛線表示)。
本發(fā)明的結構包含一絕緣層2，一形成于絕緣層2中的底層金屬4。一蝕刻停止層6位于絕緣層2之上。一低介電常數(shù)介電層8形成于蝕刻停止層6之上，T型的雙鑲嵌結構形成于介電層8之中，其中填入銅材質12。一銅離子擴散區(qū)域，形成T型雙鑲嵌結構附近，用以降低上述低介電常數(shù)介電層8的介電常數(shù)。
圖4為本發(fā)明結構的另一實施例，在此實施例中不包含第一實施例的蝕刻停止層6。因此，假若底層金屬4的材質亦為銅，因此底層材質4中的銅離子可以經(jīng)由加熱擴散進入低介電常數(shù)介電層8底側區(qū)域，增加銅離子分布于雙鑲嵌結構的底部區(qū)域，由此增加分布區(qū)域進而更降低低介電常數(shù)介電層8的介電常數(shù)。
以上所述僅為本發(fā)明的較佳實施例而已，并非用以限定本發(fā)明的權利要求范圍，凡其它未脫離本發(fā)明所揭示的精神下所完成的等效改變或修飾，均應包含在權利要求的范圍內(nèi)。
權利要求
1.一種形成低介電常數(shù)介電層的方法，該方法包含形成絕緣層于底層之上；蝕刻該絕緣層以形成開口于其中；形成導電層于該絕緣層之上；平坦化該導電層，以形成導電結構于該開口之中；及擴散該導電層的金屬離子進入該絕緣層用以降低其介電常數(shù)。
2.如權利要求1所述的形成低介電常數(shù)介電層的方法，其特征在于上述絕緣層包含環(huán)狀碳氫聚合物(aromatic hydrocarbon polymer)。
3.一種形成低介電常數(shù)介電層的方法，該方法包含形成第一絕緣層于基板上；蝕刻該第一絕緣層以形成溝渠于其中；形成第一導電層于該第一絕緣層之上；平坦化該導電層，以形成導電結構于該溝渠之中；形成第二絕緣層于該第一絕緣層以及該導電結構之上；形成第一開口于上述第一絕緣層之中，至少曝露該第一導電層；形成一大于上述第一開口的第二開口于上述第二絕緣層之中；回填第二導電層于該第一開口及第二開口中；平坦化該第二導電層以形成雙鑲嵌結構；擴散該第二導電層的金屬離子進入該第二絕緣層用以降低其介電常。
4.如權利要求3所述的形成低介電常數(shù)介電層的方法，其特征在于更包含擴散上述第二導電層的金屬離子進入該第二絕緣層用以降低其介電常數(shù)。
5.如權利要求3所述的形成低介電常數(shù)介電層的方法，其特征在于上述絕緣層包含環(huán)狀碳氫聚合物(aromatic hydrocarbon polymer)。
6.一種導電內(nèi)連線結構，包含一介電層，形成于一基板之上，所述介電層包含導電結構形成于上述介電層之中；及一金屬離子擴散區(qū)域，形成于導電結構附近，用以降低上述介電層的介電常數(shù)。
7.如權利要求6所述的導電內(nèi)連線結構，其特征在于上述導電結構包含雙鑲嵌結構。
8.如權利要求6所述的導電內(nèi)連線結構，其特征在于上述導電結構的材質包含銅。
9.如權利要求6所述的導電內(nèi)連線結構，其特征在于上述金屬離子擴散區(qū)域包含銅離子擴散區(qū)域。
10.如權利要求6所述的導電內(nèi)連線結構，其特征在于上述介電層包含環(huán)狀碳氫聚合物(aromatic hydrocarbon polymer)。
全文摘要
一種形成低介電常數(shù)介電層的方法，包含形成絕緣層于底層之上，然后刻絕緣層以形成開口于其中。之后形成導電層于絕緣層之上并回填于該開口，且平坦化該導電層，以形成導電結構于其中。擴散導電層的金屬離子進入該絕緣層用以降低其介電常數(shù)，其中上述導電層包含銅材質，上述絕緣層包含環(huán)狀碳氫聚合物(aromatic hydrocarbon polymer)。
文檔編號H01L21/768GK1450624SQ02105938
公開日2003年10月22日 申請日期2002年4月9日 優(yōu)先權日2002年4月9日
發(fā)明者章勛明, 余振華, 梁孟松 申請人:臺灣積體電路制造股份有限公司