本發(fā)明實(shí)施例涉及半導(dǎo)體技術(shù)領(lǐng)域，特別涉及半導(dǎo)體存儲(chǔ)器裝置。

背景技術(shù)：

半導(dǎo)體存儲(chǔ)器為基于半導(dǎo)體的集成電路上實(shí)施的電子數(shù)據(jù)存儲(chǔ)裝置。半導(dǎo)體存儲(chǔ)器具有許多不同類型，且具有比其它數(shù)據(jù)存儲(chǔ)技術(shù)快的存取時(shí)間。舉例來說，數(shù)據(jù)的字節(jié)通?？稍跀?shù)納秒內(nèi)寫入到半導(dǎo)體存儲(chǔ)器或從半導(dǎo)體存儲(chǔ)器讀取，而旋轉(zhuǎn)存儲(chǔ)裝置(例如硬盤)的存取時(shí)間處于毫秒范圍內(nèi)。出于(尤其)這些原因，半導(dǎo)體存儲(chǔ)器用作供計(jì)算機(jī)保存計(jì)算機(jī)當(dāng)前正作用于的數(shù)據(jù)(以及其它用途)的主存儲(chǔ)機(jī)構(gòu)。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的一實(shí)施例為提供一種半導(dǎo)體存儲(chǔ)器裝置，其包括：

存儲(chǔ)器單元陣列，其以行和列布置，其中陣列包含第一存儲(chǔ)器單元子陣列和第二存儲(chǔ)器單元子陣列；

第一對互補(bǔ)位線cbl，其沿著陣列的列從陣列的第一側(cè)延伸，且終止于第一與第二子陣列之間，其中第一對cbl電耦合到列中的第一子陣列的存儲(chǔ)器單元；

第二對cbl，其從陣列的第一側(cè)沿著列延伸到陣列的第二側(cè)，其中第二對cbl電耦合到列中的第二子陣列的存儲(chǔ)器單元，且其中第二對cbl中的cbl在第一與第二子陣列之間具有階梯式輪廓；以及

第三對cbl和第四對cbl，其沿著列延伸，其中第三和第四對cbl分別電耦合到列中的第一子陣列的存儲(chǔ)器單元和列中的第二子陣列的存儲(chǔ)器單元。

本發(fā)明的另一實(shí)施例為提供一種半導(dǎo)體存儲(chǔ)器裝置，其包括：

存儲(chǔ)器單元陣列，其以行和列布置，其中陣列包含第一存儲(chǔ)器單元子陣列和第二存儲(chǔ)器單元子陣列；

第一對互補(bǔ)位線cbl，其沿著陣列的列從陣列的第一側(cè)延伸，且終止于第一與第二子陣列之間，其中第一對cbl電耦合到列中的第一子陣列的存儲(chǔ)器單元；

第二對cbl，其從陣列的第一側(cè)沿著列延伸到陣列的第二側(cè)，其中第二對cbl電耦合到列中的第二子陣列的存儲(chǔ)器單元；

第三對cbl和第四對cbl，其沿著列延伸，其中第三和第四對cbl分別電耦合到列中的第一子陣列的存儲(chǔ)器單元和列中的第二子陣列的存儲(chǔ)器單元；以及

扭曲單元，其經(jīng)配置以扭曲分別來自沿著列延伸的兩對cbl的一對相鄰位線，其中兩對cbl對應(yīng)于第一、第二、第三和第四對cbl中的兩者。

本發(fā)明的又一實(shí)施例為提供一種半導(dǎo)體存儲(chǔ)器裝置，其包括：

存儲(chǔ)器單元陣列，其以行和列布置，其中陣列包含第一存儲(chǔ)器單元子陣列和第二存儲(chǔ)器單元子陣列；

第一對互補(bǔ)位線cbl，其沿著陣列的列從陣列的第一側(cè)延伸，且終止于第一與第二子陣列之間，其中第一對cbl電耦合到列中的第一子陣列的存儲(chǔ)器單元；

第二對cbl，其從陣列的第一側(cè)沿著列延伸到陣列的第二側(cè)，其中第二對cbl電耦合到列中的第二子陣列的存儲(chǔ)器單元，且其中第二對cbl中的cbl在第一與第二子陣列之間具有階梯式輪廓；

第三對cbl和第四對cbl，其沿著列延伸，其中第三和第四對cbl分別電耦合到第一子陣列的存儲(chǔ)器單元和第二子陣列的存儲(chǔ)器單元，且其中第三或第四對cbl中的cbl在第一與第二子陣列之間具有階梯式輪廓；以及

扭曲單元，其經(jīng)配置以分別扭曲一對相鄰位線，其中相鄰位線分別來自沿著列延伸的兩對cbl，且其中兩對cbl對應(yīng)于第一、第二、第三和第四對cbl中的兩者。

附圖說明

當(dāng)結(jié)合附圖閱讀時(shí)，從以下詳細(xì)描述最佳地理解本發(fā)明實(shí)施例的各方面。應(yīng)注意，根據(jù)行業(yè)中的標(biāo)準(zhǔn)慣例，各種特征未按比例繪制。實(shí)際上，為了論述清晰起見，可任意增大或減小各種特征的尺寸。

圖1說明具有跨接單元的雙端口靜態(tài)隨機(jī)存取存儲(chǔ)器(dpsram)裝置的一些實(shí)施例的框圖。

圖2a說明圖1的dpsram裝置的列內(nèi)的位線的一些實(shí)施例的布局圖。

圖2b說明圖2a的列內(nèi)的跨接單元的一些實(shí)施例的橫截面圖。

圖3a說明圖1的dpsram裝置內(nèi)的存儲(chǔ)器單元的一些實(shí)施例的示意圖。

圖3b說明圖3a的存儲(chǔ)器單元的一些更詳細(xì)實(shí)施例的示意圖。

圖4說明具有扭曲單元的圖1的dpsram裝置的一些其它實(shí)施例的框圖。

圖5a說明圖4的dpsram裝置的列內(nèi)的位線的一些實(shí)施例的布局圖。

圖5b說明圖5a的列內(nèi)的跨接單元的一些實(shí)施例的橫截面圖。

圖5c說明圖5a的列內(nèi)的扭曲單元的一些實(shí)施例的橫截面圖。

圖5d說明圖5a的列內(nèi)的扭曲單元的一些實(shí)施例的另一橫截面圖。

圖6說明圖1的dpsram裝置的一些其它實(shí)施例的框圖，其中輸入/輸出(i/o)分布在dpsram裝置的相對側(cè)之間。

圖7a說明圖6的dpsram裝置的列內(nèi)的位線的一些實(shí)施例的布局圖。

圖7b說明圖7a的列內(nèi)的跨接單元的一些實(shí)施例的橫截面圖。

圖8說明具有扭曲單元的圖6的dpsram裝置的一些其它實(shí)施例的框圖。

圖9a說明圖8的dpsram裝置的列內(nèi)的位線的一些實(shí)施例的布局圖。

圖9b說明圖9a的列內(nèi)的跨接單元的一些實(shí)施例的橫截面圖。

圖9c說明圖9a的列內(nèi)的扭曲單元的一些實(shí)施例的橫截面圖。

圖9d說明圖9a的列內(nèi)的扭曲單元的一些實(shí)施例的另一橫截面圖。

圖10a說明多存儲(chǔ)體dpsram裝置的一些實(shí)施例的框圖。

圖10b說明圖10a的多存儲(chǔ)體dpsram裝置的一些其它實(shí)施例的框圖，其中i/o分布在多存儲(chǔ)體dpsram裝置的相對側(cè)之間。

圖11說明用于利用飛跨和/或扭曲位線架構(gòu)讀取和/或?qū)懭霐?shù)據(jù)的方法的一些實(shí)施例的流程圖。

具體實(shí)施方式

本揭示提供用于實(shí)施本揭示的不同特征的許多不同實(shí)施例或?qū)嵗Ｏ挛拿枋鼋M件及布置的特定實(shí)例以簡化本揭示內(nèi)容。當(dāng)然，這些組件以及布置僅為實(shí)例且并不希望進(jìn)行限制。舉例來說，在以下描述中，第一特征在第二特征之上或上的形成可包含第一特征與第二特征直接接觸地形成的實(shí)施例，并且還可包含額外特征可形成于第一特征與第二特征之間從而使得第一特征與第二特征可以不直接接觸的實(shí)施例。此外，本揭示可在各種實(shí)例中重復(fù)參考數(shù)字和/或字母。此重復(fù)是出于簡單和清楚的目的，且本身并不指示所論述的各種實(shí)施例和/或配置之間的關(guān)系。

此外，本文為易于描述可使用例如“下方”、“下面”、“下部”、“上方”、“上部”等等空間相對術(shù)語，來描述一個(gè)要素或特征與另一要素或特征的關(guān)系(如圖式中所說明)。除圖中所描繪的定向以外，空間相對術(shù)語還希望涵蓋裝置或設(shè)備在使用或操作中的不同定向。裝置或設(shè)備可以其它方式定向(旋轉(zhuǎn)90度或處于其它定向)，且本文中所使用的空間相對描述詞同樣可相應(yīng)地進(jìn)行解釋。此外，術(shù)語“第一”、“第二”、“第三”、“第四”等等僅為通用識別符，且由此可在各種實(shí)施例中互換。舉例來說，在一些實(shí)施例中，當(dāng)一要素(例如，一對位線)可被稱為“第一”要素時(shí)，在其它實(shí)施例中所述要素可被稱為“第二”要素。

一種類型的半導(dǎo)體存儲(chǔ)器為雙端口(dp)靜態(tài)隨機(jī)存取存儲(chǔ)器(sram)。dpsram裝置允許兩個(gè)存儲(chǔ)器存取分別經(jīng)由兩個(gè)“端口”同時(shí)發(fā)生或接近同時(shí)發(fā)生。dpsram裝置包括存儲(chǔ)器單元的一或多個(gè)存儲(chǔ)體，其中存儲(chǔ)器單元的每一存儲(chǔ)體包括布置于行和列中的多個(gè)存儲(chǔ)器單元。兩個(gè)字線對應(yīng)于兩個(gè)端口且沿著每一行延伸，從而與行中的每一存儲(chǔ)器單元電耦合。兩對互補(bǔ)位線(cbl)對應(yīng)于兩個(gè)端口且沿著每一列延伸，從而與列中的每一存儲(chǔ)器單元電耦合。每一端口的字線允許逐行對所述存儲(chǔ)器單元的存取，且每一端口的cbl允許逐列將數(shù)據(jù)狀態(tài)寫入到所存取的存儲(chǔ)器單元或從所存取的存儲(chǔ)器單元讀取數(shù)據(jù)狀態(tài)。

存儲(chǔ)器單元的記憶體常常具有128行與512行之間的行數(shù)。然而，此產(chǎn)生長位線，以及因此位線上的高負(fù)載。位線上的高負(fù)載又可導(dǎo)致位線上的高最小讀取電壓和高最小寫入電壓。低于所述高最小讀取電壓和所述高最小寫入電壓的讀取電壓和寫入電壓導(dǎo)致從所述存儲(chǔ)器單元讀取和向所述存儲(chǔ)器單元寫入時(shí)的不穩(wěn)定性。此外，所述高最小讀取電壓和所述高最小寫入電壓又可導(dǎo)致高動(dòng)態(tài)功率消耗。緩解長位線的效應(yīng)的一個(gè)解決方案是使用存儲(chǔ)器單元的較小存儲(chǔ)體。舉例來說，具有128行的存儲(chǔ)器單元的一個(gè)大存儲(chǔ)體可被各自具有64行的存儲(chǔ)器單元的兩個(gè)小存儲(chǔ)體替換。然而，增加存儲(chǔ)體的數(shù)目會(huì)增加由存儲(chǔ)器單元使用的面積，這可能增加成本。

此外，位線常常彼此平行地延伸且彼此分離僅小空間。隨著技術(shù)改進(jìn)且特征大小變得較小，鄰近位線將更緊密間隔。然而，此緊密間隔導(dǎo)致大量電容耦合，對于沿著存儲(chǔ)體的整個(gè)列連續(xù)延伸的長位線來說尤其如此。所述電容耦合又可導(dǎo)致緩慢的讀取和寫入時(shí)間，且可進(jìn)一步導(dǎo)致信噪比容限的降級。

鑒于上文，本申請案針對一種用于dpsram的飛跨和/或扭曲位線架構(gòu)。在一些實(shí)施例中，一種dpsram裝置包括布置于行和列中的存儲(chǔ)器單元陣列，其中所述陣列包含存儲(chǔ)器單元的第一子陣列和存儲(chǔ)器單元的第二子陣列。第一對cbl沿著所述陣列的列從陣列的第一側(cè)延伸，且在第一與第二子陣列之間端接。此外，第一對cbl電耦合到所述列中的第一子陣列的存儲(chǔ)器單元。第二對cbl沿著所述列從所述陣列的所述第一側(cè)延伸到所述陣列的第二側(cè)。第二對cbl電耦合到所述列中的第二子陣列的存儲(chǔ)器單元。此外，在一些實(shí)施例中，第二對cbl的cbl具有第一與第二子陣列之間的階梯形型面。第三對cbl和第四對cbl沿著所述列延伸。第三和第四對cbl分別電耦合到第一子陣列的存儲(chǔ)器單元和第二子陣列的存儲(chǔ)器單元。此外，在一些實(shí)施例中，第三或第四對cbl的cbl具有第一與第二子陣列之間的階梯形型面。

有利的是，第二對cbl的階梯形型面允許第二對的cbl在第一子陣列上方“飛跨”，且隨后步降到第二子陣列用于與第二子陣列的存儲(chǔ)器單元電耦合。類似地，第三或第四對cbl的階梯形型面允許第三或第四對的cbl在第一和第二子陣列中的一者上方“飛跨”到第一和第二子陣列中的另一者用于與第一和第二子陣列中的另一者中的存儲(chǔ)器單元電耦合。此外，將陣列劃分為多個(gè)片段(各自具有個(gè)別對的cbl)有利地促進(jìn)cbl上的低負(fù)載，因?yàn)槊繉bl攜載用于相應(yīng)列的總負(fù)載的一部分。所述低負(fù)載又可導(dǎo)致cbl上的低最小讀取電壓和低最小寫入電壓。所述低最小讀取電壓和所述低最小寫入電壓又可導(dǎo)致低動(dòng)態(tài)功率消耗。此外，所述低負(fù)載又可允許dpsram裝置針對給定存儲(chǔ)器大小使用小區(qū)域，因?yàn)閭€(gè)別存儲(chǔ)體可能較大。

在一些實(shí)施例中，dpsram裝置進(jìn)一步包括一對扭曲單元，其經(jīng)配置以分別使第一對相鄰位線和第二對相鄰位線扭曲。第一對相鄰位線的相鄰位線分別來自沿著列延伸的兩對cbl，且第二對相鄰位線的相鄰位線分別來自所述兩對cbl。此外，所述兩對cbl對應(yīng)于第一、第二、第三和第四對的cbl中的兩個(gè)。舉例來說，所述兩對cbl可對應(yīng)于第一和第三對cbl。作為另一實(shí)例，所述兩對cbl可對應(yīng)于第二和第四對cbl。有利的是，扭曲單元促進(jìn)相鄰位線之間的低電容耦合，因?yàn)榕で鷨卧蚱葡噜徫痪€的平行表面。所述低電容耦合又可導(dǎo)致cbl對之間的高電容性匹配、高讀取和/或?qū)懭霑r(shí)間，以及良好的信噪比容限。

參看圖1，提供dpsram裝置102的一些實(shí)施例的框圖100。dpsram裝置102包括存儲(chǔ)器單元陣列104。存儲(chǔ)器單元陣列104包括布置于x列和n行中的多個(gè)存儲(chǔ)器單元106，其中x和n為大于零的整數(shù)且可相同或不同。為了清晰起見，圖1中，存儲(chǔ)器單元106個(gè)別地標(biāo)記為mc<列>,<行>。此外，存儲(chǔ)器單元陣列104包括容納行1到m中的存儲(chǔ)器單元的頂部存儲(chǔ)器單元子陣列108，且進(jìn)一步包括容納行m+1到n中的存儲(chǔ)器單元的底部存儲(chǔ)器單元子陣列110，其中m為大于零且小于n的整數(shù)。在一些實(shí)施例中，m為n的一半。舉例來說，m可為256且n可為512。

存儲(chǔ)器單元106位于相應(yīng)列與相應(yīng)行的交叉點(diǎn)處，且分別具有內(nèi)部數(shù)據(jù)狀態(tài)。舉例來說，存儲(chǔ)器單元106中的每一者可具有表示數(shù)據(jù)的單一位的內(nèi)部數(shù)據(jù)狀態(tài)。此外，在一些實(shí)施例中，內(nèi)部數(shù)據(jù)狀態(tài)由雙穩(wěn)態(tài)鎖存電路界定。如下文將更詳細(xì)地論述，在dpsram裝置102的操作期間，存儲(chǔ)器單元106可逐行存取以讀取數(shù)據(jù)和/或?qū)?shù)據(jù)寫入到所存取存儲(chǔ)器單元的內(nèi)部數(shù)據(jù)狀態(tài)。此外，兩個(gè)存儲(chǔ)器存取可分別經(jīng)由dpsram裝置102的兩個(gè)“端口”同時(shí)實(shí)行或接近同時(shí)實(shí)行。為了清晰起見，圖1中，所述端口由下標(biāo)“a”和“b”識別。

一組字線112促進(jìn)逐行對存儲(chǔ)器單元106的存取。字線112包括針對每一行的一對字線，其中所述對包括用于端口a的第一字線(即，端口a字線)和用于端口b的第二字線(即，端口b字線)。舉例來說，字線112可包括用于行1的字線wl1,a和wl1,b。此外，字線112沿著相應(yīng)行從行解碼器114橫向延伸，以與相應(yīng)行中的存儲(chǔ)器單元電耦合。為了清晰起見，圖1中，字線112個(gè)別地標(biāo)記為wl<行>,<端口>。

行解碼器114經(jīng)配置以基于分別針對所述端口的地址信號116選擇性地啟用字線112。為了清晰起見，地址信號116標(biāo)記為addr<端口>。地址信號116攜載相應(yīng)的y位地址，其中y為大于零的整數(shù)值。針對一端口的y位地址識別存儲(chǔ)器單元陣列104的一行以及存儲(chǔ)器單元陣列104的z列，借此識別所述行與所述z列的交叉點(diǎn)處的z個(gè)存儲(chǔ)器單元。舉例來說，y位地址中的最高或最低有效位的預(yù)定數(shù)目可識別存儲(chǔ)器單元陣列104的所述行，然而y位地址中的剩余位可識別存儲(chǔ)器單元陣列104的所述z列。z為大于零的整數(shù)，例如(舉例來說)1、8、16、32、64、128或x。此外，所述z個(gè)存儲(chǔ)器單元可例如界定一數(shù)據(jù)單位，例如字。

用于頂部存儲(chǔ)器單元子陣列108的一組頂部位線118和用于底部存儲(chǔ)器單元子陣列110的一組底部位線120促進(jìn)從所存取存儲(chǔ)器單元讀取和/或向所存取存儲(chǔ)器單元寫入。頂部位線118包括針對每一列的兩對互補(bǔ)位線(cbl)，其中所述兩對包括針對端口a的第一對cbl(即，頂部端口acbl對)和針對端口b的第二對cbl(即，頂部端口bcbl對)。舉例來說，頂部位線118可包括針對列2的位線bl2,tp,a和bl'2,tp,a，以及位線bl2,tp,b和bl'2,tp,b。類似地，底部位線120包括針對每一列的兩對cbl，其中所述兩對包括針對端口a的第三對cbl(即，底部端口acbl對)和針對端口b的第四對cbl(即，底部端口bcbl對)。舉例來說，底部位線120可包括針對列1的位線bl1,bt,a和bl'1,bt,a，以及位線bl1,bt,b和bl'1,bt,b。一對cbl的兩個(gè)位線(例如，blx,tp,a/bl'x,tp,a)互補(bǔ)：在dpsram裝置102的操作期間，兩個(gè)位線中的一者偏置以攜載對應(yīng)于邏輯“1”的第一電壓電平，而兩個(gè)位線中的另一者偏置以攜載對應(yīng)于邏輯“0”的第二電壓電平。為了清晰起見，圖1中，每對cbl的所述兩個(gè)位線分別標(biāo)記為bl<行>,<子陣列>,<端口>和bl'<行>,<子陣列>,<端口>。

有利的是，針對頂部存儲(chǔ)器單元子陣列108和底部存儲(chǔ)器單元子陣列110使用單獨(dú)位線產(chǎn)生頂部和底部位線118、120上的低負(fù)載。舉例來說，在m為n的一半的情況下，頂部和底部位線118、120具有為相應(yīng)列的總負(fù)載的約一半的負(fù)載。頂部和底部位線118、120上的低負(fù)載又可導(dǎo)致頂部和底部位線118、120上的低最小讀取電壓和低最小寫入電壓。此外，低最小讀取電壓和低最小寫入電壓又可導(dǎo)致低動(dòng)態(tài)功率消耗。此外，針對頂部存儲(chǔ)器單元子陣列108和底部存儲(chǔ)器單元子陣列110使用單獨(dú)位線有利地允許dpsram裝置102針對給定存儲(chǔ)器大小使用小區(qū)域，因?yàn)閭€(gè)別存儲(chǔ)體(下文論述)可較大。

頂部位線118沿著相應(yīng)列從存儲(chǔ)器單元陣列104的第一側(cè)橫向延伸到與所述第一側(cè)相對的存儲(chǔ)器單元陣列104的第二側(cè)。此外，頂部位線118與頂部存儲(chǔ)器單元子陣列108的存儲(chǔ)器單元(例如，列1中的mc1,1到mc1,m)電耦合，所述存儲(chǔ)器單元在相應(yīng)列中以允許每一端口逐列從頂部存儲(chǔ)器單元子陣列108的所存取存儲(chǔ)器單元讀取和/或向頂部存儲(chǔ)器單元子陣列108的所存取存儲(chǔ)器單元寫入。頂部位線118各自包括飛跨位線片段122、局部位線片段124和跨接單元126。

頂部位線118的飛跨位線片段122沿著存儲(chǔ)器單元陣列104的相應(yīng)列從存儲(chǔ)器單元陣列104的第一側(cè)延伸，且在頂部與底部存儲(chǔ)器單元子陣列108、110之間端接。頂部位線118的局部位線片段124從頂部與底部存儲(chǔ)器單元子陣列108、110之間沿著相應(yīng)列延伸到存儲(chǔ)器單元陣列104的第二側(cè)。在一些實(shí)施例中，局部位線片段124在大體上平行于行的方向上分別與飛跨位線片段122橫向間隔。

雖然圖1中不可見，在一些實(shí)施例中，局部位線片段124在大體上與行和列正交的方向上在飛跨位線片段122上方或下方間隔，使得頂部位線118在從飛跨位線片段122轉(zhuǎn)變到局部位線片段124時(shí)具有步降或步升。舉例來說，飛跨位線片段122可在后段工藝(beol)互連結(jié)構(gòu)的金屬2層中，且局部位線片段124可在beol互連結(jié)構(gòu)的金屬0層中。作為另一實(shí)例，飛跨位線片段122可在beol互連結(jié)構(gòu)的金屬0層中，且局部位線片段124可在beol互連結(jié)構(gòu)的金屬2層中。作為又一實(shí)例，飛跨位線片段122和局部位線片段124可在beol互連結(jié)構(gòu)的不同金屬層中。或者，在其它實(shí)施例中，飛跨位線片段122和局部位線片段124在beol互連結(jié)構(gòu)的相同金屬層中。

頂部位線118的跨接單元126在頂部與底部存儲(chǔ)器單元子陣列108、110之間，且將飛跨位線片段122分別電耦合到局部位線片段124。跨接單元126與列成角度地(例如，與所述列大體上正交)分別從飛跨位線片段122的端部分別橫向延伸到局部位線片段124的端部。此外，跨接單元126與行和列正交(例如，垂直)地分別從飛跨位線片段122的端部分別延伸到局部位線片段124的端部。

底部位線120沿著相應(yīng)列從存儲(chǔ)器單元陣列104的第一側(cè)橫向延伸，且在行m+1與跨接單元126之間端接。與頂部位線118相比，底部位線120并不具有飛跨位線片段。此外，底部位線120與底部存儲(chǔ)器單元子陣列110的存儲(chǔ)器單元(例如，列2中的mc2,m+1到mc2,n)電耦合，所述存儲(chǔ)器單元在相應(yīng)列中以允許每一數(shù)據(jù)端口逐列從底部存儲(chǔ)器單元子陣列110的所存取存儲(chǔ)器單元讀取和/或向底部存儲(chǔ)器單元子陣列110的所存取存儲(chǔ)器單元寫入。在一些實(shí)施例中，底部位線120在大體上平行于行的方向上分別從飛跨位線片段122橫向間隔，和/或?qū)?zhǔn)到局部位線片段124。

雖然圖1中不可見，在一些實(shí)施例中，底部位線120在大體上與行和列正交的方向上在飛跨位線片段122上方或下方間隔。此間隔可例如為與大體上與行和列正交的方向上局部位線片段124與飛跨位線片段122之間的間隔相同的量或不同的量。舉例來說，底部位線120和局部位線片段124可在beol互連結(jié)構(gòu)的金屬0層中，然而飛跨位線片段122可在beol互連結(jié)構(gòu)的金屬2層中。作為另一實(shí)例，底部位線120和局部位線片段124可為beol互連結(jié)構(gòu)的金屬2層，然而飛跨位線片段122可在beol互連結(jié)構(gòu)的金屬0層中。作為又一實(shí)例，底部位線120可在beol互連結(jié)構(gòu)的金屬1層中，局部位線片段124可為beol互連結(jié)構(gòu)的金屬0層，且飛跨位線片段122可在beol互連結(jié)構(gòu)的金屬2層中?；蛘?，在其它實(shí)施例中，底部位線120和飛跨位線片段122beol互連結(jié)構(gòu)的相同金屬層中。

如上所述，頂部和底部位線118、120上的負(fù)載有利地為低。在一些實(shí)施例中，頂部位線118上的負(fù)載約等于頂部位線118的本征負(fù)載(例如，歸因于內(nèi)電阻)加上由頂部存儲(chǔ)器單元子陣列108的存儲(chǔ)器單元強(qiáng)加的負(fù)載。舉例來說，位線bl1,tp,a可具有約等于位線bl1,tp,a的本征負(fù)載加上列1中的存儲(chǔ)器單元mc1,1到存儲(chǔ)器單元mc1,m的負(fù)載的負(fù)載。類似地，在一些實(shí)施例中，底部位線120上的負(fù)載約等于底部位線120的本征負(fù)載加上底部存儲(chǔ)器單元子陣列110的存儲(chǔ)器單元強(qiáng)加的負(fù)載。舉例來說，位線bl2,bt,b可具有約等于位線bl2,bt,b的本征負(fù)載加上列2中的存儲(chǔ)器單元mc2,m+1到存儲(chǔ)器單元mc2,n的負(fù)載的負(fù)載。因此，在m為n的一半的情況下，頂部和底部位線118、120具有約相同的負(fù)載，但頂部位線118歸因于飛跨位線片段122而具有稍高的負(fù)載。

輸入/輸出(i/o)陣列130經(jīng)配置以使用頂部和/或底部位線118、120從由字線112和行解碼器114存取的存儲(chǔ)器單元讀取和/或向所述存儲(chǔ)器單元寫入。此外，在一些實(shí)施例中，i/o陣列130經(jīng)配置以分別針對所述端口將從所存取的存儲(chǔ)器單元讀取的數(shù)據(jù)輸出到數(shù)據(jù)信號132，和/或?qū)?shù)據(jù)信號132上輸入的數(shù)據(jù)寫入到所存取的存儲(chǔ)器單元。數(shù)據(jù)信號132攜載z位數(shù)據(jù)值且標(biāo)記為data<端口>。i/o陣列130由控制器134經(jīng)由控制信號136控制，且包括多個(gè)i/o單元138。i/o單元138對應(yīng)于存儲(chǔ)器單元陣列104的列且標(biāo)記為i/o<列>。此外，i/o單元138與對應(yīng)列的頂部和底部位線電耦合。舉例來說，i/o1可與bl1,tp,b、bl1,tp,a、bl'1,tp,b和bl'1,tp,a以及bl1,bt,b、bl1,bt,a、bl'1,bt,b和bl'1,bt,a電耦合。i/o單元138各自包括選擇電路140和讀取/寫入(r/w)電路142。

選擇電路140經(jīng)配置以選擇對應(yīng)于地址信號116上的y位地址的cbl對。舉例來說，在端口a地址信號(即，addra)上的y位地址識別行1和列1的情況下，針對列1的選擇電路140a選擇位線bl1,tp,a/bl'1,tp,a，因?yàn)榇藢bl對應(yīng)于y位地址。此外，選擇電路140經(jīng)配置以基于來自控制器134的控制信號136選擇cbl對。舉例來說，控制器134可經(jīng)配置以解碼y位地址，且產(chǎn)生控制信號136，如此選擇電路140選擇對應(yīng)于y位地址的cbl對。

在一些實(shí)施例中，選擇電路140各自包括一對子陣列多路復(fù)用器144和一端口多路復(fù)用器146。子陣列多路復(fù)用器144經(jīng)配置以在相應(yīng)頂部位線(即，頂部存儲(chǔ)器單元子陣列108的位線)與相應(yīng)底部位線(即，底部存儲(chǔ)器單元子陣列110的位線)之間進(jìn)行選擇。舉例來說，針對列x的第一子陣列多路復(fù)用器144a可經(jīng)配置以選擇以下任一者：blx,bt,b和blx,bt,a；或blx,tp,b和blx,tp,a，然而，針對列x的第二子陣列多路復(fù)用器144b可經(jīng)配置以選擇以下任一者：bl'x,bt,b和bl'x,bt,a；或bl'x,tp,b和bl'x,tp,a。端口多路復(fù)用器146經(jīng)配置以在針對端口a的相應(yīng)位線與針對端口b的相應(yīng)位線之間進(jìn)行選擇。舉例來說，針對列x的端口多路復(fù)用器146a可經(jīng)配置以選擇blx,bt,b和bl'x,bt,b；或blx,bt,a和bl'x,bt,a。在一些實(shí)施例中，端口多路復(fù)用器146電耦合到子陣列多路復(fù)用器144，使得端口多路復(fù)用器146從由子陣列多路復(fù)用器144選擇的位線進(jìn)行選擇。此外，在一些實(shí)施例中，子陣列多路復(fù)用器144和端口多路復(fù)用器146由控制信號136控制。舉例來說，控制信號136可包括針對子陣列多路復(fù)用器144和端口多路復(fù)用器146的個(gè)別選擇信號。

r/w電路142經(jīng)配置以基于r/w信號148從對應(yīng)于選定對的cbl(例如，bl2,tp,b/bl'2,tp,b)的所存取存儲(chǔ)器單元讀取和/或向所述存儲(chǔ)器單元寫入。r/w信號148對應(yīng)于端口且識別在對應(yīng)端口上執(zhí)行讀取還是寫入操作。此外，為了清晰起見，r/w信號148標(biāo)記為r/w<端口>。在一些實(shí)施例中，r/w電路142進(jìn)一步經(jīng)配置以將從所存取的存儲(chǔ)器單元讀取的數(shù)據(jù)輸出到數(shù)據(jù)信號132和/或?qū)?shù)據(jù)信號132上輸入的數(shù)據(jù)寫入到所存取的存儲(chǔ)器單元。r/w電路142由控制器134控制，且分別包括用于從選定對的cbl讀取和向選定對的cbl寫入的電路?？刂破?34可例如經(jīng)配置以產(chǎn)生控制信號136以基于r/w信號148控制r/w電路142。

為從選定對的cbl讀取數(shù)據(jù)，在一些實(shí)施例中，r/w電路142包括相應(yīng)感測放大器(未圖示)。感測放大器經(jīng)配置以檢測由字線112所存取的存儲(chǔ)器單元驅(qū)動(dòng)到選定對的cbl的差分偏置。所述差分偏置表示由字線112(例如，wlm,a)存取的存儲(chǔ)器單元(例如，mc1,m和mc2,m)的內(nèi)部數(shù)據(jù)狀態(tài)。舉例來說，第一差分偏置可對應(yīng)于邏輯“1”，而第二差分偏置可對應(yīng)于邏輯“0”。此外，感測放大器經(jīng)配置以鎖存或以其它方式存儲(chǔ)差分偏置的數(shù)據(jù)值。為將數(shù)據(jù)寫入到選定對的cbl，在一些實(shí)施例中，r/w電路142包括相應(yīng)差分驅(qū)動(dòng)器(未圖示)。差分驅(qū)動(dòng)器經(jīng)配置以將差分偏置驅(qū)動(dòng)到選定對的cbl上。差分偏置表示待存儲(chǔ)在由字線112存取的存儲(chǔ)器單元中的數(shù)據(jù)狀態(tài)，且重寫存儲(chǔ)器單元的內(nèi)部數(shù)據(jù)狀態(tài)。差分偏置可例如對應(yīng)于數(shù)據(jù)信號132的位。

在一些實(shí)施例中，數(shù)據(jù)信號132經(jīng)由列解碼器150傳遞到i/o陣列130。舉例來說，在z(即，數(shù)據(jù)信號132中的每一者上攜載的位數(shù)目)小于x(即，存儲(chǔ)器單元陣列104的列數(shù)目)的情況下，數(shù)據(jù)信號132可經(jīng)由列解碼器150傳遞到i/o陣列130。列解碼器150經(jīng)配置以將數(shù)據(jù)信號132電耦合到對應(yīng)于地址信號116上的y位地址的i/o單元138。此外，列解碼器150經(jīng)配置以將數(shù)據(jù)信號132電耦合到i/o單元138，使得數(shù)據(jù)信號132的位利用一對一映射分別映射到i/o單元138。舉例來說，在針對端口a的地址信號(例如，addra)上的y位地址識別列1到x的情況下，針對端口a的數(shù)據(jù)信號(例如，dataa)具有分別映射到列1到x處的i/o單元(例如，i/o1到i/ox)的x位。

控制器134經(jīng)配置以控制i/o陣列130以及(在一些實(shí)施例中)行解碼器114和/或列解碼器150，以在兩個(gè)端口上執(zhí)行讀取和/或?qū)懭氩僮?。此外，如上所述，可使用兩個(gè)端口同時(shí)或接近同時(shí)執(zhí)行兩個(gè)讀取和/或?qū)懭氩僮鳌Ｅe例來說，存儲(chǔ)器單元的第一行(例如，存儲(chǔ)器單元mc1,1到mx,1)可經(jīng)由端口a字線(例如，wl1,a)存取，而存儲(chǔ)器單元的第(m+1)行(例如，存儲(chǔ)器單元mc1,m+1到mcx,m+1)可經(jīng)由端口b字線(例如，wlm+1,b)同時(shí)存取。其后，當(dāng)存取第一行的存儲(chǔ)器單元時(shí)，端口a的頂部位線(例如，bl1,tp,a/bl'1,tp,a到blx,tp,a/bl'x,tp,a)可用于從所存取的存儲(chǔ)器單元的第一行讀取或向其寫入。類似地，當(dāng)存取第(m+1)行的存儲(chǔ)器單元時(shí)，端口b的底部位線(例如，bl1,bt,b/bl'1,bt,b到blx,bt,b/bl'x,bt,b)可用于同時(shí)從所存取的存儲(chǔ)器單元的第(m+1)行讀取或向其寫入。

作為更詳細(xì)實(shí)例，假定經(jīng)由端口a到存儲(chǔ)器單元的第一行的寫入操作，且進(jìn)一步假定與所述寫入操作同時(shí)執(zhí)行經(jīng)由端口b到存儲(chǔ)器單元的第(m+1)行的讀取操作。為經(jīng)由端口a將數(shù)據(jù)寫入到存儲(chǔ)器單元的第一行(例如，存儲(chǔ)器單元mc1,1到mx,1)，將針對端口a的r/w信號(例如，r/wa)在指示寫入操作即將發(fā)生的第一狀態(tài)(例如，邏輯“0”)中提供到dpsram裝置102。此外，將針對端口a的數(shù)據(jù)信號(例如，dataa)與第一z位數(shù)據(jù)值一起提供到dpsram裝置102，且將針對端口a的地址信號(例如，addra)與識別第一行中的z個(gè)連續(xù)存儲(chǔ)器單元的第一y位地址一起提供到dpsram裝置102。

在接收端口a信號后，行解碼器114即刻啟用對應(yīng)于第一y位地址的端口a字線(例如，wl1,a)，且列解碼器150將針對端口a的數(shù)據(jù)信號電耦合到對應(yīng)于第一y位地址的所述一或多個(gè)i/o單元(例如，i/o1到i/ox)。此外，控制器134控制i/o陣列130以選擇對應(yīng)于第一y位地址的一或多個(gè)端口acbl對(例如，bl1,tp,1/bl'1,tp,a到blx,tp,a/bl'x,tp,a)，且啟用i/o陣列130中的寫入電路。此又將差分偏置分別施加到端口acbl對以將第一z位數(shù)據(jù)值寫入到第一行中的z個(gè)連續(xù)存儲(chǔ)器單元。

在與數(shù)據(jù)經(jīng)由端口a寫入到第一行同時(shí)，數(shù)據(jù)可同時(shí)從存儲(chǔ)器單元的第(m+1)行讀取(例如，存儲(chǔ)器單元mc1,m+1到mcx,m+1)。針對端口b的r/w信號(例如，r/wb)在指示讀取操作即將發(fā)生的第二狀態(tài)(例如，邏輯“1”)中提供到dpsram裝置102。此外，針對端口b的地址信號(例如，addrb)與識別第(m+1)行中的z個(gè)連續(xù)存儲(chǔ)器單元的第二y位地址一起提供到dpsram裝置102。基于端口b信號，列解碼器150將針對端口b的數(shù)據(jù)信號(例如，datab)電耦合到對應(yīng)于第二y位地址的所述一或多個(gè)i/o單元(例如，i/o1到i/ox)。此外，控制器134控制i/o陣列130以選擇對應(yīng)于第二y位地址的所述一或多個(gè)端口bcbl對(例如，bl1,bt,b/bl'1,bt,b到blx,bt,b/bl'x,bt,b)，且啟用i/o陣列130中的讀取電路。更進(jìn)一步，控制器134可例如控制i/o陣列130以使端口bcbl對浮動(dòng)，和/或?qū)⒍丝赽cbl對預(yù)充電到邏輯“0”與邏輯“1”之間的電壓電平。

行解碼器114和控制器134隨后啟用對應(yīng)于第二y位地址的端口b字線(例如，wlm+1,b)。此又觸發(fā)所存取的存儲(chǔ)器單元(例如，存儲(chǔ)器單元mc1,m+1到mcx,m+1)以將差分偏置驅(qū)動(dòng)到端口bcbl對的對應(yīng)者上，其中差分偏置表示所存取的存儲(chǔ)器單元的內(nèi)部數(shù)據(jù)狀態(tài)。舉例來說，如果存儲(chǔ)器單元mc1,m+1存儲(chǔ)邏輯“1”且mcx,m+1存儲(chǔ)邏輯“0”，那么bl1,2,b/bl'1,2,b上的第一差分偏置表示邏輯“1”，且blx,2,b/bl'x,2,b上的第二不同差分偏置表示邏輯“0”。此外，(分別)i/o單元138的感測放大器隨后存儲(chǔ)端口bcbl對上的對應(yīng)數(shù)據(jù)狀態(tài)，且第(m+1)行中的z個(gè)連續(xù)存儲(chǔ)器單元的數(shù)據(jù)狀態(tài)作為第二z位數(shù)據(jù)值輸出到針對端口b的數(shù)據(jù)信號(例如，datab)。

雖然上文聚焦于dpsram，但應(yīng)了解，可容許其它類型的雙端口半導(dǎo)體存儲(chǔ)器。此外，雖然上文聚焦于一個(gè)i/o配置，但可容許其它i/o配置。舉例來說，i/o陣列130可具有不同配置，例如針對端口a和端口b的單獨(dú)r/w電路。作為另一實(shí)例，行解碼器114、列解碼器150、i/o陣列130與控制器134之間的關(guān)系可變化。更進(jìn)一步，雖然頂部和底部存儲(chǔ)器單元子陣列108、110分別描述為“頂部”和“底部”，但頂部和底部存儲(chǔ)器單元子陣列108、110或者可分別被稱作第一存儲(chǔ)器單元子陣列和第二存儲(chǔ)器單元子陣列。

參看圖2a，提供圖1的dpsram裝置102的列內(nèi)的位線118'、120'的一些實(shí)施例的布局圖200a。位線118'、120'表示圖1的dpsram裝置102的每一列內(nèi)的位線，且根據(jù)上文描述的記法，列由下標(biāo)“x”識別，下標(biāo)“x”為大于或等于1且小于或等于x的整數(shù)值。此外，為了清晰起見，在布局圖200a的底部處提供圖例以識別內(nèi)部可布置位線118'、120'的各種片段的beol金屬層。

如布局圖200a說明，位線118'、120'包括頂部位線118'(例如，blx,tp,a/bl'x,tp,a和blx,tp,b/bl'x,tp,b)和底部位線120'(例如，blx,bt,a/bl'x,bt,a和blx,bt,b/bl'x,bt,b)。頂部位線118'分別從列的第一端上的子陣列多路復(fù)用器144a'、144b'沿著所述列橫向延伸到與第一端相對的列的第二端。在一些實(shí)施例中，子陣列多路復(fù)用器144a'、144b'包括針對每一端口的兩個(gè)子陣列多路復(fù)用器(例如，tp/btmuxb和tp/btmuxb')。此外，頂部位線118'各自包括飛跨位線片段122'、局部位線片段124'和跨接單元126'。

頂部位線118'的飛跨位線片段122'沿著列分別從子陣列多路復(fù)用器144a'、144b'延伸，且端接在頂部存儲(chǔ)器單元子陣列108與底部存儲(chǔ)器單元子陣列110之間。此外，飛跨位線片段122'分別經(jīng)由第一通孔202電耦合到子陣列多路復(fù)用器144a'、144b'。頂部位線118'的局部位線片段124'沿著列從頂部與底部存儲(chǔ)器單元子陣列108、110之間延伸到列的第二端。此外，局部位線片段124'電耦合到頂部存儲(chǔ)器單元子陣列108的在所述列中的存儲(chǔ)器單元106a'(例如，mcx,1到mcx,m)。

在一些實(shí)施例中，飛跨位線片段122'和局部位線片段124'沿著列在beol互連結(jié)構(gòu)的相同金屬層中延伸。在替代實(shí)施例中，飛跨位線片段122'和局部位線片段124'沿著列在beol互連結(jié)構(gòu)的不同金屬層中延伸。舉例來說，飛跨位線片段122'可沿著列在beol互連結(jié)構(gòu)的金屬2層中延伸，然而局部位線片段124'可沿著列在beol互連結(jié)構(gòu)的金屬0層中延伸。作為另一實(shí)例，飛跨位線片段122'可沿著列在beol互連結(jié)構(gòu)的金屬0層中延伸，然而局部位線片段124'可沿著列在beol互連結(jié)構(gòu)的金屬2層中延伸。

頂部位線118'的跨接單元126'在頂部與底部存儲(chǔ)器單元子陣列108、110之間且將飛跨位線片段122'分別電耦合到局部位線片段124'。跨接單元126'各自包括轉(zhuǎn)變位線片段203和第二通孔204。轉(zhuǎn)變位線片段203與所述列成角度地(例如，大體上與所述列正交)分別從飛跨位線片段122'的端部分別橫向延伸到局部位線片段124'的端部。此外，轉(zhuǎn)變位線片段203經(jīng)由第二通孔204電耦合到飛跨位線片段122'和局部位線片段124'。在一些實(shí)施例中，轉(zhuǎn)變位線片段203在容納飛跨位線片段122'的beol互連結(jié)構(gòu)的第一金屬層與容納局部位線片段124'的beol互連結(jié)構(gòu)的第二金屬層之間垂直間隔。舉例來說，轉(zhuǎn)變位線片段203可在beol互連結(jié)構(gòu)的金屬1層中，此時(shí)飛跨位線片段122'在beol互連結(jié)構(gòu)的金屬2層中且局部位線片段124'在beol互連結(jié)構(gòu)的金屬0層中。

底部位線120'沿著所述列分別從子陣列多路復(fù)用器144a'、144b'橫向延伸，且端接在頂部與底部存儲(chǔ)器單元子陣列108、110之間。此外，底部位線120'分別經(jīng)由第一通孔202電耦合到子陣列多路復(fù)用器144a'、144b'，且電耦合到底部存儲(chǔ)器單元子陣列110的在所述列中的存儲(chǔ)器單元106b'(例如，mcx,m+1和mcx,n)。更進(jìn)一步，在一些實(shí)施例中，底部位線120'在beol互連結(jié)構(gòu)的與局部位線片段124'相同或不同的金屬層中橫向延伸。舉例來說，底部位線120'和局部位線片段124'可在beol互連結(jié)構(gòu)的金屬0層中橫向延伸。作為另一實(shí)例，底部位線120'可在beol互連結(jié)構(gòu)的金屬2層中橫向延伸，然而局部位線片段124'可在beol互連結(jié)構(gòu)的金屬0層中橫向延伸。

同樣由布局圖200a說明，一或多個(gè)電壓源源(vss)線206從所述列的第一端橫向延伸到所述列的第二端，且與所述列的存儲(chǔ)器單元106a'、106b'電耦合(例如，mcx,1到mcx,n)。在一些實(shí)施例中，vss行206在beol互連結(jié)構(gòu)的金屬0層中橫向延伸和/或由飛跨位線片段(例如，blx,tp,a和bl'x,tp,a的飛跨位線片段)重疊?；蛘撸谄渌鼘?shí)施例中，vss行206在beol互連結(jié)構(gòu)的金屬2層中橫向延伸和/或與飛跨位線片段(例如，blx,tp,a和bl'x,tp,a的飛跨位線片段)重疊。在一些其它實(shí)施例中，vss行206更一般地說為電力和/或接地線。

參看圖2b，提供圖2a的列內(nèi)的跨接單元126”的一些實(shí)施例的橫截面圖200b。橫截面圖200b可例如在圖2a中沿著線a-a'截取，且跨接單元126”表示圖2a的列內(nèi)的跨接單元126'。如所說明，半導(dǎo)體襯底208支撐圖2a(未圖示)的beol互連結(jié)構(gòu)210和存儲(chǔ)器單元106a'、106b'。半導(dǎo)體襯底208可為例如塊體半導(dǎo)體襯底(例如，塊體硅襯底)或絕緣體上硅(soi)襯底。beol互連結(jié)構(gòu)210包括第一電介質(zhì)層212，其內(nèi)交替地堆疊多個(gè)金屬層m0、m1、m2與多個(gè)通孔層v1、v2。此外，在一些實(shí)施例中，beol互連結(jié)構(gòu)210包括將金屬0層(即，m0)與半導(dǎo)體襯底208間隔的第二電介質(zhì)層214。

金屬層m0、m1、m2和通孔層v1、v2界定分別針對端口a和端口b的一組頂部位線118”(例如，在圖2a中，blx,tp,a和blx,tp,b)。頂部位線118”各自包括飛跨位線片段122”、轉(zhuǎn)變位線片段203'和局部位線片段124”。飛跨位線片段122”和局部位線片段124”在不同金屬層中，且轉(zhuǎn)變位線片段203'在這些不同金屬層之間的金屬層中。舉例來說，飛跨位線片段122”可在金屬2層(即，m2)中，轉(zhuǎn)變位線片段203'可在金屬1層(即，m1)中，且局部位線片段124”可在金屬0層(即，m0)中。作為另一實(shí)例，飛跨位線片段122”可在金屬2層中，轉(zhuǎn)變位線片段203'可在金屬1層中，且局部位線片段124”可在金屬0層中。此外，頂部位線118”各自包括第一通孔204a'和第二通孔204b'。第一通孔204a'在例如通孔1層(即，v1)中將局部位線片段124”電耦合到轉(zhuǎn)變位線片段203'。第二通孔204b'在例如通孔2層(即，v2)將轉(zhuǎn)變位線片段203'電耦合到飛跨位線片段122”。在一些實(shí)施例中，金屬層進(jìn)一步在例如金屬0層中界定轉(zhuǎn)變位線片段203'中的一者下方交叉的vss行206'。

參看圖3a，提供圖1的dpsram裝置102內(nèi)的存儲(chǔ)器單元106”的一些實(shí)施例的示意圖300a。存儲(chǔ)器單元106”表示圖1的dpsram裝置102內(nèi)的每一存儲(chǔ)器單元，且根據(jù)上文描述的記法，存儲(chǔ)器單元106”的列和存儲(chǔ)器單元106”的行分別由下標(biāo)“x”和下標(biāo)“n”識別。“x”為大于或等于1且小于或等于x的整數(shù)值，且“n”為大于或等于1且小于或等于n的整數(shù)值。此外，下標(biāo)“<tp/bt>”表示存儲(chǔ)器單元106”處于圖1的頂部還是底部存儲(chǔ)器單元子陣列108、110中。

如所說明，存儲(chǔ)器單元106”包含由第一反相器304和第二反相器306組成的數(shù)據(jù)存儲(chǔ)元件302。第一和第二反相器304、306彼此交叉耦合以建立第一數(shù)據(jù)存儲(chǔ)節(jié)點(diǎn)308a(sn)和第二數(shù)據(jù)存儲(chǔ)節(jié)點(diǎn)308b(sn’)。第一和第二數(shù)據(jù)存儲(chǔ)節(jié)點(diǎn)308a、308b互補(bǔ)。一個(gè)數(shù)據(jù)存儲(chǔ)節(jié)點(diǎn)偏置以攜載對應(yīng)于邏輯“1”的第一電壓，而另一數(shù)據(jù)存儲(chǔ)節(jié)點(diǎn)偏置以攜載對應(yīng)于邏輯“0”的第二電壓。因此，第一和第二反相器304、306以互相增強(qiáng)的方式存儲(chǔ)數(shù)據(jù)位。

若干存取晶體管310、312、314、316基于字線112'(例如，wln,a和wln,b)是否經(jīng)啟用而選擇性地將第一和第二數(shù)據(jù)存儲(chǔ)節(jié)點(diǎn)308a、308b分別耦合到位線318(例如，blx,<tp/bt>,a和bl'x,<tp/bt>,a)，借此允許選擇性地從數(shù)據(jù)存儲(chǔ)元件302讀取和/或向數(shù)據(jù)存儲(chǔ)元件302寫入。依據(jù)存儲(chǔ)器單元106”位于圖1的dpsram裝置102內(nèi)何處，位線318可對應(yīng)于圖1的頂部位線118或圖1的底部位線120。

關(guān)于端口a，第一存取晶體管310(at1)電耦合到第一數(shù)據(jù)存儲(chǔ)節(jié)點(diǎn)308a，且第二存取晶體管312(at2)電耦合到第二數(shù)據(jù)存儲(chǔ)節(jié)點(diǎn)308b。第一存取晶體管310基于字線wln,a的電壓選擇性地將第一數(shù)據(jù)存儲(chǔ)節(jié)點(diǎn)308a耦合到位線blx,<tp/bt>,a，然而第二存取晶體管312基于字線wln,a的電壓選擇性地將第二數(shù)據(jù)存儲(chǔ)節(jié)點(diǎn)308b耦合到位線bl'x,<tp/bt>,a。位線blx,<tp/bt>,a和bl'x,<tp/bt>,a互補(bǔ)且因此形成cbl對。關(guān)于端口b，第三存取晶體管314(at3)電耦合到第一數(shù)據(jù)存儲(chǔ)節(jié)點(diǎn)308a，且第四存取晶體管316(at4)電耦合到第二數(shù)據(jù)存儲(chǔ)節(jié)點(diǎn)308b。第三存取晶體管314基于字線wln,b的電壓選擇性地將第一數(shù)據(jù)存儲(chǔ)節(jié)點(diǎn)308a耦合到位線blx,<tp/bt>,b，然而第四存取晶體管316基于字線wln,b的電壓選擇性地將第二數(shù)據(jù)存儲(chǔ)節(jié)點(diǎn)308b耦合到位線bl'x,<tp/bt>,b。位線blx,<tp/bt>,b、bl'x,<tp/bt>,b互補(bǔ)且因此形成cbl對。

參看圖3b，提供圖3a的存儲(chǔ)器單元106”的一些更詳細(xì)實(shí)施例的示意圖300b。如所說明，第一反相器304包含第一上拉晶體管320(pu1)和第一下拉晶體管322(pd1)。此外，第二反相器306包含第二上拉晶體管324(pu2)和第二下拉晶體管326(pd2)。

參看圖4，提供圖1的dpsram裝置102的一些其它實(shí)施例的框圖400。如所說明，頂部位線118分別包括行1與行m之間的頂部存儲(chǔ)器單元子陣列108中的頂部扭曲單元402、403，且底部位線120分別包括行m+1與行n之間的底部存儲(chǔ)器單元子陣列110中的底部扭曲單元404、405。舉例來說，頂部扭曲單元402、403可在行1與行m之間的中部，和/或底部扭曲單元404、405可在行m+1與行n之間的中部。頂部和底部扭曲單元402、403、404、405各自經(jīng)配置以使一對相鄰位線扭曲，且各自由一對交叉片段406(其在下文詳細(xì)論述和說明)組成。

使一對相鄰位線(例如，bl'1,tp,a和bl'1,tp,b)扭曲包括使所述對的第一位線(例如，bl'1,tp,b)在所述對的第二位線(例如，bl'1,tp,a)上方交叉。雖然圖4中不可見，但第一位線在與行和列大體上正交的方向上與第二位線間隔而與第二位線交叉，以便不會(huì)接觸第二位線。舉例來說，第一位線可在beol互連結(jié)構(gòu)的金屬2層中，且第二位線可在beol互連結(jié)構(gòu)的金屬0層中，同時(shí)第一和第二位線交叉。此外，在一些實(shí)施例中，使一對相鄰位線(例如，bl1,bt,a和bl1,bt,b)扭曲包括調(diào)換位線沿著其延伸的軸線。舉例來說，假定在扭曲單元(例如，扭曲單元408)之前，所述對的第一位線(例如，bl1,bt,a)沿著第一軸線橫向延伸，且所述對的第二位線(例如，bl1,bt,b)沿著平行于第一軸線的第二軸線橫向延伸。在扭曲單元之后，第一位線(例如，bl1,bt,a)可沿著第二軸線橫向延伸，且第二位線(例如，bl1,bt,b)可沿著第一軸線橫向延伸。

有利的是，頂部和底部扭曲單元402、403、404、405促進(jìn)頂部與底部位線118、120之間的低電容耦合，因?yàn)轫敳亢偷撞颗で鷨卧?02、403、404、405打破頂部和底部位線118、120的平行表面。這又產(chǎn)生cbl對(例如，bl1,tp,a/bl'1,tp,a)之間的高電容性匹配，以及高讀取和寫入時(shí)間和良好的信噪比容限。

頂部扭曲單元402、403包括相應(yīng)列的左側(cè)上的左上扭曲單元402和相應(yīng)列的右側(cè)上的右上扭曲單元403。在一些實(shí)施例中，頂部扭曲單元402、403包括針對每一列的一對頂部扭曲單元402a、403a，其中所述對包括左上扭曲單元402a和右上扭曲單元403a。類似地，底部扭曲單元404、405包括相應(yīng)列的左側(cè)上的左下扭曲單元404和相應(yīng)列的右側(cè)上的右下扭曲單元405。在一些實(shí)施例中，底部扭曲單元404、405包括針對每一列的一對底部扭曲單元404a、405a，其中所述對包括左下扭曲單元404a和右下扭曲單元405a。

在一些實(shí)施例中，扭曲單元對(例如，402a/403a或404a/405a)的左扭曲單元410使列的左側(cè)上相鄰的端口a和b位線(例如，bl1,tp,a和bl1,tp,b)扭曲。列的左側(cè)上相鄰的端口a和b位線對應(yīng)于頂部扭曲單元402、403的頂部位線118，且對應(yīng)于底部扭曲單元404、405的底部位線120。扭曲單元對的右扭曲單元412使所述列的右側(cè)上相鄰的且與所述列的左側(cè)上相鄰的端口a和b位線互補(bǔ)的端口a和b位線(例如，bl'1,tp,a和bl'1,tp,b)扭曲。類似于左扭曲單元410，所述列的右側(cè)上相鄰的端口a和b位線對應(yīng)于頂部扭曲單元402、403的頂部位線118，且對應(yīng)于底部扭曲單元404、405的底部位線120。

飛跨位線片段414在底部扭曲單元404、405中的每一者的相鄰位線(例如，bl'1,bt,a和bl'1,bt,b)之間橫向間隔。舉例來說，假定扭曲單元(例如，扭曲單元408)的第一位線(例如，bl1,bt,a)沿著第一軸線橫向延伸，且扭曲單元的第二位線(例如，bl1,bt,b)沿著平行于第一軸線的第二軸線橫向延伸。在此實(shí)例中，飛跨位線片段414可沿著平行于第一和第二軸線且在第一與第二軸線之間橫向間隔的第三軸線橫向延伸。在一些實(shí)施例中，雖然圖4中不可見，但飛跨位線片段414在大體上與存儲(chǔ)器單元陣列104的行和列正交的方向上與底部扭曲單元404、405進(jìn)一步間隔，使得飛跨位線片段414在底部扭曲單元404、405上方“飛跨”。

參考圖5a，提供圖4的dpsram裝置102的列內(nèi)的位線118'、120'的一些實(shí)施例的布局圖500a。如所說明，圖5a是圖2a的變體，其中頂部位線118'包括頂部存儲(chǔ)器單元子陣列108上方的頂部扭曲單元402'、403'，且其中底部位線120'包括底部存儲(chǔ)器單元子陣列110上方的底部扭曲單元404'、405'。頂部和底部扭曲單元402'、403'、404'、405'各自經(jīng)配置以扭曲一對相鄰位線(例如，blx,tp,a和blx,tp,b)，其包括端口a位線和相鄰于端口a位線的端口b位線。此外，頂部和底部扭曲單元402'、403'、404'、405'各自由下方交叉片段406a'和上方交叉片段406b'組成。下方交叉片段406a'是所述對相鄰位線中的第一位線(例如，bl'x,bt,b)在所述對相鄰位線中的第二位線(例如，bl'x,bt,a)下方交叉的片段，且上方交叉片段406b'是所述第二位線的在所述第一位線上方交叉的片段。

在一些實(shí)施例中，由頂部和底部扭曲單元402'、403'、404'、405'扭曲的每對相鄰位線(例如，bl'x,bt,a和bl'x,bt,b)在beol互連結(jié)構(gòu)的金屬0層中橫向地延伸到相應(yīng)扭曲單元(例如，扭曲單元501)。在所述扭曲單元處，相鄰位線分別交叉通過下方交叉片段(例如，下方交叉片段502)和上方交叉片段(例如，上方交叉片段503)。

舉例來說，相鄰位線(例如，bl'x,bt,a和bl'x,bt,b)通過第一通孔504從beol互連結(jié)構(gòu)的金屬0層逐步向上到金屬2層，且沿著金屬2層中的列橫向地延伸。相鄰位線中的第一位線(例如，bl'x,bt,a)在金屬2層中延伸超過所述相鄰位線中的第二位線(例如，bl'x,bt,b)，且相鄰位線隨后通過第二通孔506逐步下降到beol互連結(jié)構(gòu)的金屬1層。在金屬1層內(nèi)，第一位線(例如，bl'x,bt,a)朝向第二位線橫向地延伸，反之亦然。在朝向第一位線延伸之后，第二位線(例如，bl'x,bt,b)通過第三通孔508逐步向下到金屬0層且沿著金屬0層中的列延伸。另一方面，第一位線(例如，bl'x,bt,a)在朝向第二位線延伸之后通過第四通孔510逐步上升到金屬2層。此外，第一位線沿著金屬2層中的列橫向地延伸。隨后，第一位線通過第五通孔512逐步下降到金屬0層且沿著金屬0層中的列延伸。

雖然前述實(shí)例描述頂部和底部扭曲單元402'、403'、404'、405'的具體實(shí)施例，但應(yīng)理解頂部和底部扭曲單元402'、403'、404'、405'的其它實(shí)施例是適合的。舉例來說，鑒于在以上實(shí)例中相鄰位線分別在金屬0層和金屬2層中交叉，相鄰位線可在其它金屬層中交叉。

此外，在一些實(shí)施例中，底部扭曲單元404'、405'中的每一者具有在底部扭曲單元的相鄰位線(例如，bl'x,bt,a和bl'x,bt,b)之間橫向地隔開的飛跨位線片段122'(例如，bl'x,tp,b的飛跨位線片段)中的一者，和/或頂部和底部扭曲單元402'、403'、404'、405'中的每一者具有所述扭曲單元的相鄰位線(例如，blx,tp,a和blx,tp,b)之間橫向地隔開的vss線206中的一者。在一些實(shí)施例中，飛跨位線片段122'在beol互連結(jié)構(gòu)的金屬2層中橫向地延伸，以使得飛跨位線片段122'在底部扭曲單元404'、405'上方“飛跨”。此外，在一些實(shí)施例中，vss線206在beol互連結(jié)構(gòu)的金屬0層中橫向地延伸，以使得vss線206位于頂部和底部扭曲單元402'、403'、404'、405'之下和/或位于飛跨位線片段122'之下。替代地，在其它實(shí)施例中，飛跨位線片段122'在金屬0層中且vss線206在金屬2層中，以使得vss線206上覆于飛跨位線片段122'。

參考圖5b，提供圖5a的列內(nèi)的跨接單元126”的一些實(shí)施例的橫截面圖500b。橫截面圖500b可例如沿著圖5a中的線a-a'截取，且跨接單元126”表示圖5a的列內(nèi)的跨接單元126'。如所說明，圖5b是圖2b的變體，其中跨接單元126”經(jīng)配置以與圖5a的頂部和底部扭曲單元402'、403'、404'、405'集成。

參考圖5c，提供圖5a的列內(nèi)的底部扭曲單元405”的一些實(shí)施例的橫截面圖500c。底部扭曲單元405”通過省略飛跨位線片段122”'而表示圖5a的列內(nèi)的底部扭曲單元404'、405'中的每一者，以及圖5a的列內(nèi)的頂部扭曲單元402'、403'中的每一者。此外，橫截面圖500c可例如沿著圖5a中的線b-b'截取，其沿著底部扭曲單元405”的下方交叉片段406a”延伸。如所說明，beol互連結(jié)構(gòu)210的金屬層m0、m1、m2和通孔層v1、v2堆疊而界定底部扭曲單元405”。底部扭曲單元405”包括下方交叉片段406a”和上方交叉片段406b”。

下方交叉片段406a”是第一位線514(例如，圖5a的bl'x,bt,b)的部分，且上方交叉片段406b”是第二位線516(例如，圖5a的bl'x,bt,a)的部分。此外，下方交叉片段406a”和上方交叉片段406b”是由多個(gè)金屬線518是和通孔520組成。下方交叉片段406a”在第二位線516下方交叉，且上方交叉片段406b”在第一位線514上方交叉，以交叉第一位線514和第二位線516。此外，在一些實(shí)施例中，下方交叉片段406a”在vss線206”上方交叉和/或在飛跨位線片段122”'中的一者下方交叉。

在一些實(shí)施例中，下方交叉片段406a”通過跨越通孔1層(即，v1)和通孔2層(即，v2)的第一通孔504a'從金屬0層(即，m0)逐步上升到金屬2層(即，m2)，并且然后通過通孔2層中的第二通孔506a'逐步下降到金屬1層(即，m1)。在金屬1層處，下方交叉片段406a”在vss線206”上方和/或飛跨位線片段122”'中的所述一者下方交叉，然后通過通孔1層中的第三通孔508'逐步下降回到金屬0層。一旦下降回到金屬0層，下方交叉片段406a”便在上方交叉片段406b”下方經(jīng)過。更甚至在一些實(shí)施例中，上方交叉片段406b”通過通孔2層中的第四通孔506b'從金屬2層逐步下降到金屬1層。

參考圖5d，提供圖5a的列內(nèi)的底部扭曲單元404”的一些實(shí)施例的另一橫截面圖500d。底部扭曲單元404”通過省略飛跨位線片段122”而表示圖5a的列內(nèi)的底部扭曲單元404'、405'中的每一者，以及圖5a的列內(nèi)的頂部扭曲單元402'、403'中的每一者。此外，另一橫截面圖500d可例如沿著圖5a中的線c-c'截取，其沿著底部扭曲單元404”的上方交叉片段406b”'延伸。如所說明，beol互連結(jié)構(gòu)210的金屬層m0、m1、m2和通孔層v1、v2堆疊而界定底部扭曲單元404”。底部扭曲單元404”包括下方交叉片段406a”'和上方交叉片段406b”'。

下方交叉片段406a”'是第一位線514'(例如，圖5a的blx,bt,b)的部分，且上方交叉片段406b”'是第二位線516'(例如，圖5a的blx,bt,a)的部分。此外，下方交叉片段406a”'和上方交叉片段406b”'是由多個(gè)金屬線518'和通孔520'組成。下方交叉片段406a”'在第二位線516'下方交叉，且上方交叉片段406b”'在第一位線514'上方交叉，以交叉第一位線514'和第二位線516'。此外，在一些實(shí)施例中，上方交叉片段406b”'在vss線206'上方和/或飛跨位線片段122”中的一者下方交叉。

在一些實(shí)施例中，上方交叉片段406b”'通過跨越通孔1層(即，v1)和通孔2層(即，v2)的第一通孔504b”從金屬0層(即，m0)逐步上升到金屬2層(即，m2)，并且然后在下方交叉片段406a”'上方交叉。在下方交叉片段406a”'上方交叉之后，上方交叉片段406b”'通過通孔2層中的第二通孔506b”逐步下降到金屬1層(即，m1)。在金屬1層處，上方交叉片段406b”'在vss線206'上方和/或飛跨位線片段122”中的所述一者下方交叉，然后通過通孔2層中的第三通孔510'逐步上升回到金屬2層。一旦上升回到金屬2層，上方交叉片段406b”'便通過跨越通孔1層和通孔2層的第四通孔512'從金屬2層逐步下降到金屬0層。此外，在一些實(shí)施例中，下方交叉片段406a”'通過通孔1層中的第五通孔508”從金屬1層逐步下降到金屬0層。

參考圖6，提供圖1的dpsram裝置102的一些其它實(shí)施例的框圖600，其中i/o分布于dpsram裝置102的相對側(cè)之間。如所說明，dpsram裝置102包括一組頂部端口a位線118a、一組頂部端口b位線118b、一組底部端口a位線120a以及一組底部端口b位線120b。頂部端口a位線118a包括用于每一列的一對cbl(例如，blx,tp,a/bl'x,tp,a)，且頂部端口b位線118b包括用于每一列的一對cbl(例如，blx,tp,b/bl'x,tp,b)。類似地，底部端口a位線120a包括用于每一列的一對cbl(例如，blx,bt,a/bl'x,bt,a)，且底部端口b位線120b包括用于每一列的一對cbl(例如，blx,bt,b/bl'x,bt,b)。

底部端口a位線120a與底部存儲(chǔ)器單元子陣列110的在相應(yīng)列中的存儲(chǔ)器單元(例如，mc2,m+1或mcx,n)電耦合。此外，底部端口a位線120a各自包括端口a飛跨位線片段122a、端口a局部位線片段124a以及端口a跨接單元126a。端口a飛跨位線片段122a沿著相應(yīng)列從存儲(chǔ)器單元陣列104的第一側(cè)延伸，且終止于頂部和底部存儲(chǔ)器單元子陣列108、110之間。端口a局部位線片段124a從頂部和底部存儲(chǔ)器單元子陣列108、110之間沿著相應(yīng)列延伸到存儲(chǔ)器單元陣列104的與所述第一側(cè)相對的第二側(cè)。端口a跨接單元126a在頂部和底部存儲(chǔ)器單元子陣列108、110之間，且將端口a飛跨位線片段122a分別電耦合到端口a局部位線片段124a。

頂部端口b位線118b與頂部存儲(chǔ)器單元子陣列108的在相應(yīng)列中的存儲(chǔ)器單元(例如，mc2,1或mcx,m)電耦合。此外，頂部端口b位線118b各自包括端口b飛跨位線片段122b、端口b局部位線片段124b以及端口b跨接單元126b。端口b飛跨位線片段122b沿著相應(yīng)列從存儲(chǔ)器單元陣列104的第二側(cè)延伸，且終止于頂部和底部存儲(chǔ)器單元子陣列108、110之間。端口b局部位線片段124b從頂部和底部存儲(chǔ)器單元子陣列108、110之間沿著相應(yīng)列延伸到存儲(chǔ)器單元陣列104的所述第一側(cè)。端口b跨接單元126b在頂部和底部存儲(chǔ)器單元子陣列108、110之間，且將端口b飛跨位線片段122b分別電耦合到端口b局部位線片段124b。

頂部端口a位線118a沿著相應(yīng)列從存儲(chǔ)器單元陣列104的所述第一側(cè)橫向地延伸，且終止于行m與端口a跨接單元126a之間。類似地，底部端口b位線120b沿著相應(yīng)列從存儲(chǔ)器單元陣列104的所述第二側(cè)橫向地延伸，且終止于行m+1與端口b跨接單元126b之間。頂部端口a位線118a將頂部存儲(chǔ)器單元子陣列108的在相應(yīng)列中的存儲(chǔ)器單元(例如，mcx,1或mc2,m)電耦合，且底部端口b位線120b將底部存儲(chǔ)器單元子陣列110的在相應(yīng)列中的存儲(chǔ)器單元(例如，mcx,n或mc1,m+1)電耦合。

端口ai/o陣列130a在存儲(chǔ)器單元陣列104的所述第一側(cè)上且經(jīng)配置以使用頂部端口a位線118a和底部端口a位線120a以從由字線112存取的存儲(chǔ)器單元進(jìn)行讀取和/或?qū)ζ溥M(jìn)行寫入。在一些實(shí)施例中，端口ai/o陣列130a經(jīng)配置以將讀取數(shù)據(jù)分別輸出到存儲(chǔ)器單元陣列104的所述第一側(cè)上的端口a數(shù)據(jù)信號132a，和/或從端口a數(shù)據(jù)信號132a寫入數(shù)據(jù)。端口ai/o陣列130a分別通過端口a控制信號136a由控制器134控制，且包括多個(gè)端口ai/o單元138a。

端口bi/o陣列130b在存儲(chǔ)器單元陣列104的所述第二側(cè)上，且經(jīng)配置以使用頂部端口b位線118b和底部端口b位線120b以從由字線112存取的存儲(chǔ)器單元進(jìn)行讀取和/或?qū)ζ溥M(jìn)行寫入。在一些實(shí)施例中，端口bi/o陣列130b經(jīng)配置以將讀取數(shù)據(jù)輸出到存儲(chǔ)器單元陣列104的所述第二側(cè)上的端口b數(shù)據(jù)信號132b，和/或從端口b數(shù)據(jù)信號132b寫入數(shù)據(jù)。端口bi/o陣列130b通過端口b控制信號136b由控制器134控制，且包括多個(gè)端口bi/o單元138b。

端口a和bi/o單元138a、138b對應(yīng)于存儲(chǔ)器單元陣列104的列，且標(biāo)記為i/o<列>,<端口>。此外，端口a和bi/o單元138a、138b與對應(yīng)列的頂部和底部位線電耦合。舉例來說，端口ai/o單元138a與頂部端口a位線118a(例如，bl'x,tp,a)和底部端口a位線120a(例如，bl1,bt,a)電耦合，而端口bi/o單元138b與頂部端口b位線118b(例如，bl'2,tp,b)和底部端口b位線120b(例如，bl'x,bt,b)電耦合。端口a和bi/o單元138a、138b各自包括選擇電路140和讀取/寫入(r/w)電路142。

選擇電路140經(jīng)配置以選擇對應(yīng)于地址信號116上的y位地址的cbl對(例如，bl1,tp,a/bl'1,tp,a)。在一些實(shí)施例中，選擇電路140各自包括一對子陣列多路復(fù)用器144，其經(jīng)配置以在相應(yīng)頂部位線(即，頂部存儲(chǔ)器單元子陣列108的位線)與相應(yīng)底部位線(即，底部存儲(chǔ)器單元子陣列110的位線)之間進(jìn)行選擇。與圖1和4的實(shí)施例相比，有利地可省略端口多路復(fù)用器(例如，圖1和4的端口多路復(fù)用器146)，因?yàn)槊恳欢丝诰哂衖/o陣列。r/w電路142經(jīng)配置以基于分別用于端口的r/w信號148而從對應(yīng)于選定cbl對的所存取存儲(chǔ)器單元進(jìn)行讀取或?qū)ζ溥M(jìn)行寫入。此外，在一些實(shí)施例中，r/w電路142經(jīng)配置以將從所存取存儲(chǔ)器單元讀取的數(shù)據(jù)輸出到端口a和b數(shù)據(jù)信號132a、132b，和/或?qū)⒃诙丝赼和b數(shù)據(jù)信號132a、132b上輸入的數(shù)據(jù)寫入到所存取存儲(chǔ)器單元。

在一些實(shí)施例中，端口a數(shù)據(jù)信號132a通過端口a列解碼器150a傳遞到端口ai/o陣列130a，且端口b數(shù)據(jù)信號132b通過端口b列解碼器150b傳遞到端口bi/o陣列130b。端口a和b列解碼器150a、150b經(jīng)配置以將端口a和b數(shù)據(jù)信號132a、132b分別電耦合到對應(yīng)于y位地址的端口a和bi/o單元138a、138b。舉例來說，在端口a地址信號(即，addra)上的y位地址識別列1到x中的存儲(chǔ)器單元的情況下，端口a列解碼器150a可將端口a數(shù)據(jù)信號132a(即，dataa)上的位1到x分別傳遞到用于列1到x的端口ai/o單元(例如，i/o1,a到i/ox,a)。

參考圖7a，提供圖6的dpsram裝置102的列內(nèi)的位線118a'、118b'、120a'、120b'的一些實(shí)施例的布局圖700a。如所說明，圖7a是圖2a的變體，其中i/o分布于所述列的相對末端之間。舉例來說，端口ai/o在所述列的第一末端上，且端口bi/o在所述列的與所述第一末端相對的第二末端上。

底部端口a位線120a'(例如，blx,bt,a/bl'x,bt,a)從所述列的第一末端上的端口a子陣列多路復(fù)用器144a'沿著所述列橫向地延伸到所述列的第二末端。此外，底部端口a位線120a'各自包括端口a飛跨位線片段122a'、端口a局部位線片段124a'以及端口a跨接單元126a'。端口a飛跨位線片段122a'在頂部存儲(chǔ)器單元子陣列108上方延伸，且端口a局部位線片段124a'在底部存儲(chǔ)器單元子陣列110上方延伸以與底部存儲(chǔ)器單元子陣列110中的存儲(chǔ)器單元電耦合。

類似地，頂部端口b位線118b'(例如，blx,tp,b/bl'x,tp,b)從所述列的第二末端上的端口b子陣列多路復(fù)用器144b'沿著所述列橫向地延伸到第一末端。此外，頂部端口b位線118b'各自包括端口b飛跨位線片段122b'、端口b局部位線片段124b'以及端口b跨接單元126b'。端口b飛跨位線片段122b'在底部存儲(chǔ)器單元子陣列110上方延伸，且端口b局部位線片段124b'在頂部存儲(chǔ)器單元子陣列108上方延伸以與頂部存儲(chǔ)器單元子陣列108中的存儲(chǔ)器單元電耦合。

在一些實(shí)施例中，端口a和b飛跨位線片段122a'、122b'是與端口a和b局部位線片段124a'、124b'在beol互連結(jié)構(gòu)的同一金屬層中。舉例來說，端口a和b飛跨位線片段122a'、122b'以及端口a和b局部位線片段124a'、124b'可在金屬2層中。替代地，在其它實(shí)施例中，端口a和b飛跨位線片段122a'、122b'是與端口a和b局部位線片段124a'、124b'在beol互連結(jié)構(gòu)的不同金屬層中。舉例來說，端口a和b飛跨位線片段122a'、122b'可在金屬2層中，且端口a和b局部位線片段124a'、124b'可在金屬0層中。

端口a跨接單元126a'在頂部和底部存儲(chǔ)器單元子陣列108、110之間，且將端口a飛跨位線片段122a'分別電耦合到端口a局部位線片段124a'。類似地，端口b跨接單元126b'在頂部和底部存儲(chǔ)器單元子陣列108、110之間且將端口b飛跨位線片段122b'分別電耦合到端口a局部位線片段124b'。此外，端口a跨接單元126a'各自包括端口a過渡位線片段203a'，且端口b跨接單元126b'各自包括端口b過渡位線片段203b'。端口a和b過渡位線片段203a'、203b'通過第二通孔204電耦合到端口a和b飛跨位線片段122a'、122b'以及端口a和b局部位線片段124a'、124b'。在一些實(shí)施例中，端口a和b飛跨位線片段122a'、122b'在第一金屬層(例如，金屬2層)中，端口a和b局部位線片段124a'、124b'在第二金屬層(例如，金屬0層)中，且端口a和b過渡位線片段203a'、203b'在第一和第二金屬層之間的第三金屬層(例如，金屬1層)中。

頂部端口a位線118a'(例如，blx,tp,a/bl'x,tp,a)分別從端口a子陣列多路復(fù)用器144a'沿著所述列橫向地延伸，且終止于頂部和底部存儲(chǔ)器單元子陣列108、110之間。此外，頂部端口a位線118a'與頂部存儲(chǔ)器單元子陣列108中的存儲(chǔ)器單元106a'電耦合。類似地，底部端口b位線120b'(例如，blx,bt,b/bl'x,bt,b)分別從端口b子陣列多路復(fù)用器144b'沿著所述列橫向地延伸，且終止于頂部和底部存儲(chǔ)器單元子陣列108、110之間。此外，底部端口b位線120b'與底部存儲(chǔ)器單元子陣列110中的存儲(chǔ)器單元106b'電耦合。

在一些實(shí)施例中，頂部端口a位線118a'和底部端口b位線120b'與端口a和b局部位線片段124a'、124b'沿著beol互連結(jié)構(gòu)的同一金屬層延伸。此外，在一些實(shí)施例中，頂部端口a位線118a'和底部端口b位線120b'與端口a和b飛跨位線片段122a'、122b'沿著beol互連結(jié)構(gòu)的同一金屬層延伸。更甚至在一些實(shí)施例中，頂部端口a位線118a'和底部端口b位線120b'與端口a和b飛跨位線片段122a'、122b'和/或與端口a和b局部位線片段124a'、124b'沿著beol互連結(jié)構(gòu)的不同金屬層延伸。舉例來說，頂部端口a位線118a'和底部端口b位線120b'可與端口a和b局部位線片段124a'、124b'沿著金屬0層延伸，且端口a和b飛跨位線片段122a'、122b'可沿著金屬2層延伸。

布局圖700a還說明，一或多個(gè)vss線206從所述列的第一末端橫向地延伸到所述列的第二末端，且與所述列的存儲(chǔ)器單元106a'、106b'(例如，mcx,1到mcx,n)電耦合。在一些實(shí)施例中，vss線206在金屬0層中橫向地延伸和/或由端口a飛跨位線片段(例如，blx,bt,a和bl'x,bt,a的飛跨位線片段)重疊。替代地，在一些實(shí)施例中，vss線206在金屬2層中橫向地延伸和/或重疊端口a飛跨位線片段(例如，blx,bt,a和bl'x,bt,a的飛跨位線片段)。

參考圖7b，提供列圖7a內(nèi)的跨接單元126a”、126b”的一些實(shí)施例的橫截面圖700b。橫截面圖700b可例如沿著圖7a中的線a-a'截取，且跨接單元126a”、126b”表示圖7a的列內(nèi)的跨接單元126a'、126b'。

如所說明，金屬層m0、m1、m2和通孔層v1、v2界定底部端口a位線120a”和頂部端口b位線118b”。底部端口a位線120a”和頂部端口b位線118b”各自包括飛跨位線片段122a”、122b”、過渡位線片段203a'、203b'以及局部位線片段124a”、124b”。飛跨位線片段122a”、122b”在與局部位線片段124a”、124b”不同的金屬層中，且過渡位線片段203a'、203b'在不同金屬層之間的金屬層中。舉例來說，飛跨位線片段122a”、122b”可在金屬2層(即，m2)中，過渡位線片段203a'、203b'可在金屬1層(即，m1)中，且局部位線片段124a”、124b”可在金屬0層(即，m0)中。此外，底部端口a位線120a”和頂部端口b位線118b”各自包括第一通孔204a'和第二通孔204b'。第一通孔204a'例如在通孔1層(即，v1)中將局部位線片段124a”、124b”電耦合到過渡位線片段203a'、203b'。第二通孔204b'例如在通孔2層(即，v2)中將過渡位線片段203a'、203b'電耦合到飛跨位線片段122a”、122b”。

參考圖8，提供圖6的dpsram裝置102的一些其它實(shí)施例的框圖800。如所說明，用于端口a和端口b的i/o相對于圖6顛倒。此外，頂部位線118a、118b分別包括行1與行m之間的頂部扭曲單元402、403，且底部位線120a、120b分別包括行m+1與行n之間的底部扭曲單元404、405。頂部和底部扭曲單元402、403、404、405各自經(jīng)配置以扭曲一對相鄰位線且各自由一對交叉片段406組成。此外，頂部和底部扭曲單元402、403、404、405如關(guān)于圖4描述而配置。在一些實(shí)施例中，頂部扭曲單元402、403中的每一者具有在頂部扭曲單元的相鄰位線之間橫向地隔開的端口b飛跨位線片段122b(例如，bl'x,bt,b的飛跨位線片段)中的一者，和/或底部扭曲單元404、405中的每一者具有在底部扭曲單元的相鄰位線之間橫向地隔開的端口a飛跨位線片段122a(例如，bl1,bt,a的飛跨位線片段)中的一者。

參考圖9a，提供圖8的dpsram裝置102的列內(nèi)的位線118a'、118b'、120a'、120b'的一些實(shí)施例的布局圖900a。如所說明，圖9a是圖7a的變體，其中用于端口a和端口b的i/o顛倒。此外，頂部位線118a'、118b'包括頂部存儲(chǔ)器單元子陣列108上方的頂部扭曲單元402'、403'，且底部位線120a'、120b'包括底部存儲(chǔ)器單元子陣列110上方的底部扭曲單元404'、405'。頂部和底部扭曲單元402'、403'、404'、405'各自經(jīng)配置以扭曲相應(yīng)對的相鄰位線，且各自由下方交叉片段406a'和上方交叉片段406b'組成。此外，頂部和底部扭曲單元402'、403'、404'、405'如圖5a中描述而配置。

在一些實(shí)施例中，頂部扭曲單元402'、403'中的每一者具有在頂部扭曲單元的相鄰位線(例如，bl'x,tp,a/bl'x,tp,b)之間橫向地隔開的端口b飛跨位線片段122b'(例如，bl'x,bt,b的飛跨位線片段)中的一者，和/或底部扭曲單元404'、405'中的每一者具有在底部扭曲單元的相鄰位線(例如，bl'x,bt,a和bl'x,bt,b)之間橫向地隔開的端口a飛跨位線片段122a'(例如，bl'x,tp,a的飛跨位線片段)中的一者。此外，在一些實(shí)施例中，頂部和底部扭曲單元402'、403'、404'、405'中的每一者具有在扭曲單元的相鄰位線(例如，bl'x,bt,a和bl'x,bt,b)之間橫向地隔開的vss線206中的一者。

參考圖9b，提供圖9a的列內(nèi)的跨接單元126a”、126b”的一些實(shí)施例的橫截面圖900b。橫截面圖900b可例如沿著圖9a中的線a-a'截取，且跨接單元126a”、126b”表示圖9a的列內(nèi)的跨接單元126a'、126b'。如所說明，圖9b是圖7b的變體，其中端口a跨接單元126a”沿著頂部端口a位線118a”布置，且其中端口b跨接單元126b”沿著底部端口b位線120b”布置，以便與圖9a的頂部和底部扭曲單元402'、403'、404'、405'集成。

參考圖9c，提供圖9a的列內(nèi)的底部扭曲單元405”的一些實(shí)施例的橫截面圖900c。底部扭曲單元405”表示圖9a的列內(nèi)的底部扭曲單元404'、405'中的每一者，以及圖9a的列內(nèi)的頂部扭曲單元402'、403'中的每一者。此外，橫截面圖900c可例如沿著圖9a中的線b-b'截取，其沿著底部扭曲單元404”的下方交叉片段406a”延伸。如所說明，圖9c是圖5c的變體，其中底部扭曲單元405”已經(jīng)修改以適應(yīng)分別在所述列的相對側(cè)上的端口a和bi/o。與圖5c的實(shí)施例相比，圖9c的實(shí)施例具有單個(gè)飛跨位線片段122a”'。

參考圖9d，提供圖9a的列內(nèi)的底部扭曲單元404”的一些實(shí)施例的另一橫截面圖900d。底部扭曲單元404”表示圖9a的列內(nèi)的底部扭曲單元404'、405'中的每一者，以及圖9a的列內(nèi)的頂部扭曲單元402'、403'中的每一者。此外，橫截面圖900d可例如沿著圖9a中的線c-c'截取，其沿著底部扭曲單元404”的上方交叉片段406b”'延伸。如所說明，圖9d是圖5d的變體，其中底部扭曲單元404”已經(jīng)修改以適應(yīng)分別在所述列的相對側(cè)上的端口a和bi/o。與圖5d的實(shí)施例相比，圖9d的實(shí)施例具有單個(gè)飛跨位線片段122a”。

參考圖10a，提供多組dpsram裝置1002的一些實(shí)施例的框圖1000a。如所說明，多組dpsram裝置1002包括l個(gè)存儲(chǔ)器組1004，其中l(wèi)是大于0的整數(shù)。l個(gè)存儲(chǔ)器組1004是存儲(chǔ)器單元陣列，其各自具有n行存儲(chǔ)器單元和x列存儲(chǔ)器單元。n和x是大于零的整數(shù)且可例如跨越l個(gè)存儲(chǔ)器組1004為相同的。此外，l個(gè)存儲(chǔ)器組1004各自具有與圖1或4的存儲(chǔ)器單元陣列104相同的存儲(chǔ)器單元和位線的配置。

l個(gè)存儲(chǔ)器組1004各自包括頂部存儲(chǔ)器單元子陣列1006、底部存儲(chǔ)器單元子陣列1008以及跨接單元1010。此外，在一些實(shí)施例中，l個(gè)存儲(chǔ)器組1004各自包括頂部扭曲單元1012和底部扭曲單元1014。頂部和底部存儲(chǔ)器單元子陣列1006、1008以與圖1或4中的頂部和底部存儲(chǔ)器單元子陣列108、110相同的方式配置。因此，頂部存儲(chǔ)器單元子陣列1006適應(yīng)l個(gè)存儲(chǔ)器組1004的行1到m中的存儲(chǔ)器單元，且底部存儲(chǔ)器單元子陣列1006適應(yīng)l個(gè)存儲(chǔ)器組1004的行m+1到n中的存儲(chǔ)器單元，其中m是大于零且小于n的整數(shù)。

跨接單元1010在頂部和底部存儲(chǔ)器單元子陣列1006、1008之間，且可例如與圖1或4的跨接單元126以相同方式配置。頂部扭曲單元1012在頂部存儲(chǔ)器單元子陣列1006中，且可例如與圖4的頂部扭曲單元402、403以相同方式配置。底部扭曲單元1014在底部存儲(chǔ)器單元子陣列1008中，且可例如與圖4的底部扭曲單元404、405以相同方式配置。

有利的是，由于l個(gè)存儲(chǔ)器組1004各自具有與圖1或4的存儲(chǔ)器單元陣列104相同的存儲(chǔ)器單元和位線的配置，因此多組dpsram裝置1002使用單獨(dú)位線用于頂部存儲(chǔ)器單元子陣列1006且和底部存儲(chǔ)器單元子陣列1008。這導(dǎo)致位線上的低負(fù)載，使得l個(gè)存儲(chǔ)器組1004可較大。此外，大的存儲(chǔ)器組允許多組dpsram裝置1002具有小面積(例如，小占據(jù)面積)。即，對于給定存儲(chǔ)器大小，幾個(gè)大存儲(chǔ)器組使用比許多小存儲(chǔ)器組少的面積。

一組字線1016由l個(gè)存儲(chǔ)器組1004共享且促進(jìn)以逐行基礎(chǔ)對l個(gè)存儲(chǔ)器組1004的存儲(chǔ)器單元的存取。字線1016包括用于每一行的端口a字線(例如，wl1,a)和用于每一行的端口b字線(例如，wl1,b)。此外，字線1016從行解碼器1018沿著相應(yīng)行橫向地延伸以與l個(gè)存儲(chǔ)器組1004中的每一者的相應(yīng)行中的存儲(chǔ)器單元電耦合。行解碼器1018經(jīng)配置以基于分別用于端口a和端口b的地址信號1020選擇性啟用字線1016。地址信號116載運(yùn)相應(yīng)y位地址，其中y是大于零的整數(shù)。

對應(yīng)于l個(gè)存儲(chǔ)器組1004的多個(gè)i/o陣列1022經(jīng)配置以使用l個(gè)存儲(chǔ)器組1004的位線來從由字線1016和行解碼器1018存取的存儲(chǔ)器單元進(jìn)行讀取和/或?qū)ζ溥M(jìn)行寫入。此外，i/o陣列1022經(jīng)配置以將從所存取存儲(chǔ)器單元讀取的數(shù)據(jù)輸出到分別用于端口a和端口b的數(shù)據(jù)信號1024，和/或?qū)⒃跀?shù)據(jù)信號1024上輸入的數(shù)據(jù)寫入到所存取存儲(chǔ)器單元。數(shù)據(jù)信號1024載運(yùn)z位數(shù)據(jù)值，其中z是大于零的整數(shù)。i/o陣列1022由i/o單元(未圖示)組成且各自被配置為圖1或4的i/o陣列130。

在一些實(shí)施例中，數(shù)據(jù)信號1024通過列解碼器1026傳遞到i/o陣列1022。列解碼器1026經(jīng)配置以將數(shù)據(jù)信號1024電耦合到對應(yīng)于y位地址的i/o單元。舉例來說，端口的y位地址(例如，addra上)可識別跨越一系列z個(gè)存儲(chǔ)器組(例如，存儲(chǔ)器組1到z)散布的z個(gè)存儲(chǔ)器單元，其中所述存儲(chǔ)器單元在對應(yīng)存儲(chǔ)器組中處于同一行和同一列。在此實(shí)例中，列解碼器1026將用于端口的數(shù)據(jù)信號(例如，dataa)的位1到z電耦合到用于z個(gè)存儲(chǔ)器單元的i/o單元。

控制器1028經(jīng)配置以控制i/o陣列1022并且在一些實(shí)施例中控制行解碼器1018和/或列解碼器1026，以在端口a和端口b上執(zhí)行讀取和/或?qū)懭氩僮?。此控制是基于分別用于端口a和端口b的r/w信號1030，以及地址信號1020。舉例來說，可通過端口a字線(例如，wlm,a)存取對應(yīng)于端口ay位地址的一行存儲(chǔ)器單元。隨后，可選擇對應(yīng)于端口ay位地址的端口a位線(未圖示)，且可關(guān)于選定位線執(zhí)行讀取或?qū)懭氩僮?。此讀取或?qū)懭氩僮骺扇Q于端口ar/w信號(例如，r/wa)是否識別讀取操作或?qū)懭氩僮鞫兓?/p>

參考圖10b，提供圖10a的多組dpsram裝置1002的一些其它實(shí)施例的框圖1000b。如所說明，i/o分布于多組dpsram裝置1002的相對側(cè)之間，使得l個(gè)存儲(chǔ)器組1004各自具有與圖6或8的存儲(chǔ)器單元陣列104相同的存儲(chǔ)器單元(未圖示)和位線(未圖示)的配置。此外，跨接單元1010可例如經(jīng)配置為圖6或8的跨接單元126a、126b。更甚至在關(guān)于頂部和底部扭曲單元1012、1014的實(shí)施方式中，頂部扭曲單元1012可例如經(jīng)配置為圖8的頂部扭曲單元402、403且底部扭曲單元1014可例如經(jīng)配置為圖8的底部扭曲單元404、405。

多個(gè)端口ai/o陣列1022a布置于多組dpsram裝置1002的第一側(cè)上，且多個(gè)端口bi/o陣列1022b布置于多組dpsram裝置1002的與所述第一側(cè)相對的第二側(cè)上。在一些實(shí)施例中，端口ai/o陣列1022a相鄰于頂部存儲(chǔ)器單元子陣列1006，且端口bi/o陣列1022b相鄰于底部存儲(chǔ)器單元子陣列1008。在其它實(shí)施例中，端口ai/o陣列1022a相鄰于底部存儲(chǔ)器單元子陣列1008，且端口bi/o陣列1022b相鄰于頂部存儲(chǔ)器單元子陣列1006。端口a和bi/o陣列1022a、1022b具有與圖6或8的i/o陣列130a、130b相同的配置。此外，在一些實(shí)施例中，端口a列解碼器1026a經(jīng)配置以將端口a數(shù)據(jù)信號1024a電耦合到端口ai/o陣列1022a，和/或端口b列解碼器1026b經(jīng)配置以將端口b數(shù)據(jù)信號1024b電耦合到端口bi/o陣列1022b。

參考圖11，提供用于以飛跨和/或扭曲位線架構(gòu)讀取和/或?qū)懭霐?shù)據(jù)的方法的一些實(shí)施例的流程圖1100。

在1102，提供存儲(chǔ)器裝置。所述存儲(chǔ)器裝置具有劃分成頂部存儲(chǔ)器單元子陣列和底部存儲(chǔ)器單元子陣列的存儲(chǔ)器單元陣列。此外，所述存儲(chǔ)器裝置具有用于頂部存儲(chǔ)器單元子陣列的第一組位線以及用于底部存儲(chǔ)器單元的第二組位線。所述第一組位線包括用于存儲(chǔ)器單元陣列的每一列的端口acbl對，以及用于存儲(chǔ)器單元陣列的每一列的端口bcbl對。類似地，第二組位線包括用于存儲(chǔ)器單元陣列的每一列的端口acbl對，以及用于存儲(chǔ)器單元陣列的每一列的端口bcbl對。

在1104，在端口a或b上提供地址信號和讀取/寫入信號。所述地址信號載運(yùn)識別所述存儲(chǔ)器裝置的存儲(chǔ)器單元的地址。在一些實(shí)施例中，所述地址還識別所述存儲(chǔ)器裝置的一或多個(gè)其它存儲(chǔ)器單元。所述讀取/寫入信號識別是執(zhí)行讀取還是寫入操作。

在1106，基于所述地址做出關(guān)于存儲(chǔ)器單元是在頂部存儲(chǔ)器單元子陣列還是底部存儲(chǔ)器單元子陣列中的確定。如果存儲(chǔ)器單元在頂部存儲(chǔ)器單元子陣列中，那么在1108從第一組位線選擇對應(yīng)于所述存儲(chǔ)器單元的一對cbl。如果存儲(chǔ)器單元在底部存儲(chǔ)器單元子陣列中，那么在1110從底部存儲(chǔ)器單元子陣列選擇對應(yīng)于所述存儲(chǔ)器單元的cbl對。在任一情況下，所述選擇還考慮了在其上提供地址的端口。因此，選定cbl對是當(dāng)在端口a上提供地址時(shí)的端口acbl對，且是當(dāng)在端口b上提供地址時(shí)的端口bcbl對。

在1112，啟用所述存儲(chǔ)器裝置的字線以存取對應(yīng)于所述存儲(chǔ)器單元的存儲(chǔ)器單元陣列的行。所述字線當(dāng)在端口a上提供地址時(shí)是端口a字線，且當(dāng)在端口b上提供地址時(shí)是端口b字線。

在1114，做出關(guān)于是對存儲(chǔ)器單元進(jìn)行讀取還是寫入的確定。所述確定是基于讀取/寫入信號而做出。如果做出讀取確定，那么在1116感測通過存儲(chǔ)器單元建立于選定cbl對上的差分偏置以從存儲(chǔ)器單元讀取數(shù)據(jù)。如果做出寫入確定，那么在1118將差分偏置施加于選定位線以將數(shù)據(jù)寫入到存儲(chǔ)器單元。

雖然流程圖1100在本文中經(jīng)說明且描述為一系列動(dòng)作或事件，但應(yīng)了解不應(yīng)以限制意義來解譯此類動(dòng)作或事件的所說明的排序。舉例來說，除本文中所說明和/或所描述的動(dòng)作或事件之外，一些動(dòng)作可與其它動(dòng)作或事件以不同次序及/或同時(shí)出現(xiàn)。此外，并非需要所有所說明的動(dòng)作來實(shí)施本文中的描述的一或多個(gè)方面或?qū)嵤├铱稍谝换蚨鄠€(gè)單獨(dú)動(dòng)作及/或階段中執(zhí)行本文中所描繪的動(dòng)作中的一或多者。

鑒于前述，本申請案的一些實(shí)施例提供半導(dǎo)體存儲(chǔ)器裝置。存儲(chǔ)器單元陣列以行和列布置。所述陣列包含第一存儲(chǔ)器單元子陣列和第二存儲(chǔ)器單元子陣列。第一對cbl沿著陣列的列從陣列的第一側(cè)延伸，且終止于第一和第二子陣列之間。第一對cbl電耦合到所述列中的第一子陣列的存儲(chǔ)器單元。第二對cbl從所述陣列的第一側(cè)沿著所述列延伸到所述陣列的第二側(cè)。第二對cbl電耦合到所述列中的第二子陣列的存儲(chǔ)器單元。第二對cbl中的cbl在第一和第二子陣列之間具有階梯式輪廓。第三對cbl和第四對cbl沿著所述列延伸。第三和第四對cbl分別電耦合到所述列中的第一子陣列的存儲(chǔ)器單元和所述列中的第二子陣列的存儲(chǔ)器單元。

此外，本申請案的其它實(shí)施例提供另一半導(dǎo)體存儲(chǔ)器裝置。存儲(chǔ)器單元陣列以行和列布置。所述陣列包含第一存儲(chǔ)器單元子陣列和第二存儲(chǔ)器單元子陣列。第一對cbl沿著所述陣列的列從陣列的第一側(cè)延伸，且終止于第一和第二子陣列之間。第一對cbl電耦合到所述列中的第一子陣列的存儲(chǔ)器單元。第二對cbl從所述陣列的第一側(cè)沿著所述列延伸到所述陣列的第二側(cè)。第二對cbl電耦合到所述列中的第二子陣列的存儲(chǔ)器單元。第三對cbl和第四對cbl沿著所述列延伸。第三和第四對cbl分別電耦合到所述列中的第一子陣列的存儲(chǔ)器單元和所述列中的第二子陣列的存儲(chǔ)器單元。扭曲單元經(jīng)配置以分別從沿著所述列延伸的兩對cbl扭曲一對相鄰位線。所述兩對cbl對應(yīng)于第一、第二、第三和第四對cbl中的兩者。

再進(jìn)一步，本申請案的其它實(shí)施例提供又一半導(dǎo)體存儲(chǔ)器裝置。存儲(chǔ)器單元陣列以行和列布置。所述陣列包含第一存儲(chǔ)器單元子陣列和第二存儲(chǔ)器單元子陣列。第一對cbl沿著所述陣列的列從陣列的第一側(cè)延伸，且終止于第一和第二子陣列之間。第一對cbl電耦合到所述列中的第一子陣列的存儲(chǔ)器單元。第二對cbl從所述陣列的第一側(cè)沿著所述列延伸到所述陣列的第二側(cè)。第二對cbl電耦合到所述列中的第二子陣列的存儲(chǔ)器單元。第二對cbl中的cbl在第一和第二子陣列之間具有階梯式輪廓。第三對cbl和第四對cbl沿著所述列延伸。第三和第四對cbl分別電耦合到第一子陣列的存儲(chǔ)器單元和第二子陣列的存儲(chǔ)器單元。第三或第四對cbl中的cbl在第一和第二子陣列之間具有階梯式輪廓。扭曲單元經(jīng)配置以分別扭曲一對相鄰位線。所述相鄰位線分別來自沿著所述列延伸的兩對cbl，且所述兩對cbl對應(yīng)于第一、第二、第三和第四對cbl中的兩者。

前文概述若干實(shí)施例的特征，以使得所屬領(lǐng)域的技術(shù)人員可更好地理解本發(fā)明實(shí)施例的各方面。所屬領(lǐng)域技術(shù)人員應(yīng)理解，他們可以容易地將本發(fā)明實(shí)施例用作用于設(shè)計(jì)或修改用于實(shí)現(xiàn)本文中所引入的實(shí)施例的相同目的和/或?qū)崿F(xiàn)相同優(yōu)點(diǎn)的其它過程和結(jié)構(gòu)的基礎(chǔ)。所屬領(lǐng)域的技術(shù)人員還應(yīng)認(rèn)識到，此類等效構(gòu)造并不脫離本發(fā)明實(shí)施例的精神和范圍，且其可在不脫離本發(fā)明實(shí)施例的精神和范圍的情況下在本文中進(jìn)行各種改變、替代和更改。