本發(fā)明的實(shí)施例總體涉及半導(dǎo)體領(lǐng)域，更具體地，涉及存儲電路及其寫入方法。

背景技術(shù)：

半導(dǎo)體集成電路(ic)工業(yè)制造出各種各樣的數(shù)字器件來解決多個不同領(lǐng)域的問題。這些數(shù)字器件中的一些被電性配置為用于存儲數(shù)據(jù)的靜態(tài)隨機(jī)存取存儲器(sram)單元。在寫操作的一些應(yīng)用中，設(shè)置數(shù)據(jù)線以承載對應(yīng)于第一邏輯值的電壓電平。然后數(shù)據(jù)線通過傳輸門器件連接至sram單元。當(dāng)傳輸門器件將sram單元的數(shù)據(jù)節(jié)點(diǎn)拉至第一邏輯值時，sram單元的拉動器件還將該數(shù)據(jù)節(jié)點(diǎn)拉至對應(yīng)于第二邏輯值的電壓電平。在一些實(shí)施例中，由于在ic已經(jīng)變得更小、更復(fù)雜，電路設(shè)計者面臨更高的sram密度與各種拉動器件之間的拉動能力的適當(dāng)平衡的折衷。然而，電路設(shè)計者考慮的拉動能力的平衡受制造工藝變化的影響。

技術(shù)實(shí)現(xiàn)要素：

根據(jù)本發(fā)明的一個方面，提供了一種存儲電路，包括：第一存儲單元列，沿第一方向布置，所述第一存儲單元列的每一個存儲單元均包括電源電壓線段；第一電源電壓線，在所述存儲電路的第一導(dǎo)電層中沿所述第一方向延伸，所述第一電源電壓線至少由所述第一存儲單元列的所述電源電壓線段組成；第二電源電壓線；第一電阻器件，將所述第一電源電壓線和所述第二電源電壓線電連接；以及電壓源，通過一條或多條導(dǎo)電路徑與所述第一電源電壓線電連接，并且所述第二電源電壓線和所述第一電阻器件在所述一條或多條導(dǎo)電路徑的最小電阻路徑中。

根據(jù)本發(fā)明的另一方面，提供了一種存儲電路，包括：第一存儲單元列，沿第一方向布置，所述第一存儲單元列的每一個存儲單元均包括電源電壓線段；第一電源電壓線，在所述存儲電路的第一導(dǎo)電層中沿所述第一方向延伸，所述第一電源電壓線至少由所述第一存儲單元列的所述電源電壓線段組成；第二電源電壓線，在所述存儲電路的第二導(dǎo)電層中沿第二方向延伸，所述第二方向不同于所述第一方向；以及第一電阻器件，在所述存儲電路的通孔層中，并且電連接所述第一電源電壓線和所述第二電源電壓線，所述第二電源電壓線通過一條或多條導(dǎo)電路徑與所述第一電源電壓線電連接，所述第一電阻器件在所述一條或多條導(dǎo)電路徑的最小電阻路徑中，所述第一電阻器件的電阻值大于在所述存儲電路的所述通孔層的通孔插塞的電阻值。

根據(jù)本發(fā)明的又一方面，提供了一種存儲單元的寫入方法，包括：使所述存儲單元的拉動器件響應(yīng)于所述存儲單元的第二數(shù)據(jù)節(jié)點(diǎn)處的電壓電平，將所述存儲單元的第一數(shù)據(jù)節(jié)點(diǎn)處的電壓電平拉至第一電源電壓電平；使存儲單元的傳輸門響應(yīng)于字線信號，將所述存儲單元的所述第一數(shù)據(jù)節(jié)點(diǎn)處的電壓電平拉至第二電源電壓電平，所述第二電源電壓電平與所述第一電源電壓電平不同；以及通過電阻器件限制所述拉動器件的驅(qū)動能力，所述電阻器件電連接在所述拉動器件和電壓源之間，所述電壓源被配置為提供第一電源電壓，所述第一電源電壓具有第一電源電壓電平。

附圖說明

在閱讀附圖時，本發(fā)明的各個方面可從下列詳細(xì)描述獲得最深入理解。應(yīng)當(dāng)注意，根據(jù)工業(yè)中的標(biāo)準(zhǔn)實(shí)踐，各個部件并非按比例繪制。事實(shí)上，為了清楚討論，各個部件的尺寸可以任意增大或減小。

圖1是根據(jù)一些實(shí)施例的靜態(tài)隨機(jī)存取存儲器(sram)的示意性電路圖。

圖2是根據(jù)一些實(shí)施例的存儲電路的包括一列sram存儲單元的部分的示意性電路圖。

圖3a和3b是根據(jù)一些實(shí)施例的對應(yīng)于圖2中存儲電路的各種存儲電路的電源線的頂視圖。

圖4是根據(jù)一些實(shí)施例的另一存儲電路的包括一列sram存儲單元的部分的示意性電路圖。

圖5a和5b是根據(jù)一些實(shí)施例的對應(yīng)于圖4中存儲電路的各種存儲電路的電源線的頂視圖。

圖6是根據(jù)一些實(shí)施例的存儲電路的包括一列sram存儲單元的部分與讀/寫電路的部分的示意性電路圖。

圖7是根據(jù)一些實(shí)施例的對應(yīng)于圖6中存儲電路的存儲電路的電源線的頂視圖。

圖8是根據(jù)一些實(shí)施例的另一存儲電路的包括一列sram存儲單元的部分與讀/寫電路的部分的示意性電路圖。

圖9是根據(jù)一些實(shí)施例的對應(yīng)于圖8中存儲電路的存儲電路的電源線的頂視圖。

圖10是根據(jù)一些實(shí)施例的寫入存儲單元的方法的流程圖。

具體實(shí)施方式

以下公開內(nèi)容提供了許多不同實(shí)施例或?qū)嵗糜趯?shí)現(xiàn)本發(fā)明的不同特征。以下描述組件和布置的具體實(shí)例以簡化本發(fā)明。當(dāng)然，這些僅僅是實(shí)例而不旨在限制。例如，在下面的描述中第一部件在第二部件上方或者在第二部件上的形成可以包括第一部件和第二部件以直接接觸方式形成的實(shí)施例，也可以包括額外的部件可以形成在第一和第二部件之間，使得第一部件和第二部件可以不直接接觸的實(shí)施例。此外，本發(fā)明在各實(shí)例中可重復(fù)參考標(biāo)號和/或字符。這種重復(fù)僅是為了簡明和清楚，其自身并不表示所論述的各個實(shí)施例和/或配置之間的關(guān)系。

此外，為了便于描述，在此可使用諸如“在...之下”、“在...下面”、“下面的”、“在...上面”、以及“上面的”以及諸如此類的空間關(guān)系術(shù)語，以描述如圖中所示的一個元件或部件與另一元件(多個元件)或部件(多個部件)的關(guān)系?？臻g相對術(shù)語旨在包括除了附圖中所示的方位之外，在使用中或操作中的器件的不同方位。裝置可以其他方式定向(旋轉(zhuǎn)90度或在其他方位上)，本文使用的空間相對描述符可同樣地作相應(yīng)解釋。

根據(jù)一些實(shí)施例，電阻器件設(shè)置在存儲單元的電源電壓線和電壓源之間。電壓源被配置成提供具有供給電壓電平的電源電壓。電阻器件可用于限制存儲單元的拉動器件的驅(qū)動能力，該拉動器件被設(shè)置為將存儲單元的數(shù)據(jù)節(jié)點(diǎn)拉到供給電壓電平。在一些實(shí)施例中，拉動器件的減小的驅(qū)動能力有助于降低足以使得存儲單元正常工作的電源電壓的最小操作電壓電平。

圖1是根據(jù)一些實(shí)施例的靜態(tài)隨機(jī)存取存儲器(sram)單元100的示意性電路圖。在一些實(shí)施例中，多個存儲單元100布置為成行成列的存儲陣列。在圖1的存儲單元100基礎(chǔ)上結(jié)合圖2至圖10，示出了關(guān)于將電阻器件結(jié)合至存儲電路的多個實(shí)施例。

sram單元100包括兩個p型金屬氧化物半導(dǎo)體(pmos)晶體管p1和p2，以及四個n型金屬氧化物半導(dǎo)體(nmos)晶體管n1、n2、n3和n4。晶體管p1、p2、n1和n2形成交叉鎖存或交叉連接的反相器。晶體管p1和n1形成第一反相器112，并且晶體管p2和n2形成第二反相器114。晶體管p1和n1的漏極連接在一起并且形成節(jié)點(diǎn)nd。晶體管p2和n2的漏極連接在一起并且形成節(jié)點(diǎn)ndb。晶體管p1和n1的柵極連接在一起并且連接至晶體管p2和n2的漏極。晶體管p2和n2的柵極連接在一起并且連接至晶體管p1和n1的漏極。

晶體管p1和p2的源極連接至第一電源電壓節(jié)點(diǎn)120。晶體管p1和p2被配置為將在節(jié)點(diǎn)nd或ndb上的電壓電平拉向第一電源電平節(jié)點(diǎn)120的電壓電平的拉動器件。晶體管n1和n2的源極連接至第二電源電壓節(jié)點(diǎn)130。晶體管n1和n2被配置為將節(jié)點(diǎn)nd或ndb上的電壓電平拉向第二電源電平節(jié)點(diǎn)130的電壓電平的拉動器件。在一些實(shí)施例中，第一電源電壓節(jié)點(diǎn)120被配置為接收具有第一電源電壓電平的第一電源電壓。在一些實(shí)施例中，第一電源電壓電平也被稱為vdd或vcc。在一些實(shí)施例中，第一電源電壓電平對應(yīng)于邏輯高值。在一些實(shí)施例中，第二電源電壓節(jié)點(diǎn)130被配置為接收具有第二電源電壓電平的第二電源電壓。在一些實(shí)施例中，第二電源電壓電平也被稱為vss或gnd。在一些實(shí)施例中，第二電源電壓電平低于第一電源電壓電平并且對應(yīng)于邏輯低值。

晶體管n3和晶體管n4也稱為傳輸門器件。晶體管n3和n4的漏極分別連接至一對位線：bl和blb。晶體管n3和n4的源極分別連接至節(jié)點(diǎn)nd和ndb。在一些實(shí)施例中，位線bl和blb連接至一列sram單元的所有晶體管(對應(yīng)于sram單元100中的晶體管n3和n4)的漏極。位線bl和blb的每一個也稱為數(shù)據(jù)線，因?yàn)槲痪€bl和blb承載的電壓電平對應(yīng)于從節(jié)點(diǎn)nd和ndb讀出或?qū)懭氲臄?shù)據(jù)。

字線wl與晶體管n3和n4的柵極連接。在一些實(shí)施例中，字線wl與一行sram單元中的所有晶體管(對應(yīng)于sram單元100中的晶體管n3和n4)的柵極連接。字線wl也被稱為控制線，因?yàn)樽志€wl上的信號控制晶體管n3和n4的導(dǎo)通或截止?fàn)顟B(tài)。

在一些實(shí)施例中，在sram單元100的讀操作中，位線bl和blb被預(yù)充電至第一電壓電平vdd或vcc。然后，激活字線wl以導(dǎo)通晶體管n3和n4。在晶體管n3和n4導(dǎo)通之后，晶體管n1和n2的一個基于節(jié)點(diǎn)nd或ndb的電壓電平開始將位線bl和blb中相應(yīng)的位線拉至第二電源電壓電平vss或gnd。

在一些實(shí)施例中，在sram單元100的寫操作中，將對應(yīng)于要寫至存儲單元100的數(shù)據(jù)的電壓電平施加至位線bl和blb。然后激活字線wl以導(dǎo)通晶體管n3和n4。在晶體管n3和n4導(dǎo)通之后，晶體管n3和晶體管n4中的一個充當(dāng)拉動器件，以基于位線bl或blb的電壓電平將節(jié)點(diǎn)nd和ndb中相應(yīng)的節(jié)點(diǎn)拉向第二電源電壓電平vss或gnd。

在一些實(shí)施例中，晶體管n3和晶體管n4可用pmos晶體管p3和p4替換(圖1中未示出)。在一些實(shí)施例中，位線bl和blb在讀操作中被預(yù)充電至第二電源電壓電平vss或gnd。在一些實(shí)施例中，晶體管p3和晶體管p4中的一個充當(dāng)拉動器件，以在寫操作中將節(jié)點(diǎn)nd和ndb中相應(yīng)的節(jié)點(diǎn)拉向第一電源電壓電平vdd或vcc。

圖2是根據(jù)一些實(shí)施例的存儲電路200中包括一列的存儲單元210[1]、210[2]和210[n]的一部分的示意性電路圖。n是等于或大于1的正整數(shù)。在一些實(shí)施例中，n介于4至512的范圍之間。存儲單元210[1]、210[2]和210[n]中每一個存儲單元均具有類似于sram單元100的結(jié)構(gòu)，因而省略了其詳細(xì)的說明。

存儲單元210[1]、210[2]和210[n]包括相應(yīng)的第一電源電壓節(jié)點(diǎn)120[1]、120[2]和120[n]。第一電源電壓節(jié)點(diǎn)120[1]、120[2]和120[n]由導(dǎo)電路徑220電連接起來，其中，電源電壓節(jié)點(diǎn)120[1]與導(dǎo)電路徑220的第一端222連接，電源電壓節(jié)點(diǎn)120[n]與導(dǎo)電路徑220的第二端224連接。

存儲電路200還包括電壓源230、第一電阻器件242和第二電阻器件244。電壓源230被配置提供具有電源電壓電平vdd/vcc的電源電壓。電壓源230通過第一電阻器件242與導(dǎo)電路徑220的第一端222連接，并且通過第二電阻器件244與導(dǎo)電路徑220的第二端224連接。電壓源230通過一個或多個導(dǎo)電路徑與電源電壓節(jié)點(diǎn)120[1]、120[2]和120[n]電連接，并且第一電阻器件242或第二電阻器244在一個或多個導(dǎo)電路徑的最小電阻路徑中。

在一些實(shí)施例中，電阻器件242和244增加了存儲單元210[1]、210[2]或210[n]的晶體管p1或晶體管p2的有效導(dǎo)通電阻，其中，基于對應(yīng)字線wl上的信號來選擇存儲單元210[1]、210[2]或210[n]。因此，所選擇的存儲單元210[1]、210[2]或210[n]的晶體管p1或晶體管p2的驅(qū)動能力受電阻器件242和244的限制。隨著晶體管p1或晶體管p2的驅(qū)動能力的減小，電壓源230的在預(yù)定頻率限制下足以使存儲電路200正常讀和寫的最小電壓電平(也被稱為“vccmin”)也減小。

在一些實(shí)施例中，第一電阻器件242或第二電阻器件244的電阻值在1.0kω至10.0kω范圍之間。在一些實(shí)施例中，如果第一電阻器件242或第二電阻器件244的電阻值低于1.0kω，則性能的改進(jìn)沒有大于(overweigh)增加的制造復(fù)雜性。在一些實(shí)施例中，如果第一電阻器件242或第二電阻器件244的電阻值比10.0kω大，則在性能上的改進(jìn)沒有大于電阻器件242和244所占的增大的面積。在一些實(shí)施例中，第一電阻器件242或第二電阻器件244由具有比用于形成導(dǎo)電路徑220的材料更大的電阻率的材料制成。例如，在一些實(shí)施例中，導(dǎo)電路徑220包括銅、鋁或其他合適的材料，第一電阻器件242或第二電阻器件244包括鎢、鈷、多晶硅、摻雜半導(dǎo)體材料或其它合適的材料。在一些實(shí)施例中，設(shè)置第一電阻器件242或第二電阻器件244的電阻值以避免使vccmin值低于存儲電路200的保持電壓電平。

在一些實(shí)施例中，當(dāng)存儲單元210[1]、210[2]和210[n]的傳輸門是pmos晶體管時，電阻器件242或244設(shè)置在存儲單元210[1]、210[2]和210[n]的相應(yīng)電源節(jié)點(diǎn)130(未標(biāo)記)與具有電壓電平vss或gnd的電源電壓之間。

圖3a是根據(jù)一些實(shí)施例的對應(yīng)于圖2中的存儲電路200的存儲電路300a的電源線的頂視圖。圖3a描述了圖2中存儲電路200的示例性實(shí)現(xiàn)方式。

存儲電路300a包括具有m列col[1]、col[2]和col[m]和n行row[1]、row[2]和row[n]的存儲單元mc的存儲單元陣列。存儲單元mc的每個存儲單元均具有與sram單元100相似的結(jié)構(gòu)，因此其詳細(xì)描述沒有在圖3a中示出。在一些實(shí)施例中，m和n是正整數(shù)并且等于或大于1。在一些實(shí)施例中，m介于4至256的范圍之間。在一些實(shí)施例中，n介于4至512的范圍之間。

存儲電路300a還包括電源電壓線310[1]，310[2]和310[m]，電源電壓線320[1]，320[2]，320[n]，332和334，以及各種通孔插塞v1和vr。電源電壓線310[1]，310[2]和310[m]在存儲電路300a的第一導(dǎo)電層中沿y方向延伸。電源電壓線320[1]，320[2]，320[n]，322和324在存儲電路300a的第二導(dǎo)電層中沿x方向延伸。通孔插塞v1和vr在存儲電路300a的通孔層中。在一些實(shí)施例中，通孔層在第一導(dǎo)電層上方，并且第二導(dǎo)電層在通孔層上方。存儲電路300a的其他細(xì)節(jié)在圖3a中未示出。

電源電壓線310[1]，310[2]和310[m]以及電源電壓線320[1]，320[2]，320[n]通過各個通孔插塞v1電連接，以形成電源網(wǎng)。電源電壓線310[1]，310[2]和310[m]和電源線332由鄰近于存儲單元陣列的一端342的第一組通孔插塞vr(vr[1]，vr[2]和vr[m])電連接。電源電壓線310[1]，310[2]和310[m]和電源線334由鄰近于存儲單元陣列的另一端344的第二組通孔插塞vr(vr[m+1]，vr[m+2]和vr[2m])電連接。

通孔插塞vr的電阻值大于通孔插塞v1的電阻值。在一些實(shí)施例中，通孔插塞vr由比用于形成通孔插塞v1的材料的電阻率更大的材料制成。在一些實(shí)施例中，通孔插塞v1包括銅、鋁或其它合適的材料。在一些實(shí)施例中，通孔插塞vr包括鎢、鈷或其它合適的材料。在一些實(shí)施例中，所有通孔插塞vr具有相同的材料。在一些實(shí)施例中，不同的通孔插塞vr具有不同的材料。

列col[1]的存儲單元mc沿y方向布置。列col[1]的存儲單元mc對應(yīng)于圖2中的sram單元210[1]，210[2]和210[n]。列col[1]的每個存儲單元mc具有相應(yīng)的電源電壓線段310[1][1]，310[1][2]或310[1][n]。電源電壓線段310[1][1]，310[1][2]和310[1][n]中的每一個對應(yīng)于存儲單元210[1]，210[2]或210[n]的相應(yīng)的第一電源電壓節(jié)點(diǎn)120[1]，120[2]或120[n]。電源電壓線310[1]由至少電源電壓線段310[1][1]，310[1][2]或310[1][n]組成。通孔插塞vr[1]用作對應(yīng)于電阻器件242的電阻器件。通孔插塞vr[m+1]用作對應(yīng)于電阻器件244的電阻器件。

列col[2]和列col[m]的每一列具有與列col[1]如上所示結(jié)構(gòu)相似的結(jié)構(gòu)。列col[2]的存儲單元mc具有相應(yīng)的電源電壓線段，并且電源電壓線310[2]包括列col[2]的這些電源電壓線段。通孔插塞vr[2]用作對應(yīng)于列col[2]的電阻器件242的電阻器件。通孔插塞vr[m+2]用作對應(yīng)于列col[2]的電阻器件244的電阻器件。列col[m]的存儲單元mc具有相應(yīng)的電源電壓線段，并且電源電壓線310[m]包括列col[2]的這些電源電壓線段。通孔插塞vr[m]用作對應(yīng)于列col[m]的電阻器件242的電阻器件。通孔插塞vr[2m]用作對應(yīng)于列col[m]的電阻器件244的電阻器件。

圖3b是根據(jù)一些實(shí)施例的對應(yīng)于圖2中的存儲電路200的存儲電路300b的電源線的頂視圖。圖3b描述了圖2中的存儲電路200的另一示例性實(shí)現(xiàn)方式。圖3b中與圖3a相同或類似的組件具有相同的參考標(biāo)號，因此省略其詳細(xì)描述。

與存儲電路300a相比，存儲電路300b不具有對應(yīng)于電源電壓線310[1]，310[2]和310[m]的電源電壓線，以及相應(yīng)的通孔插塞v1。在一些實(shí)施例中，在存儲電路中，并非所有的電源電壓線310[1]，310[2]和310[m]都被省略。

圖4是根據(jù)一些實(shí)施例的另一存儲電路400的包括一列sram存儲單元的部分的示意性電路圖。圖4中與圖2相同或類似的組件具有相同的參考標(biāo)號，因此省略其詳細(xì)描述。

與存儲電路200相比，存儲電路400不具有連接導(dǎo)電路徑220的第一端222和電壓源230的電阻器件242。

圖5a是根據(jù)一些實(shí)施例的對應(yīng)于圖4中的存儲電路400的存儲電路500a的電源線的頂視圖。圖5a描述了圖4中存儲電路400的示例性實(shí)現(xiàn)方式。圖5a中與圖3a相同或類似的組件具有相同的參考標(biāo)號，因此省略其詳細(xì)描述。

與存儲電路300a相比，存儲電路300b不具有對應(yīng)于電源電壓線332的電源電壓線，以及相應(yīng)的通孔插塞v1，vr[2]和vr[m]。

圖5b是根據(jù)一些實(shí)施例的對應(yīng)于圖4中的存儲電路400的存儲電路500b的電源線的頂視圖。圖5b描述了圖4中存儲電路400的另一示例性實(shí)現(xiàn)方式。圖5b中與圖5a相同或類似的組件具有相同的參考標(biāo)號，因此省略其詳細(xì)描述。

與存儲電路500a相比，存儲電路300b不具有對應(yīng)于電源電壓線310[1]，310[2]和310[m]的電源電壓線310。在一些實(shí)施例中，在存儲電路中，并非所有的電源電壓線310[1]，310[2]和310[m]都被省略。

圖6是根據(jù)一些實(shí)施例的存儲單元600的部分的示意性電路圖，該部分包括sram存儲單元列和部分讀/寫電路620。存儲電路600也包括電壓源630。電壓源630被配置提供具有電源電壓電平vdd/vcc的電源電壓。

存儲單元列610包括存儲單元612[1]和612[n]。n是等于或大于1的正整數(shù)。在一些實(shí)施例中，n介于4至512的范圍之間。存儲單元612[1]和612[n]的每一個存儲單元均具有類似于sram單元100的結(jié)構(gòu)，因而省略了其詳細(xì)的說明。存儲單元612[1]和612[n]包括對應(yīng)于圖1的第一電源電壓節(jié)點(diǎn)120的電源電壓節(jié)點(diǎn)614[1]和614[n]。存儲單元列610還包括電連接電源電壓節(jié)點(diǎn)614[1]和614[n]的導(dǎo)電路徑614。此外，存儲單元列610包括對應(yīng)于圖1的位線bl和blb的位線bl和blb。

讀/寫電路620與位線bl和blb電連接。另外，讀/寫電路620通過電阻器件642與導(dǎo)電路徑616電連接，并且通過導(dǎo)電路徑624與電壓源630電連接。電阻器件642通過讀/寫電路620內(nèi)的導(dǎo)電路徑626與導(dǎo)電路徑624電連接。在一些實(shí)施例中，電壓源630通過一個或多個導(dǎo)電路徑與電源電壓節(jié)點(diǎn)614[1]和614[n]電連接，并且電阻器件642在該一個或多個導(dǎo)電路徑的最小電阻路徑中。

在一些實(shí)施例中，以與圖2中的電阻器件242或244的操作類似的方式，電阻器件642增大了存儲單元614[1]或614[n]的晶體管p1或晶體管p2的有效導(dǎo)通電阻，其中，基于對應(yīng)字線wl上的信號來選擇存儲單元614[1]或614[n]。因此，所選擇的存儲單元614[1]或614[n]的晶體管p1或晶體管p2的驅(qū)動能力受電阻器件642的限制。隨著晶體管p1或晶體管p2的有效驅(qū)動能力的減小，電壓源630的在預(yù)定頻率限制下足以使存儲電路200正常讀和寫的最小電壓電平(也被稱為“vccmin”)也減小。

在一些實(shí)施例中，電阻器件642具有在1.0kω至10.0kω范圍之間的電阻值。在一些實(shí)施例中，如果電阻器件642的電阻值低于1.0kω，則性能上的改進(jìn)不會大于增大的制造復(fù)雜性。在一些實(shí)施例中，如果電阻器件642的電阻值大于10.0kω，則性能上的改進(jìn)不會大于電阻器件642所占的增大的區(qū)域。在一些實(shí)施例中，電阻器件642由具有比用于形成導(dǎo)電路徑616或624的材料更大的電阻率的材料制成。在一些實(shí)施例中，電阻器件642是形成在存儲電路600的通孔層中的導(dǎo)線。在一些實(shí)施例中，電阻器件642由包括鎢或鈷的材料制成。在一些實(shí)施例中，電阻器件642是阱電阻器(wellresistor)或多晶硅電阻器。在一些實(shí)施例中，設(shè)置電阻器件642的電阻值以避免使vccmin值低于存儲電路600的保持電壓電平。

圖7是根據(jù)一些實(shí)施例的對應(yīng)于圖6中的存儲電路600的存儲電路700的電源線的頂視圖。圖7描述了圖6中的存儲電路600的另一示例性實(shí)現(xiàn)方式。

存儲電路700具有與圖3a中描述的存儲電路300a的部分類似的存儲陣列710。圖7中與圖3a相同或類似的組件具有相同的參考標(biāo)號，因此省略其詳細(xì)描述。與圖3a所描述的存儲電路300a相比，存儲陣列710的電源電壓線310[1]，310[2]和310[m]和導(dǎo)線320[1]，320[2]，320[n]，332和334通過各個通孔插塞v1電連接，以形成用于存儲陣列710的存儲單元mc的電源網(wǎng)。關(guān)于導(dǎo)線320[1]，320[2]，320[n]，322和324的數(shù)量、電源電壓線310[1]，310[2]，和320[m]的數(shù)量和/或通孔插塞v1的類型的其他變型都在所考慮的實(shí)施例內(nèi)。

存儲電路700還包括讀/寫電路720和穿過對應(yīng)存儲單元mc的列和讀/寫電路720的位線bl[1]、blb[1]、bl[2]、blb[2]、bl[n]和blb[n]。讀/寫電路720包括導(dǎo)線722[1]，722[2]和722[m]。在一些實(shí)施例中，導(dǎo)線722[1]，722[2]和722[m]以及電源電壓線310[1]，310[2]和310[m]在存儲電路700的同一導(dǎo)電層中。導(dǎo)線320[1]通過延長的通孔結(jié)構(gòu)730[1]與導(dǎo)線722[1]電連接；導(dǎo)線320[2]通過延長的通孔結(jié)構(gòu)730[2]與導(dǎo)線722[2]電連接；并且導(dǎo)線320[m]通過延長的通孔結(jié)構(gòu)730[m]與導(dǎo)線722[m]電連接。在一些實(shí)施例中，延長的通孔結(jié)構(gòu)730[1]，730[2]和730[m]的長度比同一通孔層中的通孔插塞的長度長。在一些實(shí)施例中，延長的通孔結(jié)構(gòu)730[1]，730[2]和730[m]的沿著列方向可測量的長度在50nm至150nm的范圍之間。

在一些實(shí)施例中，延長的通孔結(jié)構(gòu)730[1]，730[2]和730[m]以及通孔插塞v1位于存儲電路700的同一通孔層內(nèi)。在一些實(shí)施例中，延長的通孔結(jié)構(gòu)730[1]，730[2]和730[m]以及通孔插塞v1位于存儲電路700的不同通孔層內(nèi)。例如，在一些實(shí)施例中，延長的通孔結(jié)構(gòu)730[1]，730[2]和730[m]在導(dǎo)電層正下方的通孔層中，導(dǎo)線722[1]，722[2]和722[m]和電源電壓線310[1]，310[2]和310[m]設(shè)置在該導(dǎo)電層中。

延長的通孔結(jié)構(gòu)730[1]，730[2]或730[m]具有的電阻值大于通孔插塞v1的電阻值。在一些實(shí)施例中，延長的通孔結(jié)構(gòu)730[1]，730[2]和730[m]由具有比用于形成通孔插塞v1的材料更大電阻率的材料制成。在一些實(shí)施例中，通孔插塞v1包括銅、鋁或其它合適的材料。在一些實(shí)施例中，延長的通孔結(jié)構(gòu)730[1]，730[2]和730[m]包括鎢、鈷或其它合適的材料。在一些實(shí)施例中，全部延長的通孔結(jié)構(gòu)730[1]，730[2]和730[m]具有相同的材料。在一些實(shí)施例中，不同的延長的通孔結(jié)構(gòu)730[1]，730[2]和730[m]具有不同的材料。

圖8是根據(jù)一些實(shí)施例的另一存儲單元800的包括sram存儲單元列610和部分讀/寫電路的部分的示意性電路圖。圖8中與圖6相同或類似的組件具有相同的參考標(biāo)號，因此省略其詳細(xì)描述。

與存儲電路600相比，電阻器件642通過晶體管器件810來實(shí)現(xiàn)，以將導(dǎo)電路徑626和電壓源630與導(dǎo)電路徑616電連接。晶體管器件810是p型晶體管，具有與導(dǎo)電路徑616連接的第一源極/漏極端，以及與導(dǎo)電路徑626連接的第二源極/漏極端。晶體管器件810具有柵極端，該柵極端被配置為在存儲電路800的操作期間接收足以導(dǎo)通晶體管器件810的電壓電平。在一些實(shí)施例中，調(diào)節(jié)晶體管器件810的溝道寬度、溝道長度和摻雜濃度，以設(shè)置晶體管器件810的導(dǎo)通電阻在圖6的電阻器件642的電阻值范圍內(nèi)。

作為一個實(shí)例，晶體管器件810通過p型晶體管來實(shí)現(xiàn)。在一些實(shí)施例中，晶體管器件810通過n型晶體管來實(shí)現(xiàn)，該n型晶體管具有以類似于結(jié)合p型晶體管的實(shí)例所示的方式而決定的導(dǎo)通電阻。

圖9是根據(jù)一些實(shí)施例的對應(yīng)于圖8中的存儲電路800的存儲電路900的電源線的頂視圖。圖9描述了圖8中的存儲電路800的示例性實(shí)現(xiàn)方式。圖9中與圖7相同或類似的組件具有相同的參考標(biāo)號，因此省略其詳細(xì)描述。

與存儲電路700相比，存儲電路900不具有延長的通孔結(jié)構(gòu)730[1]，730[2]和730[m]。相反，延長的通孔結(jié)構(gòu)730[1]，730[2]和730[m]被晶體管器件910[1]，910[2]和910[m]替代。晶體管器件910[1]，910[2]和910[m]對應(yīng)于圖8中的晶體管器件810并且通過各個通孔插塞v1或其他互連結(jié)構(gòu)與電源電壓線310[1]，310[2]和310[m]和導(dǎo)線722[1]，722[2]電連接。

與存儲電路700相比，使用晶體管器件910[1]，910[2]和910[m]實(shí)現(xiàn)存儲電路900中的電阻器件642不需要兩種或更多種不同類型的通孔插塞(例如，通孔插塞v1和vr或延長的通孔結(jié)構(gòu))形成在通孔層中，其中，延長的通孔結(jié)構(gòu)730[1]，730[2]和730[m]形成在通孔層中。然而，在一些實(shí)施例中，與存儲電路700相比，具有晶體管器件910[1]，910[2]和910[m]增加了存儲電路900所占用的總面積。

圖10是根據(jù)一些實(shí)施例的寫入存儲單元的方法1000的流程圖。在一些實(shí)施例中，方法1000可用于對圖2、圖4、圖6或圖8中存儲電路的存儲單元執(zhí)行寫操作。應(yīng)該理解，可以圖10描述的方法1000之前、期間和/或之后執(zhí)行附加操作，因此本文僅簡要描述其他一些工藝。

結(jié)合圖1的存儲單元100示出方法1000，假設(shè)節(jié)點(diǎn)nd最初存儲由第一電源電壓電平vdd/vcc表示的邏輯值(例如，邏輯高值)；節(jié)點(diǎn)ndb因而存儲由第二電源電壓電平vss/gnd表示的邏輯值(例如，邏輯低值)。在用來說明方法1000的實(shí)例中，邏輯低值將被寫入到節(jié)點(diǎn)nd而邏輯高值將被寫入到節(jié)點(diǎn)ndb。存儲的邏輯值和將被寫入的邏輯值的其他組合都在不同的實(shí)施例中。

方法1000開始于操作1010，其中，響應(yīng)于存儲單元的第二數(shù)據(jù)節(jié)點(diǎn)(例如，節(jié)點(diǎn)ndb)上的電壓電平，使得存儲單元的拉動器件(例如在存儲單元100中的晶體管p1)將存儲單元在第一數(shù)據(jù)節(jié)點(diǎn)(例如，節(jié)點(diǎn)nd)上的電壓電平拉向第一電源電壓電平vdd/vcc。同時，響應(yīng)于在第一數(shù)據(jù)節(jié)點(diǎn)nd上的電壓電平，節(jié)點(diǎn)ndb的電壓電平也由拉動器件(例如在存儲單元100中的晶體管n2)拉向第二電源電壓電平vss/gnd。

工藝進(jìn)行到操作1020，其中，位線bl拉向第二電源電壓電平vss/gnd，位線blb拉向第一電源電壓電平vdd/vcc。因此，位線bl和blb具有代表將要寫入至節(jié)點(diǎn)nd和節(jié)點(diǎn)ndb的邏輯值的電壓電平。響應(yīng)于字線wl上的字線信號，諸如晶體管n3和n4的傳輸門器件導(dǎo)通以將位線bl與節(jié)點(diǎn)nd電連接，將位線blb與節(jié)點(diǎn)ndb電連接。從而，響應(yīng)于字線wl上的字線信號，晶體管n3將存儲單元100的第一數(shù)據(jù)節(jié)點(diǎn)nd上的電壓電平拉向第二電源電壓電平vss/gnd。

工藝進(jìn)行到操作1030，其中，諸如晶體管p1的拉動器件的驅(qū)動能力受電阻器件(諸如，圖2中的電阻器件242或244、圖4中的電阻器件244、圖6中的電阻器件642或圖8中的晶體管器件810)的限制。電阻器件(242、244、642或810)電連接在拉動器件p1與電壓源之間，該電壓源被配置為提供具有第一電源電壓電平vdd/vcc的第一電源電壓。

各種晶體管的溝道類型和電源電壓電平用作實(shí)例。在一些實(shí)施例中，晶體管n3和n4被p型晶體管替換，并且電阻器件被重新定位在晶體管n1/n2與電源電壓節(jié)點(diǎn)130之間，以限制晶體管n1或n2的驅(qū)動能力。

根據(jù)一個實(shí)施例，一種存儲電路，包括：第一存儲單元列，沿第一方向布置；第一電源電壓線，在所述存儲電路的第一導(dǎo)電層中沿所述第一方向延伸；第二電源電壓線；第一電阻器件，將所述第一電源電壓線和所述第二電源電壓線電連接。所述第一存儲單元列的存儲單元的每一個包括電源電壓線段。所述第一電源電壓線至少由所述第一存儲單元列的所述電源電壓線段組成。電壓源，通過一條或多條導(dǎo)電路徑與第一電源電壓線電連接，并且所述第二電源電壓線和所述第一電阻器件在所述一條或多條導(dǎo)電路徑的最小電阻路徑中。

在一些實(shí)施例中，所述第一電阻器件具有包括鎢或鈷的材料。

在一些實(shí)施例中，所述第二電源電壓線在所述存儲電路的第二導(dǎo)電層中沿第二方向延伸，所述第二方向不同于所述第一方向。

在一些實(shí)施例中，所述第一存儲單元列具有第一端和第二端；所述第二電源電壓線被設(shè)置為比所述第二端更鄰近于所述第一端；以及所述第一電阻器件被設(shè)置為比所述第二端更鄰近于所述第一端。

在一些實(shí)施例中，所述存器電路還包括：第三電源電壓線，在所述存儲電路的所述第二導(dǎo)電層中沿所述第二方向延伸，所述第三電源電壓線被設(shè)置為比所述第一端更加鄰近于所述第二端；以及第二電阻器件，電連接所述第一電源電壓線和所述第三電源電壓線，所述第二電阻器件被設(shè)置為比所述第一端更加鄰近于所述第二端。

在一些實(shí)施例中，所述第二電阻器件具有與所述第一電阻器件的材料相同的材料。

在一些實(shí)施例中，所述第一電阻器件包括在所述存儲電路的所述第一導(dǎo)電層與所述存儲電路的所述第二導(dǎo)電層之間的通孔插塞。

在一些實(shí)施例中，存儲電路還包括：第二存儲單元列，沿所述第一方向布置，所述第二存儲單元列的每一個存儲單元均包括電源電壓線段；第四電源電壓線，在所述存儲電路的所述第一導(dǎo)電層中沿所述第一方向延伸，所述第四電源電壓線至少由所述第二存儲單元列的所述電源電壓線段組成；第三電阻器件，電連接所述第四電源電壓線和所述第二電源電壓線。

在一些實(shí)施例中，所述第二電源電壓線在所述存儲電路的所述第一導(dǎo)電層中沿所述第一方向延伸；以及所述第一電阻器件在所述存儲電路的鄰近于所述第一導(dǎo)電層的通孔層中。

在一些實(shí)施例中，所述第二電源電壓線在所述存儲電路的所述第一導(dǎo)電層中沿所述第一方向延伸；以及所述第一電阻器件是被配置為導(dǎo)通的晶體管。

根據(jù)另一實(shí)施例，一種存儲電路，包括：存儲單元列，沿第一方向布置；第一電源電壓線，在所述存儲電路的第一導(dǎo)電層中沿所述第一方向延伸；第二電源電壓線；在所述存儲電路的第二導(dǎo)電層中沿第二方向延伸，所述第二方向不同于所述第一方向；第一電阻器件，在所述存儲電路的通孔層中。所述第一存儲單元列的存儲單元的每一個包括電源電壓線段。所述第一電源電壓線至少由所述第一存儲單元列的所述電源電壓線段組成。第一電阻器件，電連接所述第一電源電壓線和所述第二電源電壓線；以及所述第二電源電壓線通過一條或多條導(dǎo)電路徑與所述第一電源電壓線電連接，所述第一電阻器件在所述一條或多條導(dǎo)電路徑的最小電阻路徑中。所述第一電阻器件的電阻值大于在所述存儲電路的所述通孔層的通孔插塞。

在一些實(shí)施例中，所述第一電阻器件具有包括鎢或鈷的材料。

在一些實(shí)施例中，所述第一存儲單元列具有第一端和第二端；所述第二電源電壓線被設(shè)置為比所述第二端更鄰近于所述第一端；所述第一電阻器件被設(shè)置為比所述第二端更鄰近于所述第一端；以及所述存儲電路還包括：第三電源電壓線，在所述存儲電路的所述第二導(dǎo)電層中沿所述第二方向延伸，所述第三電源電壓線被設(shè)置為比所述第一端更加鄰近于所述第二端；和第二電阻器件，電連接所述第一電源電壓線和所述第三電源電壓線，所述第二電阻器件被設(shè)置為比所述第一端更加鄰近于所述第二端。

在一些實(shí)施例中，該存儲電路還包括：第二存儲單元列，沿所述第一方向布置，所述第二存儲單元列的每一個存儲單元均包括電源電壓線段；第四電源電壓線，在所述存儲電路的所述第一導(dǎo)電層中沿所述第一方向延伸，所述第四電源電壓線至少由所述第二存儲單元列的所述電源電壓線段組成；第三電阻器件，在所述存儲電路的所述通孔層中，并且電連接所述第四電源電壓線和所述第二電源電壓線。

在一些實(shí)施例中，所述存儲電路的所述第二導(dǎo)電層沒有在所述第二電源電壓線和所述第四電源電壓線之間的另一電源電壓線，所述第四電源電壓線也與所述第一電源電壓線電連接。

在一些實(shí)施例中，該存儲電路還包括：電壓源，通過所述第二電源電壓線和所述第一電阻器件與所述第一電源電壓線電連接。

在一些實(shí)施例中，所述第一電阻器件具有包括鎢或鈷的材料。

根據(jù)另一實(shí)施例，使存儲單元的拉動器件響應(yīng)于所述存儲單元的第二數(shù)據(jù)節(jié)點(diǎn)處的電壓電平，將所述存儲單元的第一數(shù)據(jù)節(jié)點(diǎn)處的電壓電平拉至所述第一電源電壓電平。使存儲單元的傳輸門響應(yīng)于字線信號，將所述存儲單元的所述第一數(shù)據(jù)節(jié)點(diǎn)處的電壓電平拉至所述第二電源電壓電平。所述第二電源電壓電平與所述第一電源電壓電平不同。通過電阻器件限制所述拉動器件的驅(qū)動能力。所述電阻器件電連接在所述拉動器件和所述電壓源之間，所述電壓源被配置為提供第一電源電壓，所述第一電源電壓具有第一電源電壓電平。

在一些實(shí)施例中，所述傳輸門是n型晶體管；所述拉動器件是p型晶體管；以及所述第一電源電壓電平大于所述第二電源電壓電平。

在一些實(shí)施例中，所述傳輸門是p型晶體管；所述拉動器件是n型晶體管；以及所述第二電源電壓電平大于所述第一電源電壓電平。

上述內(nèi)容概括了幾個實(shí)施例的特征使得本領(lǐng)域技術(shù)人員可更好地理解本公開的各個方面。本領(lǐng)域技術(shù)人員應(yīng)該理解，他們可以很容易地使用本發(fā)明作為基礎(chǔ)來設(shè)計或更改其他用于達(dá)到與本文所介紹實(shí)施例相同的目的和/或?qū)崿F(xiàn)相同優(yōu)點(diǎn)的工藝和結(jié)構(gòu)。本領(lǐng)域技術(shù)人員也應(yīng)該意識到，這些等效結(jié)構(gòu)并不背離本發(fā)明的精神和范圍，并且在不背離本發(fā)明的精神和范圍的情況下，可以進(jìn)行多種變化、替換以及改變。