本發(fā)明是有關(guān)于快閃存儲(chǔ)器，特別是有關(guān)于增進(jìn)快閃存儲(chǔ)器可靠性的方法。

背景技術(shù)：

快閃存儲(chǔ)器是一種允許在操作中被多次寫入或讀取的存儲(chǔ)器，可用于電子裝置之間傳輸或交換所儲(chǔ)存的數(shù)據(jù)，例如存儲(chǔ)卡與隨身硬盤的應(yīng)用。而快閃存儲(chǔ)器亦為目前非揮發(fā)性固態(tài)儲(chǔ)存領(lǐng)域中相當(dāng)重要且被廣為應(yīng)用的技術(shù)，也由于快閃存儲(chǔ)器是非揮發(fā)性的存儲(chǔ)器，快閃存儲(chǔ)器在儲(chǔ)存數(shù)據(jù)的運(yùn)用上不需要消耗電力，此為快閃存儲(chǔ)器的優(yōu)勢(shì)。

快閃存儲(chǔ)器所使用的晶體管的柵極結(jié)構(gòu)具備一控制柵(control gate)和一浮柵(floating gate)，浮柵是介于控制柵與晶體管的通道之間，通過(guò)浮柵的使用，快閃存儲(chǔ)器可完成讀取、寫入以及抹除的三種基本操作模式。在一些應(yīng)用中，當(dāng)浮柵被注入電荷時(shí)，快閃存儲(chǔ)器所儲(chǔ)存的位即為“0”，相對(duì)的，當(dāng)上述電荷從浮柵中移除后，上述位即為“1”，而快閃存儲(chǔ)器就是通過(guò)上述將電荷注入或移除于浮柵的原理，而使得本身具有重復(fù)讀寫的特性。

而在一些實(shí)際應(yīng)用中，快閃存儲(chǔ)器寫入動(dòng)作的測(cè)試過(guò)程，會(huì)受到測(cè)試溫度以及電荷捕獲(trapping)現(xiàn)象的影響，使測(cè)試結(jié)果對(duì)于浮柵所儲(chǔ)存的電荷量產(chǎn)生誤判，而造成測(cè)試結(jié)果錯(cuò)誤，進(jìn)而導(dǎo)致快閃存儲(chǔ)器的制造良品率下降。

技術(shù)實(shí)現(xiàn)要素：

有鑒于此，本發(fā)明提供一種快閃存儲(chǔ)器以及增進(jìn)快閃存儲(chǔ)器可靠性的方法，以克服前述問(wèn)題。

本發(fā)明提供一種增進(jìn)快閃存儲(chǔ)器可靠性的方法，該快閃存儲(chǔ)器包括一字線、一位線、一參考位準(zhǔn)線及一由晶體管構(gòu)成的快閃存儲(chǔ)器單元，該晶體管具有一連接該字線的柵極結(jié)構(gòu)、一連接該位線的第一源/漏極和一連接該參考位準(zhǔn)線的第二源/漏極。而 該方法包括于一寫入期間，通過(guò)該字線、位線及參考位準(zhǔn)線，分別施加一第一開啟電壓、一第一電壓及一第二電壓至該柵極結(jié)構(gòu)、第一源/漏極和第二源/漏極，以對(duì)該快閃存儲(chǔ)器單元執(zhí)行一寫入動(dòng)作；于該寫入期間之后的一測(cè)試期間，通過(guò)該字線、位線及參考位準(zhǔn)線，分別施加一第二開啟電壓、一第三電壓及一第四電壓至該柵極結(jié)構(gòu)、第一源/漏極和第二源/漏極，以執(zhí)行一測(cè)試動(dòng)作，該測(cè)試動(dòng)作為測(cè)試該寫入期間寫入該快閃存儲(chǔ)器單元的數(shù)據(jù)；其中，該第一開啟電壓大于該第二開啟電壓、該第一電壓大于該第二電壓，且該第四電壓大于該第三電壓。

如上述增進(jìn)快閃存儲(chǔ)器可靠性的方法，其中該快閃存儲(chǔ)器單元于該測(cè)試期間會(huì)產(chǎn)生一測(cè)試電流，且該方法更包括當(dāng)該測(cè)試電流的電流量低于一第一預(yù)定電流量時(shí)，結(jié)束該測(cè)試動(dòng)作；以及當(dāng)該測(cè)試電流的電流量高于該第一預(yù)定電流量時(shí)，重新執(zhí)行該寫入動(dòng)作。

如上述增進(jìn)快閃存儲(chǔ)器可靠性的方法，其中該晶體管的柵極結(jié)構(gòu)具備一控制柵以及一浮柵。

本發(fā)明提供一種快閃存儲(chǔ)器，包括至少一電壓控制電路；至少一字線，耦接對(duì)應(yīng)的一電壓控制電路；至少一位線，耦接該電壓控制電路；至少一參考位準(zhǔn)線，耦接該電壓控制電路；以及至少一快閃存儲(chǔ)器單元。該快閃存儲(chǔ)器單元包括一晶體管，該晶體管的柵極結(jié)構(gòu)耦接該字線，該晶體管的第一源/漏極耦接該位線，且該晶體管的第二源/漏極耦接該參考位準(zhǔn)線；其中，在一寫入期間，該電壓控制電路通過(guò)該字線提供一第一開啟電壓于該柵極結(jié)構(gòu)、通過(guò)該位線提供一第一電壓于該第一源/漏極以及通過(guò)該參考位準(zhǔn)線提供一第二電壓于該第二源/漏極，以對(duì)該快閃存儲(chǔ)器單元執(zhí)行一寫入動(dòng)作；其中，在該寫入動(dòng)作執(zhí)行之后的一測(cè)試期間，該電壓控制電路通過(guò)該字線提供一第二開啟電壓于該柵極結(jié)構(gòu)、通過(guò)該位線提供一第三電壓于該第一源/漏極以及通過(guò)該參考位準(zhǔn)線提供一第四電壓于該第二源/漏極，以執(zhí)行一測(cè)試動(dòng)作，該測(cè)試動(dòng)作為測(cè)試該寫入期間寫入該快閃存儲(chǔ)器單元的數(shù)據(jù)；其中，該第一開啟電壓大于該第二開啟電壓、該第一電壓大于該第二電壓，且該第四電壓大于該第三電壓。

如上述的快閃存儲(chǔ)器，其中該晶體管的柵極結(jié)構(gòu)具備一控制柵以及一浮柵。

如上述的快閃存儲(chǔ)器，其中該快閃存儲(chǔ)器單元更包括：一第二晶體管，該第二晶體管的柵極結(jié)構(gòu)連接該字線，該第二晶體管的第一源/漏極耦接一第二位線，且該晶體管的第二源/漏極耦接該參考位準(zhǔn)線；其中，該第二位線，耦接對(duì)應(yīng)的該第一電壓 控制電路或?qū)?yīng)的一第二電壓控制電路。

如上述的快閃存儲(chǔ)器，其中該等參考位準(zhǔn)線是耦接于同一電壓。

如上述的快閃存儲(chǔ)器，其中該快閃存儲(chǔ)器是反或柵NOR型快閃存儲(chǔ)器。

通過(guò)實(shí)施本發(fā)明，可增進(jìn)快閃存儲(chǔ)器的可靠性，防止快閃存儲(chǔ)器的制造良品率下降。

附圖說(shuō)明

圖1A是依據(jù)本發(fā)明一實(shí)施例的快閃存儲(chǔ)器的一晶體管的示意圖。

圖1B是依據(jù)本發(fā)明一實(shí)施例的快閃存儲(chǔ)器的一晶體管的示意圖。

圖2A是依據(jù)本發(fā)明一實(shí)施例的一快閃存儲(chǔ)器的寫入動(dòng)作的示意圖。

圖2B是依據(jù)本發(fā)明一實(shí)施例的一快閃存儲(chǔ)器的測(cè)試動(dòng)作的示意圖。

圖3A是依據(jù)本發(fā)明一實(shí)施例的一反或柵快閃存儲(chǔ)器的寫入動(dòng)作的示意圖。

圖3B是依據(jù)本發(fā)明一實(shí)施例的一反或柵快閃存儲(chǔ)器的測(cè)試動(dòng)作的示意圖。

圖4是依據(jù)本發(fā)明一實(shí)施例的增進(jìn)快閃存儲(chǔ)器可靠性的方法流程圖。

附圖標(biāo)號(hào)

100 晶體管

101 柵極結(jié)構(gòu)

101a 控制柵

101b 氧化層

101c 浮柵

101d 氧化層

102 第一源/漏極

103 第二源/漏極

104 P型基板

106、107 多負(fù)電荷

200 快閃存儲(chǔ)器區(qū)塊

201 電壓控制器

203 控制柵

204 第一源/漏極

205 第二源/漏極

M₁ 快閃存儲(chǔ)器單元

B₀、B₁ 位線

W₀ 字線

SL 參考位準(zhǔn)線

300 反或柵快閃存儲(chǔ)器區(qū)塊

M₁₁-M₁₃、M₂₁-M₂₃ 開關(guān)元件

S₁₁-S₂₃ 柵極

M₁₄、M₂₄ 反或柵快閃存儲(chǔ)器單元

301 電壓控制器

303 控制柵

304 第一源/漏極

305 第二源/漏極

I_w 寫入電流

I_t 測(cè)試電流

400 流程圖

401-404 步驟

具體實(shí)施方式

為讓本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉出本發(fā)明的具體實(shí)施例，并配合所附圖式，作詳細(xì)說(shuō)明如下。

圖1A是依據(jù)本發(fā)明一實(shí)施例的一快閃存儲(chǔ)器的一晶體管100的示意圖。晶體管100包括一柵極結(jié)構(gòu)101，一第一源/漏極102，以及一第二源/漏極103。柵極結(jié)構(gòu)101形成于該P(yáng)型基板104上，具有一控制柵101a、一浮柵101c以及氧化層101b與101d。第一和第二源/漏極102、103，是由N型摻雜區(qū)所構(gòu)成，并設(shè)置于該柵極結(jié)構(gòu)101兩側(cè)的P型基板104中。于柵極結(jié)構(gòu)101中，控制柵101a和浮柵101c之間以氧化層101b而電性隔離，浮柵101c和P型基板104間有氧化層101d。

在本實(shí)施例中，該快閃存儲(chǔ)器在一寫入期間執(zhí)行一寫入動(dòng)作，晶體管100的控制柵101a連接一第一開啟電壓；第一源/漏極102連接一第一電壓；以及第二源/漏極103連接一第二電壓，在本實(shí)施例中，該第一電壓大于該第二電壓。在一些實(shí)施例中， 該第一開啟電壓可為9伏特；該第一電壓可為4伏特；以及該第二電壓可為0伏特，但本發(fā)明并不以此為限制。

由于該第一電壓大于該第二電壓，該寫入動(dòng)作施加至控制柵101a、第一源/漏極102與第二源/漏極103的電壓會(huì)造成熱電子注入到浮柵101c中，晶體管100將會(huì)具有對(duì)應(yīng)于浮柵101c中電荷的一臨界電壓。在此同時(shí)，由于電荷捕獲現(xiàn)象的發(fā)生，氧化層101d亦具備多負(fù)電荷107，多負(fù)電荷107主要會(huì)屏蔽部分控制柵101a與第二源/漏極103之間的電場(chǎng)(亦即主要會(huì)屏蔽第一源/漏極102、第二源/漏極103中電壓較低者以及控制柵101a之間的電場(chǎng))，進(jìn)而影響該臨界電壓。其中，氧化層101d中的多負(fù)電荷107會(huì)受到環(huán)境溫度的影響，例如在一高溫測(cè)試之后，多負(fù)電荷107會(huì)部分散逸或從氧化層101d中移除。

在本實(shí)施例中，在該寫入動(dòng)作執(zhí)行之后的一測(cè)試期間，該快閃存儲(chǔ)器進(jìn)而執(zhí)行一測(cè)試動(dòng)作，該測(cè)試動(dòng)作用以測(cè)試該寫入動(dòng)作是否已完成。通過(guò)施加電壓于控制柵101a、第一源/漏極102以及第二源/漏極103，以檢測(cè)于第一源/漏極102以及第二源/漏極103之間導(dǎo)通的一測(cè)試電流是否小于一預(yù)定電流量，若該測(cè)試電流小于該預(yù)定電流量則該寫入動(dòng)作已完成。

根據(jù)以往的操作方式，以往測(cè)試動(dòng)作是將控制柵101a連接一第二開啟電壓；第一源/漏極102連接一第三電壓；以及第二源/漏極103連接一第四電壓，其中該第三電壓大于該第四電壓且該第一開啟電壓大于該第二開啟電壓，也就是說(shuō)，在以往測(cè)試動(dòng)作中，第一源/漏極102以及第二源/漏極103的電壓大小關(guān)是與該寫入動(dòng)作相同。上述已知操作方式使晶體管100的該臨界電壓會(huì)明顯受到多負(fù)電荷107的影響(如前述的現(xiàn)象，多負(fù)電荷107主要會(huì)屏蔽第一源/漏極102、第二源/漏極103中電壓較低者以及控制柵101a之間的電場(chǎng))，造成晶體管100在以往測(cè)試動(dòng)作完成后，再進(jìn)一步經(jīng)過(guò)該高溫測(cè)試的狀況下，晶體管100的該臨界電壓可能還會(huì)發(fā)生明顯的變化，此現(xiàn)象可能導(dǎo)致該快取存儲(chǔ)器的讀取錯(cuò)誤。舉例而言，當(dāng)以往測(cè)試動(dòng)作已檢測(cè)該測(cè)試電流小于該預(yù)定電流量時(shí)，亦即該寫入動(dòng)作已完成，該快取存儲(chǔ)器的讀取值應(yīng)為“0”，但在進(jìn)一步經(jīng)過(guò)該高溫測(cè)試后，晶體管100的該臨界電壓因?yàn)槎嘭?fù)電荷107的減少(例如圖1B所示的多負(fù)電荷107完全消失的情況)而下降，造成晶體管100于第一源/漏極102以及第二源/漏極103之間導(dǎo)通的電流大于預(yù)期的電流量，導(dǎo)致該快取存儲(chǔ)器的讀取值變?yōu)椤?”，因此產(chǎn)生讀取錯(cuò)誤。

而在本實(shí)施例中，該測(cè)試動(dòng)作是將晶體管100的控制柵101a連接一第二開啟電壓；第一源/漏極102連接一第三電壓；以及第二源/漏極103連接一第四電壓，且該第四電壓是大于該第三電壓、該第一開啟電壓是大于該第二開啟電壓。在一些實(shí)施例中，該第二開啟電壓可為6伏特；該第三電壓可為0伏特；以及該第四電壓可為1伏特，但本發(fā)明并不以此為限制。

由于本實(shí)施例的該第四電壓大于該第三電壓，亦即該測(cè)試動(dòng)作的第一源/漏極102以及第二源/漏極103的電壓大小關(guān)系與該寫入動(dòng)作相反，因此晶體管100的該臨界電壓明顯較不受多負(fù)電荷107所影響，因此，本實(shí)施例的該測(cè)試動(dòng)作將較以往測(cè)試動(dòng)作更能抵抗多負(fù)電荷107所造成的影響，且明顯更能避免讀取錯(cuò)誤。

圖2A是依據(jù)本發(fā)明一實(shí)施例的一快閃存儲(chǔ)器區(qū)塊200中一快閃存儲(chǔ)器單元M₁的一寫入動(dòng)作的示意圖。一快閃存儲(chǔ)器可通過(guò)連接多個(gè)快閃存儲(chǔ)器區(qū)塊200來(lái)組成?？扉W存儲(chǔ)器區(qū)塊200包括一電壓控制器201、快閃存儲(chǔ)器單元M₁、一位線B₀、一參考位準(zhǔn)線SL以及一字線W₀，其中快閃存儲(chǔ)器單元M₁為具有和前述晶體管100相同結(jié)構(gòu)的晶體管?？扉W存儲(chǔ)器區(qū)塊200的快閃存儲(chǔ)器單元M₁于一寫入期間執(zhí)行該寫入動(dòng)作，快閃存儲(chǔ)器單元M₁的一控制柵203通過(guò)字線W₀耦接電壓控制器201所提供的該第一開啟電壓；快閃存儲(chǔ)器單元M₁的一第一源/漏極204通過(guò)位線B₀耦接電壓控制器201所提供的該第一電壓；以及快閃存儲(chǔ)器單元M₁的一第二源/漏極205通過(guò)參考位準(zhǔn)線SL耦接電壓控制器201所提供的該第二電壓，其中該第一電壓大于該第二電壓，且快閃存儲(chǔ)器單元M₁產(chǎn)生一寫入電流I_w。當(dāng)該寫入動(dòng)作完成時(shí)，快閃存儲(chǔ)器單元M₁內(nèi)的電荷分布如圖1A所示，且快閃存儲(chǔ)器區(qū)塊200進(jìn)而執(zhí)行一測(cè)試動(dòng)作，如圖2B所示。

圖2B是依據(jù)本發(fā)明一實(shí)施例的一快閃存儲(chǔ)器區(qū)塊200中一快閃存儲(chǔ)器單元M₁的該測(cè)試動(dòng)作的示意圖。在該寫入期間之后的該測(cè)試期間，快閃存儲(chǔ)器區(qū)塊200的快閃存儲(chǔ)器單元M₁執(zhí)行該測(cè)試動(dòng)作，快閃存儲(chǔ)器單元M₁的控制柵203通過(guò)字線W₀耦接電壓控制器201所提供的該第二開啟電壓；快閃存儲(chǔ)器單元M₁的一第一源/漏極204通過(guò)位線B₀耦接電壓控制器201所提供的該第三電壓；以及快閃存儲(chǔ)器單元M₁的一第二源/漏極205通過(guò)參考位準(zhǔn)線SL耦接電壓控制器201所提供的該第四電壓，其中該第四電壓大于該第三電壓且該第一開啟電壓大于該第二開啟電壓。其中，快閃存儲(chǔ)器單元M₁產(chǎn)生一測(cè)試電流I_t。

在一些實(shí)施例中，快閃存儲(chǔ)器區(qū)塊200執(zhí)行該測(cè)試動(dòng)作時(shí)，快閃存儲(chǔ)器單元M₁內(nèi)的電荷分布如圖1A所示，且該測(cè)試動(dòng)作所產(chǎn)生的控制柵203與第一源/漏極204之間的一臨界電壓不會(huì)受多負(fù)電荷107所影響。

在一些實(shí)施例中，當(dāng)測(cè)試電流I_t低于一預(yù)定電流時(shí)，快閃存儲(chǔ)器區(qū)塊200結(jié)束該測(cè)試動(dòng)作，反之，當(dāng)測(cè)試電流I_t高于該預(yù)定電流時(shí)，快閃存儲(chǔ)器區(qū)塊200重新執(zhí)行該寫入動(dòng)作。

上述快閃存儲(chǔ)器區(qū)塊200的寫入與測(cè)試動(dòng)作，亦可擴(kuò)展至一反或柵快閃存儲(chǔ)器(Nor Flash)，如圖3A與圖3B所示。圖3A是依據(jù)本發(fā)明一實(shí)施例的一反或柵快閃存儲(chǔ)器區(qū)塊300中一反或柵快閃存儲(chǔ)器單元M₁₄的一寫入動(dòng)作的示意圖。一反或柵快閃存儲(chǔ)器可通過(guò)連接多個(gè)反或柵快閃存儲(chǔ)器區(qū)塊300來(lái)組成。反或柵快閃存儲(chǔ)器區(qū)塊300包括一電壓控制器301、開關(guān)元件M₁₁～M₁₃以及M₂₁～M₂₃、反或柵快閃存儲(chǔ)器單元M₁₄與M₂₄、位線B₀與B₁、一參考位準(zhǔn)線SL以及一字線W₀，其中反或柵快閃存儲(chǔ)器單元M₁₄以及M₂₄各為具有和前述晶體管100相同結(jié)構(gòu)的晶體管。反或柵快閃存儲(chǔ)器區(qū)塊300于一寫入期間執(zhí)行該寫入動(dòng)作，開關(guān)元件M₁₁～M₁₃的柵極S₁₁～S₁₃耦接電壓控制器301所提供的一高電壓以導(dǎo)通開關(guān)元件M₁₁～M₁₃的電流路徑，而反或柵快閃存儲(chǔ)器單元M₁₄的一控制柵303通過(guò)字線W₀耦接電壓控制器301所提供的該第一開啟電壓；反或柵快閃存儲(chǔ)器單元M₁₄的一第一源/漏極304通過(guò)位線B₀耦接電壓控制器301所提供的該第一電壓；以及反或柵快閃存儲(chǔ)器單元M₁₄的一第二源/漏極305通過(guò)參考位準(zhǔn)線SL耦接電壓控制器301所提供的該第二電壓，其中該第一電壓大于該第二電壓，且反或柵快閃存儲(chǔ)器單元M₁₄產(chǎn)生一寫入電流I_w。當(dāng)該寫入動(dòng)作完成時(shí)，反或柵快閃存儲(chǔ)器單元M₁₄內(nèi)的電荷分布如圖1A所示，且反或柵快閃存儲(chǔ)器區(qū)塊300進(jìn)而執(zhí)行一測(cè)試動(dòng)作，如圖3B所示。

在該寫入期間之后的該測(cè)試期間，反或柵快閃存儲(chǔ)器區(qū)塊300執(zhí)行該測(cè)試動(dòng)作，開關(guān)元件M₁₁～M₁₃的柵極S₁₁～S₁₃耦接電壓控制器301所提供的該高電壓以導(dǎo)通開關(guān)元件M₁₁～M₁₃的電流路徑，而反或柵快閃存儲(chǔ)器單元M₁₄的控制柵303通過(guò)字線W₀耦接電壓控制器301所提供的該第二開啟電壓；反或柵快閃存儲(chǔ)器單元M₁₄的第一源/漏極304通過(guò)位線B₀耦接電壓控制器301所提供的該第三電壓；以及反或柵快閃存儲(chǔ)器單元M₁₄的第二源/漏極305通過(guò)參考位準(zhǔn)線SL耦接電壓控制器301所提供的該第四電壓，其中該第四電壓大于該第三電壓且該第一開啟電壓大于該第二開啟電壓。 其中，反或柵快閃存儲(chǔ)器單元M₁₄產(chǎn)生一測(cè)試電流I_t。

在一些實(shí)施例中，反或柵快閃存儲(chǔ)器區(qū)塊300執(zhí)行該測(cè)試動(dòng)作時(shí)，反或柵快閃存儲(chǔ)器單元M₁₄內(nèi)的電荷分布如圖1A所示，且該測(cè)試動(dòng)作所產(chǎn)生的控制柵303與第一源/漏極304之間的一臨界電壓不會(huì)受多負(fù)電荷107所影響。

當(dāng)測(cè)試電流I_t低于一預(yù)定電流時(shí)，反或柵快閃存儲(chǔ)器區(qū)塊300結(jié)束該測(cè)試動(dòng)作，反之，當(dāng)測(cè)試電流I_t高于該預(yù)定電流時(shí)，反或柵快閃存儲(chǔ)器區(qū)塊300重新執(zhí)行該寫入動(dòng)作。

在一些實(shí)施例中，通過(guò)多快閃存儲(chǔ)器區(qū)塊200所構(gòu)成的快閃存儲(chǔ)器，或通過(guò)多反或柵快閃存儲(chǔ)器區(qū)塊300所構(gòu)成的反或柵快閃存儲(chǔ)器，該反或柵快閃存儲(chǔ)器或快閃存儲(chǔ)器的多參考位準(zhǔn)線皆連接至一相同電壓位準(zhǔn)。

圖4是依據(jù)本發(fā)明一實(shí)施例的增進(jìn)快閃存儲(chǔ)器可靠性的方法流程圖400。在步驟401中，一快閃存儲(chǔ)器單元的一晶體管的一控制柵耦接一第一開啟電壓；該晶體管的一第一源/漏極耦接一第一電壓；以及該晶體管的一第二源/漏極耦接一第二電壓，藉此執(zhí)行一寫入動(dòng)作，其中該第一電壓大于該第二電壓。在步驟402中，該控制柵耦接一第二開啟電壓；該第一源/漏極耦接一第三電壓；以及該第二源/漏極耦接一第四電壓，藉此執(zhí)行一測(cè)試動(dòng)作并產(chǎn)生一測(cè)試電流，其中該第四電壓大于該第三電壓且該第一開啟電壓大于該第二開啟電壓。在步驟403中，若該測(cè)試電流大于一預(yù)定電流量，回到步驟401；若該測(cè)試電流小于該預(yù)定電流量，進(jìn)入到步驟404。流程圖400結(jié)束于步驟404。

本發(fā)明雖以較佳實(shí)施例揭露如上，然其并非用以限定本發(fā)明的范圍，任何熟習(xí)此項(xiàng)技藝者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可做些許的更動(dòng)與潤(rùn)飾，因此本發(fā)明的保護(hù)范圍當(dāng)視申請(qǐng)專利范圍所界定者為準(zhǔn)。