專利名稱：存儲器及其存儲陣列、訪問控制方法和訪問控制電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體制造領(lǐng)域，特別是涉及一種存儲器及其存儲陣列、訪問控制方法和訪問控制電路。
背景技術(shù)：
電可擦可編程只讀存儲器，也稱EEPROM存儲器(EEPROM，Electrically ErasableProgrammable Read-Only Memory)是一種掉電后數(shù)據(jù)不丟失的半導(dǎo)體存儲器。EEPROM存儲器可以一次對至少一個字節(jié)(Byte)進(jìn)行擦除。EEPROM存儲器包括EEPROM存儲單元，如圖1所示的一種EEPROM存儲單元，包括兩個對稱分布的第一存儲位及第二存儲位；其中，第一存儲位包括第一位線電極101、第一控制柵極103、第一浮柵105以及所述第一浮柵105下方的第一溝道區(qū)107 ;第二存儲位包括第二位線電極109、第二控制柵極111，第二浮柵113以及所述第二浮柵113下方的第二溝道區(qū)115 ;此外，所述存儲單元還包含有位于第一溝道區(qū)107及第二溝道區(qū)115間的中間溝道區(qū)117，以及所述第一控制柵極103、第二控制柵極111與中間溝道區(qū)117上的中間電極119。多個上述存儲單元矩陣排布形成電可擦可編程只讀存儲器的存儲陣列，其中，每一存儲單元的控制柵極、中間電極和位線電極分別連接于控制柵線、字線和位線，并通過所述控制柵線、字線和位線在存儲單元的各個電極上加載不同的驅(qū)動電壓，實(shí)現(xiàn)對所述第一存儲位或第二存儲位的訪問?，F(xiàn)有技術(shù)中的一種電可擦可編程只讀存儲器，參見圖2。圖2所示的電可擦可編程只讀存儲器的存儲陣列的部分結(jié)構(gòu)，圖2的存儲陣列包括多個字節(jié)單元、為各存儲單元提供驅(qū)動電壓的多條位線(包括位線BL O、BL1、...、BL7 BL9、…)、字線(包括字線WL1、WL2、…、WLm)及控制柵線(包括控制柵線CGl CG4、…、CG2m_l、CG2m)。結(jié)合圖1所述存儲單元的結(jié)構(gòu)特征，可知該存儲陣列包括:多個字節(jié)單元，字節(jié)單元包括若干存儲單元，比如，圖2中，存儲單元M11、M12、…、M17、M18構(gòu)成了第一字節(jié)單元，存儲單元M19、M110、…構(gòu)成了第二字節(jié)單元，存儲單元M21、M22、…、M27、M28構(gòu)成了第三字節(jié)單元。多條位線,每一存儲單元連接兩條相鄰的位線,每一存儲單元所連接的位線包括第一位線和第二位線，可設(shè)第一位線作漏極線，第二位線作源極線，存儲單元與漏極線相連的第一位線電極相應(yīng)為第一存儲位的漏極，與源極線相連的第二位線電極相應(yīng)為第二存儲位的源極。比如圖2中，存儲單元M11，其所連接的第一位線為BL1，第二位線為BL0。多條控制柵線，每一存儲單元連接兩條相鄰的控制柵線，存儲單元所連接的控制柵線包括第一控制柵線與第二控制柵線，各字節(jié)單元中各存儲單元的第一控制柵極共連同一條第一控制柵線，各字節(jié)單元中各存儲單元的第二控制柵極共連同一條第二控制柵線。如圖2所示，第一字節(jié)單元中各存儲單元的第一控制柵極共連第一控制柵線CG1，第二控制柵極共連第二控制柵線CG2。多條字線，各字節(jié)單元中各存儲單元的中間電極共用一條字線。如圖2所示，第一字節(jié)單元中各存儲單元的中間電極共用字線WLl。開關(guān)陣列，包括多個分別與相應(yīng)控制柵線連接的控制柵線控制開關(guān)和多個分別與相應(yīng)字線連接的字線控制開關(guān)。如圖2中可知，第一字節(jié)單元的第一控制柵線CGl與控制柵線控制開關(guān)Kl相連，第一字節(jié)單元的第二控制柵線CG2與控制柵線控制開關(guān)K3相連，第一字節(jié)單元的字線WLl與字線控制開關(guān)K2相連，類似的，控制柵線CG3、CG4、…、CG2m_l、CG2m、字線WL2、…、WLm對應(yīng)地與控制開關(guān)K4 K6、…、K3m_2 K3m相連。由于每個字節(jié)單元的控制柵線及字線是與其他字節(jié)單元分別控制的，在控制柵線延伸方向或字線延伸方向上相鄰的字節(jié)單元之間設(shè)置有若干控制每個字節(jié)單元的控制柵線及字線的控制開關(guān)，比如第一字節(jié)單元與第二字節(jié)單元之間設(shè)置有控制第二字節(jié)單元控制柵線與字線的控制開關(guān)k。然而，開關(guān)陣列中的各控制開關(guān)是需要占用一定芯片面積的，這導(dǎo)致存儲器各字節(jié)單元之間的間隔距離(如圖2第一字節(jié)單元與第二字節(jié)單元之間的間隔距離D)較大，不利于芯片體積縮小化的趨勢。

發(fā)明內(nèi)容
本發(fā)明技術(shù)方案所解決的技術(shù)問題是:如何減小存儲器各字節(jié)單元之間的間隔距離。為了解決上述技術(shù)問題，本發(fā)明技術(shù)方案提供了一種存儲陣列，包括:
多個字節(jié)單元，所述字節(jié)單元包括多個存儲單元，所述存儲單元包括第一存儲位、第二存儲位及所述第一存儲位與第二存儲位共用的中間電極；所有存儲單元按行和列排布；多條位線，各存儲單元連接相鄰的兩條位線；多條控制柵線，同一字節(jié)單元中各存儲單元的第一存儲位和第二存儲位的控制柵極共用一條控制柵線；多條字線，同一行存儲單元的中間電極共用一條字線?？蛇x的，所述多條位線包括間隔排布的第一位線與第二位線，在行上相鄰的存儲單元共用所述第一位線或第二位線，在列上相鄰的存儲單元共用所述第一位線和第二位線?？蛇x的，屬于同一存儲塊的存儲單元的第一存儲位和第二存儲位的控制柵極共用一條控制柵線，所述存儲塊包括多個字節(jié)單元。為了解決上述技術(shù)問題，本發(fā)明技術(shù)方案還提供了一種上述存儲陣列的訪問控制方法，包括執(zhí)行下述步驟以擦除目標(biāo)字節(jié)單元中各存儲單元內(nèi)的數(shù)據(jù):加載第一字線電壓至與目標(biāo)字節(jié)單元中各存儲單元連接的字線，對其他字線置零；加載第一控制電壓至與所述目標(biāo)字節(jié)單元中各存儲單元連接的控制柵線，對其他控制柵線加載第二控制電壓，所述第一控制電壓低于零電位，所述第二控制電壓高于零電位；分別對與所述目標(biāo)字節(jié)單元中各存儲單元連接的兩條位線置零，對其他位線加載第一位線電壓。
可選的，所述第一字線電壓的取值范圍為6V 9V;所述第一控制電壓的取值范圍為-8V -6V，所述第二控制電壓的取值范圍為6V 8V ;所述第一位線電壓的取值范圍為4V 6V?？蛇x的，上述存儲陣列的訪問控制方法，還包括執(zhí)行下述步驟以對目標(biāo)存儲單元進(jìn)行編程:加載第二字線電壓至與目標(biāo)存儲單元連接的字線，對其他字線置零；加載第三控制電壓至與目標(biāo)存儲單元連接的控制柵線，對其他控制柵線置零；分別加載第二位線電壓至與目標(biāo)存儲單元一個存儲位連接的位線、第三位線電壓至與目標(biāo)存儲單元另一個存儲位連接的位線、第四位線電壓至其他位線，使目標(biāo)存儲單元的兩條位線之間形成電流?？蛇x的，上述存儲陣列的訪問控制方法，還包括執(zhí)行下述步驟以對目標(biāo)存儲單元進(jìn)行讀取:加載第三字線電壓至與目標(biāo)存儲單元連接的字線，對其他字線置零；對所述多條控制柵線置零；
·
加載第五位線電壓至與目標(biāo)存儲單元一個存儲位連接的位線，對與目標(biāo)存儲單元另一個存儲位連接的位線及其他位線置零。為了解決上述技術(shù)問題，本發(fā)明技術(shù)方案還提供了一種上述存儲陣列的訪問控制電路，包括:字線控制單元，用于在對目標(biāo)字節(jié)單元中各存儲單元執(zhí)行數(shù)據(jù)擦除時，加載第一字線電壓至與所述目標(biāo)字節(jié)單元各存儲單元連接的字線，對其他字線置零；控制柵線控制單元，用于在對目標(biāo)字節(jié)單元中各存儲單元執(zhí)行數(shù)據(jù)擦除時，加載第一控制電壓至與所述目標(biāo)字節(jié)單元中各存儲單元連接的控制柵線，對其他控制柵線加載第二控制電壓，所述第一控制電壓低于零電位，所述第二控制電壓高于零電位；位線控制單元，用于在對目標(biāo)字節(jié)單元中各存儲單元執(zhí)行數(shù)據(jù)擦除時，對與所述目標(biāo)字節(jié)單元中各存儲單元連接的兩條位線置零，對其他位線加載第一位線電壓?？蛇x的，所述字線控制單元包括多個分別與相應(yīng)字線連接的字線控制開關(guān)?？蛇x的，所述控制柵線控制單元包括多個分別與相應(yīng)控制柵線連接的控制柵線控制開關(guān)。為了解決上述技術(shù)問題，本發(fā)明技術(shù)方案還提供了一種電可擦可編程只讀存儲器，包括上述存儲陣列和上述存儲陣列的訪問控制電路。本發(fā)明技術(shù)方案至少包括如下有益效果:提供了一種存儲陣列結(jié)構(gòu)，將屬于同一字節(jié)單元中各存儲單元的兩個存儲位的控制柵極用一條控制柵線進(jìn)行連接、將屬于同一行存儲單元的中間電極用一條字線進(jìn)行連接，避免在存儲陣列的各字節(jié)單元之間設(shè)置開關(guān)，從而使存儲陣列各字節(jié)單元之間的間隔距離大大縮小，達(dá)到提高存儲陣列內(nèi)字節(jié)單元密度的目的，進(jìn)一步提高了存儲效率。提供了一種針對本發(fā)明技術(shù)方案存儲陣列的訪問控制方法，給出了能夠避免對其他非目標(biāo)字節(jié)單元或非目標(biāo)存儲單元干擾的訪問控制方式，并在其可選方案中給出了對存儲陣列各控制線加載驅(qū)動電壓的最佳實(shí)施方式，有效避免其他列或行上的字節(jié)單元或存儲單元對目標(biāo)字節(jié)單元或存儲單元在列或行上的串?dāng)_，進(jìn)一步改善存儲陣列的數(shù)據(jù)擦除、編程及讀取的質(zhì)量。另一方面，還提供了一種本發(fā)明技術(shù)方案存儲陣列的訪問控制電路，包括為所述字線提供驅(qū)動電壓的字線控制單元及為控制柵線提供驅(qū)動電壓的控制柵線控制單元，由于本發(fā)明技術(shù)方案存儲陣列中字線和控制柵線的數(shù)目較現(xiàn)有技術(shù)被大大減少了，字線控制單元與控制柵線控制單元連接相應(yīng)字線和控制柵線的控制端口數(shù)目相應(yīng)減少，這進(jìn)一步有利于存儲器體積的縮小化趨勢。


圖1為一種電可擦可編程只讀存儲器存儲單元的剖面結(jié)構(gòu)示意圖；圖2為現(xiàn)有技術(shù)一種電可擦可編程只讀存儲器存儲陣列的結(jié)構(gòu)示意圖；圖3為本發(fā)明技術(shù)方案的一種存儲陣列的結(jié)構(gòu)示意圖；圖4為本發(fā)明技術(shù)方案的一種存儲陣列與其外圍訪問控制電路的結(jié)構(gòu)示意圖；圖5為本發(fā)明技術(shù)方案的一種存儲陣列的訪問控制方法的流程示意圖。
具體實(shí)施例方式從圖2可知，現(xiàn)有技術(shù)的電可擦可編程只讀存儲器是通過控制包括存儲陣列各字節(jié)單元之間設(shè)置的控制開關(guān)的開關(guān)陣列來控制加載到相應(yīng)字線或控制柵線上的電信號的，發(fā)明人分析:存儲器各字節(jié)單元之間的間隔距離之所以較大，主要是因?yàn)樵诖鎯ζ鞲髯止?jié)單元之間設(shè)置了一定數(shù)目的控制開關(guān)，這使得存儲器各字節(jié)單元之間的間隔距離無法進(jìn)一步縮小，如圖2中第一字節(jié)單元(包括存儲單元M11、M12、...、M17、M18)與第二字節(jié)單元(包括存儲單元M19、M110、…)之間存在控制開關(guān)k。發(fā)明人想到，如果可以避免在各字節(jié)單元之間設(shè)置控制開關(guān)，即使存儲陣列中不包括控制開關(guān)，而僅通過外圍控制電路來控制存儲陣列，那么，應(yīng)當(dāng)能夠成·功減小存儲陣列各字節(jié)陣列之間的間隔距離、乃至縮小存儲器所占用的芯片面積?；谏鲜黾夹g(shù)原理，下面結(jié)合附圖和實(shí)施例對本發(fā)明的具體實(shí)施方式
做詳細(xì)的說明。在下面的描述中闡述了很多具體細(xì)節(jié)以便于充分理解本發(fā)明，但是本發(fā)明還可以采用其他不同于在此描述的其它方式來實(shí)施，因此本發(fā)明不受下面公開的具體實(shí)施例的限制。實(shí)施例1本實(shí)施例提供了一種存儲陣列，如圖3所示，包括:多個字節(jié)單元，所述字節(jié)單元包括多個存儲單元。本實(shí)施例所述的存儲陣列包括呈行和列矩陣排列的各字節(jié)單元，這里，行和列是相對的概念，可以互換。如圖3中，設(shè)由存儲單元mil、ml2、…、ml7、ml8組成的字節(jié)單元為目標(biāo)字節(jié)單元，與目標(biāo)字節(jié)單元在同一行上相鄰的是由存儲單元ml9、mll0、…組成的字節(jié)單元，與目標(biāo)字節(jié)單元在同一列上相鄰的是由存儲單元m21、m22、…、m27、m28組成的字節(jié)單元，本實(shí)施例設(shè)與目標(biāo)字節(jié)單元在同一行上相鄰的字節(jié)單元為行字節(jié)單元，與目標(biāo)字節(jié)單元在同一列上相鄰的字節(jié)單元為列字節(jié)單元。字節(jié)單元所包括的多個存儲單元均包括第一存儲位、第二存儲位及所述第一存儲位與第二存儲位共用的中間電極；所有存儲單元對應(yīng)按行和列排布；存儲單元的具體結(jié)構(gòu)可參加圖1及背景技術(shù)部分的描述，此處不再贅述。
本實(shí)施例的存儲陣列還包括多條位線(包括位線blO、bll、…、bl7 bl9、…)，
各存儲單元連接相鄰的兩條位線。每一存儲單元所連接的位線包括間隔排布的第一位線和第二位線，第一位線也可作漏極線，第二位線也可作源極線，當(dāng)然，由于第一位線與第二位線是相對的概念，在其他實(shí)施例中可設(shè)置第一位線為源極線，第二位線為漏極線。在本實(shí)施例中存儲單元與漏極線相連的第一位線電極相應(yīng)為第一存儲位的漏極，與源極線相連的第二位線電極相應(yīng)為第二存儲位的源極。比如圖3中，存儲單元mil，其所連接的第一位線為bll，第二位線為blO。除此之外，從圖3還可知，在行上相鄰的存儲單元共用所述第一位線或第二位線，在列上相鄰的存儲單元共用所述第一位線和第二位線，如存儲單元mil與存儲單元m21是在列上相鄰的存儲單元，二者分別與第一位線bll和第二位線為blO相連，即存儲單元ml I與存儲單元m21共用第一位線bll和第二位線為blO ;而存儲單元mil與存儲單元ml2是在行上相鄰的存儲單元，其中，存儲單元mil與第一位線bll和第二位線blO相連,存儲單元ml2與第一位線bll和第二位線bl2 (第二位線bl2圖中未標(biāo)出)相連，二者共用第一位線bll。本實(shí)施例的存儲陣列還包括多條控制柵線(包括控制柵線cgl、cg2、…)，同一字節(jié)單元中各存儲單元的第一存儲位和第二存儲位的控制柵極共用一條控制柵線。存儲單元的第一存儲位和第二存儲位的控制柵極共用一條控制柵線的具體實(shí)施方式
可以采用如圖3所示的這種連接方式，這種連接方式是基于現(xiàn)有技術(shù)的第一控制柵線與第二控制柵線的(第一控制柵線與第二控制柵線的具體描述可參見圖2及背景技術(shù))，圖3所示的這種連接方式可以直接在現(xiàn)有技術(shù)的基礎(chǔ)上進(jìn)行改進(jìn)，簡化了產(chǎn)品的設(shè)計，能夠?qū)崿F(xiàn)普適性。在本實(shí)施例中，各字節(jié)單元中各存儲單元的第一控制柵極或第二控制柵極共連同一條子控制柵線(子控制柵線Cl C4、…、C2m-1、C2m)，而同一字節(jié)單元的兩條子控制柵線與該字節(jié)單元的控制柵極相連接，由此實(shí)現(xiàn)同一字節(jié)單元中各存儲單元的第一存儲位和第二存儲位的控制柵極共用一條控制柵線的結(jié)構(gòu)。

如圖3所示，目標(biāo)字節(jié)單元中各存儲單元的第一控制柵極共連一條子控制柵線Cl，目標(biāo)字節(jié)單元中各存儲單元的第二控制柵極共連另一條子控制柵線C2。而子控制柵線Cl、子控制柵線C2分別與目標(biāo)字節(jié)單元的控制柵線cgl相連接。在本實(shí)施例中，還可以設(shè)置:屬于同一存儲塊的存儲單元的第一存儲位和第二存儲位的控制柵極共用一條控制柵線，這里，所述存儲塊同時包括多個字節(jié)單元。如圖3所示，結(jié)合圖4，圖4是包括若干存儲塊的存儲陣列及該存儲陣列外圍訪問控制電路的結(jié)構(gòu)示意圖，包括矩陣排布的存儲塊11、21、->ln,2n,…。設(shè)定存儲塊11是由目標(biāo)字節(jié)單元和與目標(biāo)字節(jié)單元同列的m個字節(jié)單元構(gòu)成的，存儲塊11內(nèi)與其各存儲單元對應(yīng)控制柵極連接的子控制柵線Cl C4、…、C2m-l、C2m分別與該存儲塊11的控制柵線cgl相連接。本實(shí)施例的存儲陣列還包括多條字線(包括字線wll、《12、…、wlm)，同一行存儲單元的中間電極共用一條字線。如圖3所示，目標(biāo)字節(jié)單元及與目標(biāo)字節(jié)單元同一行上的其他字節(jié)單元(包括行字節(jié)單元)中各存儲單元的中間電極共用字線wll ;列字節(jié)單元則與其同行的其他字節(jié)單元中各存儲單元的中間電極共用字線wl2。相較于圖2現(xiàn)有技術(shù)的存儲陣列，本實(shí)施例的存儲陣列的各字節(jié)單元之間不包含控制開關(guān)，能夠使存儲陣列各字節(jié)單元之間的間隔距離大大縮小，具體可以參考圖3。圖3中，由于目標(biāo)字節(jié)單元與行字節(jié)單元之間沒有控制開關(guān)，目標(biāo)字節(jié)單元與行字節(jié)單元之間的間隔距離d相較于圖2的第一字節(jié)單元與第二字節(jié)單元之間的間隔距離D，有d〈D的效果。本實(shí)施例的技術(shù)方案能夠提高存儲陣列內(nèi)字節(jié)單元密度，進(jìn)一步提高了存儲效率。實(shí)施例2對應(yīng)于實(shí)施例1的存儲陣列，本實(shí)施例提供了一種存儲陣列的訪問控制方法，包括執(zhí)行如圖5所示的步驟以擦除目標(biāo)字節(jié)單元中各存儲單元內(nèi)的數(shù)據(jù):步驟S101，加載第一字線電壓至與目標(biāo)字節(jié)單元中各存儲單元連接的字線，對其
他字線置零。所示第一字線電壓的取值范圍可以是6V 9V，結(jié)合圖1，對第一字線加載的第一字線電壓使目標(biāo)字節(jié)單元中各存儲單元的中間電極充電至一高驅(qū)動電壓，使中間電極119和浮柵(第一浮柵105或第二浮柵113)之間產(chǎn)生一個高電場,該高電場能夠?qū)?yīng)第一存儲位的第一浮柵105或?qū)?yīng)第二存儲位的第二浮柵113內(nèi)的電子移出。對其他字線置零可以防止各字節(jié)單元存儲單元之間的串?dāng)_。步驟S102，加載第一控制電壓至與所述目標(biāo)字節(jié)單元中各存儲單元連接的控制柵線，對其他控制柵線加載第二控制電壓，所述第一控制電壓低于零電位，所述第二控制電壓高于零電位。所述第一控制電壓的取值范圍可以為-8V -6V，所述第二控制電壓的取值范圍可以為6V 8V。對目標(biāo)字節(jié)單元中各存儲單元連接的控制柵線加載第一控制電壓是為了使對應(yīng)存儲位的浮柵上的電勢變低，從而增加浮柵和字線上的電場以實(shí)現(xiàn)浮柵上電子的有效移出。而對其他非進(jìn)行擦除的字節(jié)單元的控制柵線提供一個高于零電位的控制電壓，是為了進(jìn)一步防止各字節(jié)單元存儲單元之間的串?dāng)_。步驟S103，分別對與所述目標(biāo)字節(jié)單元各存儲單元連接的兩條位線置零，對其他位線加載第一位線電 壓。對與所述目標(biāo)字節(jié)單元各存儲單元連接的兩條位線置零是為了使第一浮柵105與第一位線電極101之間、第二浮柵113與第二位線電極109之間的電場壓差最大(參考圖1)，便于浮柵上電子積累與移出，進(jìn)一步提高實(shí)現(xiàn)擦除操作的有效性。所述第一位線電壓的取值范圍為4V 6V，也是為了防止各字節(jié)單元存儲單元之間的串?dāng)_，因此選擇用一比較高的電位，使浮柵與位線電極之間的電場壓差較弱，不易在浮柵上積累電子。本實(shí)施例的存儲陣列的訪問控制方法，還包括執(zhí)行下述步驟以對目標(biāo)存儲單元進(jìn)行編程:加載第二字線電壓至與目標(biāo)存儲單元連接的字線，對其他字線置零；加載第三控制電壓至與目標(biāo)存儲單元連接的控制柵線，對其他控制柵線置零；分別加載第二位線電壓至與目標(biāo)存儲單元一個存儲位連接的位線、第三位線電壓至與目標(biāo)存儲單元另一個存儲位連接的位線、第四位線電壓至其他位線，使目標(biāo)存儲單元的兩條位線之間形成電流。所述第二字線電壓的取值范圍為IV 2V ;所述第三控制電壓的取值范圍為6V 8V;所述第二位線電壓的取值范圍為4V 6V，所述第三位線電壓的取值范圍為0.1V
0.4V ;所述第四位線電壓的取值范圍為2V 3V。更進(jìn)一步地，所述第二字線電壓的取值為1.6V。本實(shí)施例的存儲陣列的訪問控制方法，還包括執(zhí)行下述步驟以對目標(biāo)存儲單元進(jìn)行讀取:加載第三字線電壓至與目標(biāo)存儲單元連接的字線，對其他字線置零；對所述多條控制柵線置零；加載第五位線電壓至與目標(biāo)存儲單元一個存儲位連接的位線，對與目標(biāo)存儲單元另一個存儲位連接的位線及其他位線置零。所述第三字線電壓的取值范圍為2V 5V;所述第五位線電壓的取值范圍為
0.6V IV。需要說明的是，上述各電壓的取值范圍并不限于實(shí)施例所述，本領(lǐng)域技術(shù)人員可以理解，其可以根據(jù)實(shí)際設(shè)計需求和電路結(jié)構(gòu)而相應(yīng)設(shè)定。實(shí)施例3 一種對應(yīng)于實(shí)施例2的存儲陣列的訪問控制電路，如圖4所示。圖4是包括若干存儲塊的存儲陣列及其訪問控制電路的結(jié)構(gòu)示意圖，包括矩陣排布的存儲塊11、21、…、In、2n、…。各存儲塊及其訪問控制電路的結(jié)構(gòu)相類似(下面的例子均以存儲塊11為例)。本實(shí)施例存儲陣列的訪問控制電路包括:字線控制單元1，用于在對目標(biāo)字節(jié)單元中各存儲單元執(zhí)行數(shù)據(jù)擦除時，加載第一字線電壓至與所述目標(biāo)字節(jié)單元各存儲單元連接的字線，對其他字線置零。字線控制單元
I包括多個分別與相應(yīng)字線連接的字線控制開關(guān)，參見圖4，字線控制單元I包括與存儲塊11中對應(yīng)的字線wll、wl2、…、wlm連接的字線控制開關(guān)kl、k2、…、km。字線控制單元I還包括控制各字線控制開關(guān)導(dǎo)通或關(guān)閉的第一控制單元101，第一控制單元101所控制的字線控制開關(guān)包括字線控制開關(guān)kl、k2、…、km。字線控制單元1，還用于在對目標(biāo)存儲單元進(jìn)行編程時，加載第二字線電壓至與目標(biāo)存儲單元連接的字線，對其他字線置零；還用于在對目標(biāo)存儲單元進(jìn)行讀取時，加載第三字線電壓至與目標(biāo)存儲單元連接的字線，對其他字線置零?？刂茤啪€控制單元2，用于在對目標(biāo)字節(jié)單元中各存儲單元執(zhí)行數(shù)據(jù)擦除時，加載第一控制電壓至與所述目標(biāo)字節(jié)單元中各存儲單元連接的控制柵線，對其他控制柵線加載第二控制電壓，所述第一控制電壓低于零電位，所述第二控制電壓高于零電位。控制柵線控制單元2包括多個分別與相應(yīng)控制柵線連接的控制柵線控制開關(guān)。參見圖4，控制柵線控制開關(guān)包括與存儲塊11中的控制柵線cgl連接的控制柵線控制開關(guān)kcl及與存儲塊21中的控制柵線cg2連接的控制柵線控制開關(guān)kc2。控制柵線控制單元2還包括控制各控制柵線控制開關(guān)導(dǎo)通或關(guān)閉的第二控制單元201，第二控制單元201所控制的控制柵線控制開關(guān)包括控制柵線控制開關(guān)kcl及控制柵線控制開關(guān)kc2?？刂茤啪€控制單元2，還用于在對目標(biāo)存儲單元進(jìn)行編程時，加載第三控制電壓至與目標(biāo)存儲單元連接的控制柵線，對其他控制柵線置零；還用于在對目標(biāo)存儲單元進(jìn)行讀取時，對所述多條控制柵線置零。位線控制單元(圖4中未標(biāo)出)，用于在對目標(biāo)字節(jié)單元中各存儲單元執(zhí)行數(shù)據(jù)擦除時，對與所述目標(biāo)字節(jié)單元中各存儲單元連接的兩條位線置零，對其他位線加載第一位線電壓。位線控制單元還用于在對目標(biāo)存儲單元進(jìn)行編程時，分別加載第二位線電壓至與目標(biāo)存儲單元一個存儲位連接的位線、第三位線電壓至與目標(biāo)存儲單元另一個存儲位連接的位線、第四位線電壓至其他位線，使目標(biāo)存儲單元的兩條位線之間形成電流；還用于在對目標(biāo)存儲單元進(jìn)行讀取時，加載第五位線電壓至與目標(biāo)存儲單元一個存儲位連接的位線，對與目標(biāo)存儲單元另一個存儲位連接的位線及其他位線置零。實(shí)施例4本實(shí)施例提供了一種可編程只讀存儲器，包括實(shí)施例1的存儲陣列和實(shí)施例3的存儲陣列的訪問控制電路，其中，實(shí)施例3的訪問控制電路可以是該存儲陣列的外圍驅(qū)動電路的一部分。本發(fā)明雖然已以較佳實(shí)施例公開如上，但其并不是用來限定本發(fā)明，任何本領(lǐng)域技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，都可以利用上述揭示的方法和技術(shù)內(nèi)容對本發(fā)明技術(shù)方案做出可能的變動和修改，因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對以上 實(shí)施例所作的任何簡單修改、等同變化及修飾，均屬于本發(fā)明技術(shù)方案的保護(hù)范圍。
權(quán)利要求
1.一種存儲陣列，其特征在于，包括: 多個字節(jié)單元，所述字節(jié)單元包括多個存儲單元，所述存儲單元包括第一存儲位、第二存儲位及所述第一存儲位與第二存儲位共用的中間電極；所有存儲單元按行和列排布； 多條位線，各存儲單元連接相鄰的兩條位線； 多條控制柵線，同一字節(jié)單元中各存儲單元的第一存儲位和第二存儲位的控制柵極共用一條控制柵線； 多條字線，同一行存儲單元的中間電極共用一條字線。
2.如權(quán)利要求1所述的存儲陣列，其特征在于，所述多條位線包括間隔排布的第一位線與第二位線，在行上相鄰的存儲單元共用所述第一位線或第二位線，在列上相鄰的存儲單元共用所述第一位線和第二位線。
3.如權(quán)利要求1所述的存儲陣列，其特征在于，屬于同一存儲塊的存儲單元的第一存儲位和第二存儲位的控制柵極共用一條控制柵線，所述存儲塊包括多個字節(jié)單元。
4.一種權(quán)利要求1 3任一項(xiàng)所述的存儲陣列的訪問控制方法，其特征在于，包括執(zhí)行下述步驟以擦除目標(biāo)字節(jié)單元中各存儲單元內(nèi)的數(shù)據(jù): 加載第一字線電壓至與目標(biāo)字節(jié)單元中各存儲單元連接的字線，對其他字線置零； 加載第一控制電壓至與所述目標(biāo)字節(jié)單元中各存儲單元連接的控制柵線，對其他控制柵線加載第二控制電壓，所述第一控制電壓低于零電位，所述第二控制電壓高于零電位；分別對與所述目標(biāo)字節(jié)單元中各存儲單元連接的兩條位線置零，對其他位線加載第一位線電壓。
5.如權(quán)利要求4所述的存儲陣列的訪問控制方法，其特征在于，所述第一字線電壓的取值范圍為6V 9V ;所述第一控制電壓的取值范圍為-8V -6V，所述第二控制電壓的取值范圍為6V 8V ;所述第一位線電壓的取值范圍為4V 6V。
6.如權(quán)利要求4所述的存儲陣列的訪問控制方法，其特征在于，還包括執(zhí)行下述步驟以對目標(biāo)存儲單元進(jìn)行編程: 加載第二字線電壓至與目標(biāo)存儲單元連接的字線，對其他字線置零； 加載第三控制電壓至與目標(biāo)存儲單元連接的控制柵線，對其他控制柵線置零； 分別加載第二位線電壓至與目標(biāo)存儲單元一個存儲位連接的位線、第三位線電壓至與目標(biāo)存儲單元另一個存儲位連接的位線、第四位線電壓至其他位線，使目標(biāo)存儲單元的兩條位線之間形成電流。
7.如權(quán)利要求6所述的存儲陣列的訪問控制方法，其特征在于，所述第二字線電壓的取值范圍為IV 2V ;所述第三控制電壓的取值范圍為6V 8V ;所述第二位線電壓的取值范圍為4V 6V，所述第三位線電壓的取值范圍為0.1V 0.4V ;所述第四位線電壓的取值范圍為2V 3V。
8.如權(quán)利要求7所述的存儲陣列的訪問控制方法，其特征在于，所述第二字線電壓的取值為1.6V。
9.如權(quán)利要求4所述的存儲陣列的訪問控制方法，其特征在于，還包括執(zhí)行下述步驟以對目標(biāo)存儲單元進(jìn)行讀取: 加載第三字線電壓至與目標(biāo)存儲單元連接的字線，對其他字線置零； 對所述多條控制柵線置零；加載第五位線電壓至與目標(biāo)存儲單元一個存儲位連接的位線，對與目標(biāo)存儲單元另一個存儲位連接的位線及其他位線置零。
10.如權(quán)利要求9所述的存儲陣列的訪問控制方法，其特征在于，所述第三字線電壓的取值范圍為2V 5V ;所述第五位線電壓的取值范圍為0.6V IV。
11.一種權(quán)利要求1 3任一項(xiàng)所述的存儲陣列的訪問控制電路，其特征在于，包括: 字線控制單元，用于在對目標(biāo)字節(jié)單元中各存儲單元執(zhí)行數(shù)據(jù)擦除時，加載第一字線電壓至與所述目標(biāo)字節(jié)單元各存儲單元連接的字線，對其他字線置零； 控制柵線控制單元，用于在對目標(biāo)字節(jié)單元中各存儲單元執(zhí)行數(shù)據(jù)擦除時，加載第一控制電壓至與所述目標(biāo)字節(jié)單元中各存儲單元連接的控制柵線，對其他控制柵線加載第二控制電壓，所述第一控制電壓低于零電位，所述第二控制電壓高于零電位； 位線控制單元，用于在對目標(biāo)字節(jié)單元中各存儲單元執(zhí)行數(shù)據(jù)擦除時，對與所述目標(biāo)字節(jié)單元中各存儲單元連接的兩條位線置零，對其他位線加載第一位線電壓。
12.如權(quán)利要求11所述的存儲陣列的訪問控制電路，其特征在于，所述字線控制單元包括多個分別與相應(yīng)字線連接的字線控制開關(guān)。
13.如權(quán)利要求11所述的存儲陣列的訪問控制電路，其特征在于，所述控制柵線控制單元包括多個分別與相應(yīng)控制柵線連接的控制柵線控制開關(guān)。
14.一種電可擦可編程只讀存儲器，其特征在于，包括權(quán)利要求1 3任一項(xiàng)所述的存儲陣列和權(quán)利要求11 13任一項(xiàng)所述的存儲陣列的訪問控制電路。
全文摘要
本發(fā)明涉及一種存儲器及其存儲陣列、訪問控制方法和訪問控制電路。所述存儲陣列，包括多個字節(jié)單元、多條位線、控制柵線及字線，同一字節(jié)單元中各存儲單元的第一存儲位和第二存儲位的控制柵極共用一條控制柵線，同一行存儲單元的中間電極共用一條字線。所述存儲陣列的訪問控制方法包括執(zhí)行下述步驟以擦除目標(biāo)字節(jié)各存儲單元內(nèi)的數(shù)據(jù)加載第一控制電壓至與所述目標(biāo)字節(jié)單元中各存儲單元連接的控制柵線，對其他控制柵線加載第二控制電壓，所述第一控制電壓低于零電位，所述第二控制電壓高于零電位；分別對與所述目標(biāo)字節(jié)單元各存儲單元連接的兩條位線置零，對其他位線加載第一位線電壓。本發(fā)明技術(shù)方案能夠減小存儲器各字節(jié)單元之間的間隔距離。
文檔編號G11C16/06GK103236269SQ201310095400
公開日2013年8月7日 申請日期2013年3月22日 優(yōu)先權(quán)日2013年3月22日
發(fā)明者楊光軍, 顧靖 申請人:上海宏力半導(dǎo)體制造有限公司