專利名稱：一種用于dram修復(fù)測(cè)試的數(shù)據(jù)壓縮輸出方法
技術(shù)領(lǐng)域：
本發(fā)明屬于芯片設(shè)計(jì)領(lǐng)域，涉及一種用于DRAM修復(fù)測(cè)試的數(shù)據(jù)壓縮輸出方法。
背景技術(shù)：
DRAM的最基本單元是由成千上萬(wàn)的cell單元(每一個(gè)單元稱之為bit)組成，而目前沒有任何一種工藝能夠保證所有的cell單元都是正確的，因此在前端測(cè)試中一旦發(fā)現(xiàn)某個(gè)單元有問(wèn)題，我們利用冗余的單元對(duì)壞掉的單元進(jìn)行修復(fù)；參見圖1，對(duì)內(nèi)存進(jìn)行讀寫操作的時(shí)候，字線WL以及位線CSL會(huì)被激活，其所對(duì)應(yīng)得cell單元?jiǎng)t被激活；每一根位線CSL及字線WL的交點(diǎn)對(duì)應(yīng)的是8個(gè)cell單元；以DDR2X16的芯片為例，每次讀寫為64個(gè)bit，則需要激活I(lǐng)根WL以及8個(gè)CSL，共8個(gè)交點(diǎn)，對(duì)應(yīng)的是64個(gè)cell單元；參見圖2，每一個(gè)cel l的測(cè)試結(jié)果信息都需要被記錄下來(lái)；對(duì)于內(nèi)存測(cè)試常用的Advantest T5377而言,每個(gè)時(shí)鐘周期只能讀出I位bit ;因此記錄下這64bit信息,需要16個(gè)機(jī)臺(tái)的channel以及2個(gè)時(shí)鐘周期；在此種方式下，每個(gè)芯片需要連接16個(gè)IO通道，4個(gè)周期方能滿足我們讀出64個(gè)bit的需求；機(jī)臺(tái)所能提供的IO通道是有限的，以Advantest T5377為例，它有1280個(gè)IO通道，如果每個(gè)芯片需要連接16個(gè)IO通道，則最多只能同時(shí)測(cè)試80個(gè)芯片；而這個(gè)同測(cè)數(shù)遠(yuǎn)不能滿足我們量產(chǎn)的需求，同時(shí)根據(jù)工藝的復(fù)雜程度成本也隨之增加，讀取的時(shí)間也相對(duì)較長(zhǎng)。

發(fā)明內(nèi)容
為了保證修復(fù)芯片所用數(shù)據(jù)的正確輸出以及節(jié)省成本，需要有足夠的輸入輸出通道(I/O)和時(shí)間使其數(shù)據(jù)全部正確輸出，本發(fā)明提供一種用于DRAM修復(fù)測(cè)試所用的數(shù)據(jù)壓縮輸出方法。本發(fā)明的技術(shù)解決方案是:1、一種用于DRAM修復(fù)所需的數(shù)據(jù)壓縮輸出方法，該發(fā)明步驟如下:I)讀取32位cell單元的數(shù)值；2)通過(guò)芯片內(nèi)部的算法判斷cell單元是否存在fail,如果cell單元沒有fail,則結(jié)果值為“1”，如果芯片單元有fail，則結(jié)果值為“O”；3)芯片內(nèi)部對(duì)32位cell單元的結(jié)果值進(jìn)行“與”的運(yùn)算:最終結(jié)果=(單元I結(jié)果)“與”(單元2結(jié)果)“與”(單元3結(jié)果)“與”…“與”(單元31結(jié)果)“與”(單元32結(jié)果)；4)輸出32位cell單元的唯一最終結(jié)果值；5)測(cè)試機(jī)臺(tái)得到32位cell單元的結(jié)果后，如果結(jié)果為“0”，則說(shuō)明存在壞掉的位線CSL，運(yùn)行處理程序使冗余的CSL代替壞掉的位線CSL ;如果結(jié)果為“1”，則說(shuō)明沒有壞掉的位線CSL。
2、一種用于DRAM修復(fù)所需的數(shù)據(jù)壓縮輸出方法，該發(fā)明步驟如下:I)讀取8位cell單元的數(shù)值；2)通過(guò)芯片內(nèi)部的算法判斷cell單元是否存在fail，如果cell單元沒有fail，則結(jié)果值為“1”，如果cell單元有fail，則結(jié)果值為“O”；3)芯片內(nèi)部對(duì)8位cell單元的結(jié)果值進(jìn)行“與”的運(yùn)算:輸出結(jié)果=(單元I結(jié)果)“與”(單元2結(jié)果)“與”(單元3結(jié)果)“與”(單元4結(jié)果)“與”(單元5結(jié)果)“與”(單元6結(jié)果)“與”(單元7結(jié)果)“與”(單元8結(jié)果)；4)輸出8位cell單元的唯一最終結(jié)果值；5)測(cè)試機(jī)臺(tái)得到8位cell單元的結(jié)果后，如果結(jié)果為“0”，則說(shuō)明存在壞掉的位線CSL，運(yùn)行處理程序使冗余的CSL代替壞掉的CSL ;如果結(jié)果為“1”，則說(shuō)明沒有壞掉的位線 CSL。本發(fā)明的優(yōu)點(diǎn):
1、本發(fā)明采用高壓縮比的數(shù)據(jù)輸出壓縮方式，減少了輸入輸出通道，增加了同測(cè)數(shù)的可能性，并且降低測(cè)試時(shí)間；2、本發(fā)明因壓縮方式的改變大大降低了測(cè)試成本；3、本發(fā)明所提供的數(shù)據(jù)輸出壓縮比的選擇，使其相比于普通無(wú)壓縮比的情況下，依舊可以增加同測(cè)數(shù)，降低測(cè)試時(shí)間。


圖1是現(xiàn)有工藝對(duì)內(nèi)存進(jìn)行讀寫操作的激活方式；圖2是現(xiàn)有cell的測(cè)試結(jié)果信息記錄方式；圖3是本發(fā)明采用8位cell單元提高同測(cè)數(shù)的輸出方式；圖4是本發(fā)明采用8位cell單元提高時(shí)鐘周期的輸出方式；圖5是本發(fā)明采用32位cell單元的輸出方式；
具體實(shí)施例方式本發(fā)明一種用于DRAM修復(fù)所需的數(shù)據(jù)壓縮輸出方法，該發(fā)明步驟如下:I)讀取32位cell單元的數(shù)值；2)通過(guò)芯片內(nèi)部的算法判斷cell單元是否存在fail,如果cell單元沒有fail,則結(jié)果值為“1”，如果芯片單元有fail，則結(jié)果值為“O”；3)芯片內(nèi)部對(duì)32位cell單元的結(jié)果值進(jìn)行“與”的運(yùn)算:最終結(jié)果=(單元I結(jié)果)“與”(單元2結(jié)果)“與”(單元3結(jié)果)“與”…“與”(單元31結(jié)果)“與”(單元32結(jié)果)；4)輸出32位cell單元的唯一最終結(jié)果值；5)測(cè)試機(jī)臺(tái)得到32位cell單元的結(jié)果后，如果結(jié)果為“0”，則說(shuō)明存在壞掉的位線CSL，運(yùn)行處理程序使冗余的CSL代替壞掉的位線CSL ;如果結(jié)果為“1”，則說(shuō)明沒有壞掉的位線CSL。本發(fā)明提供另一種用于DRAM修復(fù)所需的數(shù)據(jù)壓縮輸出方法，該發(fā)明步驟如下:
I)讀取8位cell單元的數(shù)值；2)通過(guò)芯片內(nèi)部的算法判斷cell單元是否存在fail，如果cell單元沒有fail，則結(jié)果值為“1”，如果cell單元有fail，則結(jié)果值為“O”；3)芯片內(nèi)部對(duì)8位cell單元的結(jié)果值進(jìn)行“與”的運(yùn)算:輸出結(jié)果=(單元I結(jié)果)“與”(單元2結(jié)果)“與”(單元3結(jié)果)“與”(單元4結(jié)果)“與”(單元5結(jié)果)“與”(單元6結(jié)果)“與”(單元7結(jié)果)“與”(單元8結(jié)果)；4)輸出8位cell單元的唯一最終結(jié)果值；5)測(cè)試機(jī)臺(tái)得到8位cell單元的結(jié)果后，如果結(jié)果為“0”，則說(shuō)明存在壞掉的位線CSL，運(yùn)行處理程序使冗余的CSL代替壞掉的CSL ;如果結(jié)果為“1”，則說(shuō)明沒有壞掉的位線 CSL。在修復(fù)工藝中，我們會(huì)用冗余的字線WL或者冗余的CSL去修復(fù)壞掉的cell所對(duì)應(yīng)的WL或者CSL ；以CSL修復(fù)為例，一旦某一個(gè)cell單元發(fā)生fail壞掉，則冗余的CSL被用來(lái)修復(fù)壞掉的CSL ;而一次修復(fù)實(shí)際上就是8個(gè)cell單元一起被代替；在這種條件下，不需要知道每一個(gè)cell單元的fail情況,需要的是在WL和CSL交點(diǎn)的8個(gè)cell單元是否有fail發(fā)生，因此在電路設(shè)計(jì)中，這8個(gè)cell單元的測(cè)試結(jié)果將會(huì)通過(guò)一個(gè)“與”邏輯，最終只輸出一個(gè)結(jié)果:輸出結(jié)果=(單元I結(jié)果)“與”(單元2結(jié)果)“與”(單元3結(jié)果)“與”(單元4結(jié)果)“與”(單元5結(jié)果)“與”(單元6結(jié)果)“與”(單元7結(jié)果)“與”(單元8結(jié)果);對(duì)于這個(gè)“與”邏輯 而言，當(dāng)且只有所有單元結(jié)果為正確值的時(shí)候，輸出值為“1”，只要有一個(gè)或多個(gè)單元結(jié)果值不正確的時(shí)候，輸出值則為“O”，意味著cell單元有fail，需要修復(fù)的進(jìn)行；根據(jù)這個(gè)輸出結(jié)果，對(duì)于DDR2X16的芯片而言，則不需要輸出64個(gè)bit，只需要輸出8個(gè)bit即可；以圖3為例，在這種方式下，我們大大節(jié)省了 IO通道的個(gè)數(shù)，提高了同測(cè)數(shù)；以圖4為例，在這種方式下，我們節(jié)省了很多IO通道的個(gè)數(shù)，同時(shí)節(jié)省時(shí)鐘周期也由4個(gè)減少成2個(gè)，在實(shí)際測(cè)試中，可以大大減少了讀取所用的時(shí)間；根據(jù)不同的工藝，修復(fù)方式也發(fā)生了變化；不再是I根冗余的CSL代替I根壞掉的CSL ;而是4根冗余CSL同時(shí)修復(fù)壞掉的CSL。也就是說(shuō)一旦32個(gè)cell單元中有一個(gè)cell單元有fail，那么4根冗余的CSL會(huì)修復(fù)所對(duì)應(yīng)的4根CSL ;在這種情況下，只需要知道32個(gè)單元是否有fail發(fā)生即可；那么在電路設(shè)計(jì)中，通過(guò)“與”邏輯，使其32個(gè)cell單元最終只輸出一個(gè)結(jié)果:輸出結(jié)果=(單元I結(jié)果)“與”(單元2結(jié)果)“與”(單元3結(jié)果)“與”……“與”(單元31結(jié)果)“與”(單元32結(jié)果)；對(duì)于這個(gè)“與”邏輯而言，當(dāng)且只有所有單元結(jié)果為正確值的時(shí)候，輸出值為“1”，只要有一個(gè)或多個(gè)單元結(jié)果值不正確的時(shí)候，輸出值則為“O”，意味著cell單元有fail，需要修復(fù)的進(jìn)行；參見圖5，根據(jù)這個(gè)輸出結(jié)果，對(duì)于DDR2X16的芯片而言，則不需要輸出64個(gè)bit，只需要輸出2個(gè)bit即可；在這種方式下，相比于8位cell輸出方式，所需的IO通道被進(jìn)一步減少到只有I個(gè)，且讀取時(shí)間也減少到最低2個(gè)時(shí)鐘周期。大大增加了同測(cè)數(shù)，使其有可能達(dá)到Adantest T5377所允許的最高同測(cè)數(shù)1280 ;同時(shí)測(cè)試所需要的時(shí)間也大大減少；在此種工藝下，對(duì)于芯片修復(fù)而言，因?yàn)槠湫迯?fù)機(jī)制為4根冗余CSL同時(shí)代替，所以最高壓縮比為32:1，無(wú)法進(jìn)行進(jìn)一步的壓縮；而對(duì)于芯片測(cè)試而言，如果只需知道芯片是否有f ai I，則其壓縮比可進(jìn)一步提高；在電路設(shè)計(jì)中，我們同時(shí)引入了以上兩種壓縮方式，在不同的工藝下，可以選擇不同的壓縮方式；對(duì)于DDRl而言，其壓縮比為32:1，意味著每次讀出只需一位數(shù)據(jù)；對(duì)于DDR2來(lái)說(shuō)，其壓縮比則為64:2，意味著每次讀出只需兩位數(shù)據(jù)；對(duì)于DDR3來(lái)說(shuō)，其壓縮比則為128:4，意味著每次讀出只需4位數(shù)據(jù)；目前，前端測(cè)試機(jī)器由Advantest公司提供,對(duì)于Advantest的測(cè)試機(jī)臺(tái)來(lái)說(shuō),每讀取一個(gè)數(shù)據(jù)，則必須需要一個(gè)時(shí)鐘周期(clock)的時(shí)間方可完成；參見圖3，以DDR2為例,每一次讀寫需要操作64個(gè)cell單元，如果采用壓縮方式8:1，那么64個(gè)cell單元?jiǎng)t需要讀出8位數(shù)據(jù)，才能滿足我們的測(cè)試修復(fù)需求，在這種清況下，我們需要2個(gè)IO通道以及4個(gè)clock cycle，才能輸出8位所需要的數(shù)據(jù)；參見圖5，如果采用壓縮方式32:1，那么64個(gè)cell單元只需要讀出2位數(shù)據(jù)，即可滿足我們的測(cè)試修復(fù)需求，在這種情況下，我只需要I個(gè)IO通道以及2個(gè)clock cycle即可輸出所有的數(shù)據(jù)；因此根據(jù)不同的工藝條件、工藝要求以及具體情況，采用這兩種數(shù)據(jù)輸出壓縮方式，我們可以降低測(cè)試時(shí)間和測(cè)試成本。
權(quán)利要求
1.一種用于DRAM修復(fù)所需的數(shù)據(jù)壓縮輸出方法，該發(fā)明步驟如下: 1)讀取32位cell單元的數(shù)值； 2)通過(guò)芯片內(nèi)部的算法判斷cell單元是否存在fail，如果cell單元沒有fail，則結(jié)果值為“1”，如果芯片單元有fail，則結(jié)果值為“O” ； 3)芯片內(nèi)部對(duì)32位cell單元的結(jié)果值進(jìn)行“與”的運(yùn)算: 最終結(jié)果=(單元I結(jié)果)“與”(單元2結(jié)果)“與”(單元3結(jié)果)“與”…“與”(單元31結(jié)果)“與”(單元32結(jié)果)； 4)輸出32位cell單元的唯一最終結(jié)果值； 5)測(cè)試機(jī)臺(tái)得到32位cell單元的結(jié)果后，如果結(jié)果為“O”，則說(shuō)明存在壞掉的位線CSL，運(yùn)行處理程序使冗余的CSL代替壞掉的位線CSL;如果結(jié)果為“1”，則說(shuō)明沒有壞掉的位線CSL。
2.一種用于DRAM修復(fù)所需的數(shù)據(jù)壓縮輸出方法，該發(fā)明步驟如下: 1)讀取8位cell單元的數(shù)值； 2)通過(guò)芯片內(nèi)部的算法判斷cell單元是否存在fail，如果cell單元沒有fail，則結(jié)果值為“ 1”，如果ce 11單元有f ai I，則結(jié)果值為“ O ” ； 3)芯片內(nèi)部對(duì)8位cell單元的結(jié)果值進(jìn)行“與”的運(yùn)算: 輸出結(jié)果=(單元I結(jié) 果)“與”(單元2結(jié)果)“與”(單元3結(jié)果)“與”(單元4結(jié)果)“與”(單元5結(jié)果)“與”(單元6結(jié)果)“與”(單元7結(jié)果)“與”(單元8結(jié)果)； 4)輸出8位cell單元的唯一最終結(jié)果值； 5)測(cè)試機(jī)臺(tái)得到8位cell單元的結(jié)果后，如果結(jié)果為“O”，則說(shuō)明存在壞掉的位線CSL，運(yùn)行處理程序使冗余的CSL代替壞掉的CSL ;如果結(jié)果為“1”，則說(shuō)明沒有壞掉的位線CSL。
全文摘要
本發(fā)明涉及一種用于DRAM修復(fù)測(cè)試的數(shù)據(jù)壓縮輸出方法，包括以下步驟1)讀取32位cell單元的數(shù)值；2)通過(guò)芯片內(nèi)部的算法判斷cell單元是否存在fail；3)芯片內(nèi)部對(duì)32位cell單元的結(jié)果值進(jìn)行“與”的運(yùn)算；4)輸出32位cell單元的唯一最終結(jié)果值；5)測(cè)試機(jī)臺(tái)得到32位cell單元的結(jié)果后，如果結(jié)果為“0”，則說(shuō)明存在壞掉的位線CSL，運(yùn)行處理程序使冗余的CSL代替壞掉的位線CSL；如果結(jié)果為“1”，則說(shuō)明沒有壞掉的位線CSL。本發(fā)明提供了一種降低測(cè)試時(shí)間、降低測(cè)試成本的DRAM修復(fù)測(cè)試的數(shù)據(jù)壓縮輸出方法。
文檔編號(hào)G11C29/08GK103187101SQ20131008881
公開日2013年7月3日 申請(qǐng)日期2013年3月19日 優(yōu)先權(quán)日2013年3月19日
發(fā)明者亞歷山大, 王春娟 申請(qǐng)人:西安華芯半導(dǎo)體有限公司