專利名稱：片上電可變電阻器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及帶有片上電阻器的集成電路(IC)，確切地說，涉及帶有片上可調(diào)電阻的IC。
背景技術(shù)：
雖然高密度數(shù)字電路(例如單芯片上具有數(shù)億元件的VLSI存儲器和微處理器)司空見慣，設計者卻很少能夠成功地將模擬電路濃縮在越來越小區(qū)域中。不易做到的一種原因是典型情況下模擬電路需要許多不容易縮小的無源元件。例如，為了偏置運算放大器(op-amp)，以及在模擬電路中發(fā)揮重要作用，需要若干電阻器。典型的模數(shù)(A/D)轉(zhuǎn)換器或數(shù)模(D/A)轉(zhuǎn)換器可以使用所謂的電阻器階梯，為一組并聯(lián)的op-amp產(chǎn)生參考電壓，從一個域轉(zhuǎn)換到另一個域。
在集成電路(IC)上以非金屬導電材料如多晶硅或摻雜硅的窄帶(相對)延長，可以形成典型的電阻器。遺憾的是，這些延長帶上每單位長度的電容量也相對較高，因而起著分布RC的作用，其中R和C分別是每單位長度的電阻和電容。因此，由于分布RC中的固有延遲，在一端施加電壓可能會在某段時間之后才在另一端有表現(xiàn)。同時，電阻器越大，影響時間就越長，電容就越可能受片上其它活動的影響，如相鄰層的布線、同一層上的平行布線等。不僅如此，這些額外的電容源也是噪聲源，有可能在最糟糕的時刻干擾敏感的測量，然而卻無法識別和隔離。
雖然可以制作低電阻值的相對小(區(qū)域)電阻器而不會造成電阻器到電阻器的明顯變化，但是對更高電阻值所需的更大電阻器進行收縮卻沒有提供這種典型的一致結(jié)果。由于為了使電阻器的尺寸最小化，制作它們時使用了最小的線寬，以便使每單位長度的電阻值最大化，所以這些更高電阻值的電阻器所用的又長又窄的細線對線寬的變化要敏感得多。由于工藝變化可以引起最小的線寬的變化多至2X，這也能夠引起電阻值的變化多至2X。
盡管不常見，但是已經(jīng)使用熔線將電阻修整到期望值，通常設計者已經(jīng)發(fā)現(xiàn)片下電阻器包是更簡單的解決方案。遺憾的是，這兩種方式都擴大了芯片的尺寸。熔線需要穿過上芯片層的窗口以及空曠的鄰近空間以避免損壞其它電路；片下電阻器需要走線、焊盤等連接片上電路。因此，電阻器很少與模擬電路集成，模擬電路很少與數(shù)字電路集成。所以遺憾的是模擬芯片在典型情況下大于密集得多的數(shù)字芯片。
因此，有必要減小片上電阻器的尺寸，并為這種片上電阻器提供大范圍的電阻值。

發(fā)明內(nèi)容
本發(fā)明的一個目的是減小集成電路(IC)芯片上的片上電阻器尺寸；本發(fā)明的另一個目的是減小集成模擬電路的尺寸；本發(fā)明的再一個目的是在密集集成的模擬電路上包括可調(diào)和可編程的電阻。
本發(fā)明涉及可編程的可變(EA)電阻器、包括所述EA電阻器的集成電路(IC)芯片以及使用片上EA電阻器的集成模擬電路。相變存儲介質(zhì)形成IC上的電阻器(EA電阻器)，它們可以在并聯(lián)的EA電阻器的陣列中形成，以便為所述IC上的電路設置可變的電路偏壓條件，具體地說，就是片上偏壓模擬電路。所述偏置電阻值通過改變EA電阻器相位而改變。所述并聯(lián)EA電阻器的并聯(lián)連接可以是動態(tài)可變的，數(shù)字地切換一個或多個并聯(lián)電阻器為接通和斷開。


參考附圖根據(jù)本發(fā)明優(yōu)選實施例的以下詳細說明將會更好地理解以上的和其他的目的、方面和優(yōu)點，其中圖1顯示了根據(jù)本發(fā)明優(yōu)選實施例的模擬電路實例，它包括在同一集成電路(IC)芯片上的可變(EA)電阻器；圖2A-C顯示了對適合的硫族化物材料，電流對電壓(I-V)的特性和相電阻的實例；圖3A-C顯示了EA電阻器陣列的實例，為了形成動態(tài)編程的可調(diào)電阻器，可以相互組合地使用；圖4顯示了電流源的另一個實例，使用動態(tài)編程的可調(diào)電阻器作為電流檢測。
具體實施例方式
現(xiàn)在轉(zhuǎn)向附圖，更具體地說就是圖1，它顯示了模擬電路100的實例，根據(jù)本發(fā)明的優(yōu)選實施例，例如在同一集成電路(IC)芯片上包括可變(EA)電阻器102。優(yōu)選情況下，所述IC是標準的絕緣柵極場效應晶體管(FET)技術(shù)，更確切地說，是互補的FET技術(shù)，普通稱為CMOS。在這個實例中，電路100是可調(diào)電流源，EA電阻器102是相變材料電阻器，連接在地和電阻性負載線104之間。運算放大器(op-amp)106比較所述EA電阻器102上的壓降104和參考電壓(Vref)。所述op-amp 106驅(qū)動晶體管108的柵極，在這個實例中是p型FET(PFET)。所述PFET 108與所述EA電阻器102串聯(lián)，向所述op-amp 106提供反饋以符合Vref。所述PFET 108也串聯(lián)到由PFET 110、112形成的電流鏡像的一側(cè)?？烧{(diào)電流輸出114是另一個PFET 112的漏極。
本質(zhì)上，通過EA電阻器102的電流(IR)使得電阻性負載線104上跨越電阻器102的電壓符合Vref。所以Vref＝IR*R。電流鏡像器件112在可調(diào)電流輸出114處提供了匹配的/按比例的電流(Iout)。所以例如，當Vref＝0.6V，R＝1.2KΩ時，IR＝500μA。Iout與IR的比例直接正比于PFET 112的寬度(W112)與PFET 110的寬度(W110)的比，即Iout/IR＝W112/W110。例如選擇W112＝W110/5，會產(chǎn)生Iout＝100μA。由于典型情況下Vref和PFET 110的尺寸由設計固定，調(diào)節(jié)EA電阻器102的電阻值就調(diào)節(jié)了IR以及對應的Iout。
在優(yōu)選情況下，EA電阻器102是基于硫族材料的固態(tài)相變材料電阻器。硫族包括VI組元素，比如硫(S)、硒(Se)和碲(Te)。熟知的基于硫族材料，普通稱為硫族化物是硫族合金，至少帶有鍺(Ge)、砷(As)、硅(Si)和銻(Sb)其中之一，并且至少以兩種不同的可分類固態(tài)即相存在。在最優(yōu)選的情況下，EA電阻器102是Ge2Sb2Te5電阻器。最極端的兩種狀態(tài)可以簡單地分為非晶態(tài)和晶態(tài)，其它不容易辯別的狀態(tài)存在于這兩種極端狀態(tài)之間。確切地說，當某些相變硫族加熱時，材料的相位就從一種狀態(tài)(例如非晶體相即復位)轉(zhuǎn)換到第二種狀態(tài)(例如晶體相即置位)。所述非晶態(tài)具有不規(guī)則的原子結(jié)構(gòu)，而所述晶態(tài)通常是多晶體的。每種相都具有非常不同的電特性。在材料的非晶態(tài)下，低于某個導通閾值電壓(Vt)時其行為猶如一種絕緣體，即表現(xiàn)為階躍式高電阻或開路；在同一種材料的晶態(tài)下，其電阻表現(xiàn)為低了許多。
圖2A-C顯示了對適合的硫族化物材料，電流對電壓(I-V)的特性和相電阻的實例。如圖2A-B兩種極端情況所示，所述材料在其晶相120下是電阻性的，而在其非晶相122下則是非線性即階躍式電阻值且在低于Vt時電流明顯減小。所以，晶體相變材料電阻性地導電，而非晶體相變材料在低電壓即低于Vt時或多或少地具有高電阻區(qū)，對于薄(＜25nm)硫族化物層典型情況下在1V或低于1V時出現(xiàn)。
圖2B顯示了優(yōu)選實施例EA電阻器溫度編程的典型演變剖面圖的實例。加熱該可編程材料轉(zhuǎn)換了材料的狀態(tài)即相通過加熱至(Tmelt)132在130中將其轉(zhuǎn)換至非晶體(復位)相，并容許它用足夠的時間冷卻至(tquench)134；另一方面，通過將其加熱至(Tx)138到足夠的時間(tset)并容許將其冷卻，就在136中結(jié)晶(置位)。因此，通過在晶體和非晶體相之間來回轉(zhuǎn)換所述相變材料，所述電阻器從低電阻態(tài)轉(zhuǎn)換到高得多的電阻態(tài)，再回到其低電阻態(tài)。
這些狀態(tài)之間的變化可以通過加熱而選擇性逆轉(zhuǎn)，也就是說所述相變材料可以置位/復位。因此，所述相變材料的電阻值可以在高和低得多的電阻態(tài)之間轉(zhuǎn)換。正如具有兩種或更多可辯別且可選擇狀態(tài)的任何事物，這兩種穩(wěn)定狀態(tài)之一能夠指定為邏輯1，而另一個指定為邏輯0。因此，已經(jīng)用作可重寫光盤(CD)、數(shù)字萬能盤(DVD)中反射層以及固態(tài)存儲器件中的相變材料，也已經(jīng)用于非易失性存儲，如在半導體芯片中的存儲器單元存儲介質(zhì)。此外，已經(jīng)使用晶體和非晶體相之間電阻率變化時固有的若干中間狀態(tài)制作了多位存儲器單元。這些材料的電阻率在非晶態(tài)和晶態(tài)之間變化1000次高達6個的數(shù)量級。
圖2C顯示了對于典型硫族化物存儲單元所用的晶化轉(zhuǎn)換溫度，與典型電阻值范圍相比的三相實例。對這個三相實例，除了在區(qū)域140中的所述非晶態(tài)或相，其中硫族化物存儲單元的行為在低于Vt時類似于絕緣體，所述相變存儲材料可以對兩種可識別的晶態(tài)142、144編程。到這兩種晶態(tài)中第一種142的轉(zhuǎn)換發(fā)生在從非晶體到面心立方體(FCC)結(jié)晶轉(zhuǎn)換溫度(T1≈130℃)，到第二種144的轉(zhuǎn)換發(fā)生在從所述FCC到六邊形(Hex)的轉(zhuǎn)換溫度(T1≈185℃)。所以，在這個實例中，所述硫族化物元件電阻率的動態(tài)范圍是從所述Hex態(tài)144中的大約1mΩ-cm到至少20Ω-cm并可高達非晶態(tài)140的1kΩ-cm或更高，即大于6個的數(shù)量級。
所以，提供這種轉(zhuǎn)換硫族化物存儲元件的陣列或結(jié)晶硫族化物存儲元件的轉(zhuǎn)換陣列也就提供了電阻率范圍大、可選擇、非易失的EA電阻器。舉簡單實例，許多(n個)并聯(lián)的相同轉(zhuǎn)換硫族化物存儲元件電阻器具有Req＝R1/n的等效結(jié)晶電阻，其中R1是各自的低電阻。將單個元件轉(zhuǎn)換至其非晶相就逐漸增大了所述等效電阻，也就是說，由于3-6個數(shù)量級可以本質(zhì)上作為開路處理，Req≈R1/(n-1)。同樣，除了一個元件之外，所有的元件都轉(zhuǎn)換到非晶態(tài)時，Req≈R1。因此這種EA電阻器具有的電阻值從R1/n到R1，而且實際上到開路。對形成晶體硫族化物存儲元件陣列的實例，見David V.Horak等人2003年12月10日提交并轉(zhuǎn)讓給本專利申請書的受讓人的10/732,579號美國專利申請書，標題為“INTEGRATED CIRCUIT WITH UPSTANDINGSTYLUS”以及10/732,580號美國專利申請書，標題為“PHASECHANGE TIP STORAGE CELL”，其內(nèi)容在此引用作為參考。
圖3A-C顯示了EA電阻器陣列的實例，它們可以單獨使用，也可以相互組合，以形成根據(jù)本發(fā)明優(yōu)選實施例的動態(tài)編程的可調(diào)電阻器。圖3A顯示了簡單的雙單元轉(zhuǎn)換電阻部件150的實例，它可以用作單個EA電阻器152，也可以用作一對可選擇并聯(lián)EA電阻器152、154。程序選擇NFET 156、158把并聯(lián)EA電阻器對152、154連接到程序供應線160。程序選擇線162、164分別為對應的程序選擇NFET156、158提供柵極信號。程序供應線160和程序選擇線162、164中每一條都可以可選地連接到雙單元轉(zhuǎn)換電阻部件150中的共享線。讀取訪問NFET 166選擇地連接來自可選擇并聯(lián)EA電阻器對152、154中的一個或兩個電阻。連接NFET 168選擇地連接并聯(lián)的EA電阻器152、154。在典型情況下，讀取訪問NFET 166和連接NFET 168比程序選擇NFET 156、158小得多，尤其是窄得多。讀取訪問NFET 166和連接NFET 168的柵極170、172可以一起通/斷，也可以由選擇信號控制，以便動態(tài)編程。以讀取訪問NFET 166以及(可選地)連接NFET 168處于導通，動態(tài)編程的可調(diào)電阻呈現(xiàn)在讀取訪問NFET 166的另一端174，如圖1中的電阻性負載線104處。具體地說，雙單元轉(zhuǎn)換電阻部件150可以視為分級重復部件，以形成可編程電阻器陣列。此后，在每個雙單元轉(zhuǎn)換電阻部件150中的各個電阻器可以獨立地或共同地轉(zhuǎn)換。
每個EA電阻器152、154都可以通過在程序供應線160上施加編程電壓進行編程，因此，對于所選定的EA電阻器152、154，在程序供應線162、164中任一條或兩條上提升和保持高電壓足夠長，以轉(zhuǎn)換相位。利用選擇線162、164中一條或兩條電壓高，通過各自EA電阻器152、154的電流就足以使得EA電阻器152、154消耗的功率將電阻器充分升溫(即到Tx使其置位或到Tmelt使其復位)，并且容許充分的時間冷卻，分別對應tquench或tset。此后，各條程序選擇線162、164返回低電壓并鉗位至地。已經(jīng)調(diào)整即轉(zhuǎn)換了EA電阻器152、154中的電阻值之后，只要通過升高讀取訪問NFET 166的柵極170，就可以選擇單個EA電阻器152；并且，通過同時升高連接NFET 168的柵極172，可以讀取兩者的組合值。如果僅需要單個EA電阻器152，也可以使連接NFET 168的柵極172連接到地。
圖3B顯示了可調(diào)電阻器180的實例，其中組合了兩對雙單元轉(zhuǎn)換電阻部件182、184，用作單個四路可調(diào)電阻器。兩個電阻器部件182、184都共享單一可選程序供應線160。同樣，訪問NFET和連接NFET兩者的柵極都連接到公共電阻器選擇線186。程序選擇線188、190、192、194是可選的，以便對轉(zhuǎn)換電阻部件182、184中的各個電阻器編程，實質(zhì)上如同對圖3A的轉(zhuǎn)換電阻部件150的介紹。同樣，當升高公共電阻器選擇線186時，在電阻性負載線輸出196處是由所述四個編程電阻器所展示的并聯(lián)電阻。因而，可以單獨地或共同地編程0個到4個獨立的電阻器。
圖3C顯示了動態(tài)可選可編程電阻器200的實例，它包括單個四路可調(diào)電阻器180和兩個雙單元轉(zhuǎn)換電阻部件202、204，其中一個202連接為單個電阻器，另一個204連接為選擇并聯(lián)電阻器對。電阻器部件180、202、204再次共享單一可選程序供應線160。不過在這個實例中，所述四路可調(diào)電阻器180中訪問NFET和連接NFET兩者的柵極都連接到電阻器選擇線206；在選擇并聯(lián)電阻器對204中訪問NFET和連接NFET兩者的柵極都連接到第二條電阻器選擇線208；第三條電阻器選擇線210僅僅連接到單個電阻器202中訪問NFET的柵極，而連接NFET的柵極不接信號，即接地。程序選擇線212、214、216、218、220、222、224、226是可選的，以便對電阻部件180、202、204中的每個電阻器編程，實質(zhì)上如同對圖3A-B的轉(zhuǎn)換電阻部件150、180的介紹。不過在這個實例中，在所述電阻性負載線輸出228處，由所述四個編程電阻器所展示的并聯(lián)電阻也取決于所述電阻器選擇線206、208、210中哪條被升高。于是，可以用電阻器陣列或多路可調(diào)電阻器，例如150、180以及200補充典型的現(xiàn)有技術(shù)設計庫。此后，可以選擇和聯(lián)合這些多路可調(diào)電阻器的任意組合，作為動態(tài)可選可編程電阻器使用。
圖4顯示了使用動態(tài)可選可編程電阻器200之電流源100’的另一個實例，用于電流檢測且實質(zhì)上與圖1的電流源100相同；其中所述可調(diào)電阻器是如圖3C的實例中的動態(tài)可選可編程電阻器200。于是，本實例的所述電流源100’的運行實質(zhì)上與圖1的電流源100相同，并且電流取決于EA電阻器狀態(tài)和所述電阻器選擇線206、208、210中哪條被升高。雖然在此呈現(xiàn)為并聯(lián)電阻陣列200，但是僅僅為舉例。應當理解，可以形成電阻器或串聯(lián)電阻陣列的任意并聯(lián)-串聯(lián)組合，以滿足具體應用所需。
優(yōu)選情況下，優(yōu)選實施例的電阻網(wǎng)絡小巧而易于編程及重新編程EA電阻器，它們對處理變化的敏感度比傳統(tǒng)IC電阻器小得多。通過組合可編程電阻器和提供合適的解碼，可以展寬調(diào)節(jié)范圍，而分辨率比先前技術(shù)精細得多。優(yōu)選的小EA電阻器具有1-4kΩ范圍的低電阻值(取決于薄膜厚度和Sn摻雜濃度)，以及高出3至6個數(shù)量級的高電阻值。此外，優(yōu)選的小EA電阻器比常規(guī)IC電阻網(wǎng)絡電阻器編程容易得多，并且不同于這些當代的IC電阻器，每個EA電阻器的電阻值同樣易于可重新編程。此外，編程的值是非易失性的，即一旦所述電阻器置位或復位，它將保持該編程的值，即使在去除電源之后，直到重新編程。再一個優(yōu)點是優(yōu)選的EA電阻器幾乎不受處理變化的影響，而且可以采取預防措施，以避免對處理變化的任何敏感度，例如，用平版的空單元包圍陣列邊緣單元可以避免不利的邊緣效應偏置。不僅如此，不同于現(xiàn)有技術(shù)的多晶硅或擴散電阻器，優(yōu)選實施例EA電阻器是在生產(chǎn)線的后端(BEOL)形成，因此，經(jīng)歷的后續(xù)特性改變處理較少，容易集成到現(xiàn)有半導體制造工藝之中。
雖然已經(jīng)根據(jù)優(yōu)選實施例介紹了本發(fā)明，但是本領(lǐng)域的技術(shù)人員將會理解，本發(fā)明的實踐可以在所附帶的權(quán)利要求書的實質(zhì)和范圍之內(nèi)利用修改。這意味著所有此類變化和修改都屬于所附帶的權(quán)利要求書的范圍之內(nèi)。因此，實例和附圖視為展示性的，而不是限制性的。
權(quán)利要求
1.一種可編程集成電路(IC)電阻器，包括第一晶體管，在第一導電端子處連接到可選程序供應線；第二晶體管，在第一導電端子處連接到電阻性負載線；以及相變電阻性元件，連接到所述第一晶體管的第二導電端子和所述第二晶體管的第二導電端子。
2.根據(jù)權(quán)利要求1的可編程IC電阻器，進一步包括程序選擇，連接到所述第一晶體管的控制端子；以及電阻器選擇，連接到所述第二晶體管的控制端子。
3.根據(jù)權(quán)利要求2的可編程IC電阻器，其特征在于，所述第一晶體管的所述第二導電端子和所述第二晶體管的所述第二導電端子連接到所述相變電阻性元件的一端，所述相變電阻性元件的另一端接地。
4.根據(jù)權(quán)利要求3的可編程IC電阻器，其特征在于，每個所述晶體管都是場效應晶體管(FET)，每個所述控制端子都是FET柵極。
5.根據(jù)權(quán)利要求4的可編程IC電阻器，進一步包括第三FET，在漏極端子處連接到所述可選程序供應線；第四FET，在一個導電端子處連接到所述一端；第二相變電阻性元件，連接到所述第三FET的源極以及所述第四FET的另一個導電端子；第二程序選擇，連接所述到第三FET的柵極；以及電阻調(diào)節(jié)選擇，連接到所述第四FET的柵極。
6.根據(jù)權(quán)利要求5的可編程IC電阻器，其特征在于，所述相變電阻性元件是硫族化物元件。
7.一種動態(tài)可變電阻器，包括多個根據(jù)權(quán)利要求6的可編程IC電阻器，連接到公共的所述可選程序供應線和公共的所述電阻性負載線。
8.根據(jù)權(quán)利要求7的動態(tài)可變電阻器，其特征在于，所述多個可編程IC電阻器包括在所述四個可編程IC電阻器中的兩個上，四個所述可編程IC電阻器、所述電阻器選擇和所述電阻調(diào)節(jié)連接到四位選擇，在所述四個可編程IC電阻器中的剩余一個上，所述電阻器選擇和所述電阻調(diào)節(jié)連接到兩位選擇，在所述四個可編程IC電阻器中的第四個上，所述電阻調(diào)節(jié)接地；因而所述動態(tài)可變電阻器的電阻既通過轉(zhuǎn)換各個硫族化物元件的相位而調(diào)節(jié)，也通過單獨轉(zhuǎn)換所述四位選擇、所述兩位選擇和所述剩余一個上的所述電阻調(diào)節(jié)而調(diào)節(jié)。
9.一種CMOS電流源，包括根據(jù)權(quán)利要求8的動態(tài)可變電阻器，所述電流源進一步包括運算放大器(op-amp)，參考電壓連接到第一op-amp輸入，所述動態(tài)可變電阻器連接到第二op-amp輸入；第一PFET，由所述op-amp的輸出提供柵極信號，所述PFET的漏極連接到所述公共的電阻性負載線；第二PFET，把柵極連接到漏極，再連接到所述第一PFET的源極；以及第三PFET，其柵極連接到所述第二PFET的柵極，所述第三PFET的漏極為所述電流源的輸出。
10.一種IC，包括可編程電阻器的陣列，其特征在于，根據(jù)權(quán)利要求6的所述可編程IC電阻器是雙單元轉(zhuǎn)換電阻部件，所述陣列為雙單元轉(zhuǎn)換電阻部件的陣列。
11.一種CMOS集成電路(IC)，包括可編程電阻性元件的陣列，每個所述可編程電阻性元件都包括第一場效應晶體管(FET)，所述第一FET的漏極連接到可選程序供應線；程序選擇，連接到所述第一FET的柵極；第二FET，所述第二FET的漏極連接到電阻性負載線；電阻器選擇，連接到所述第二FET的柵極；以及相變電阻器，連接到所述第一FET的源極和所述第二FET的源極。
12.根據(jù)權(quán)利要求11的CMOS IC，其特征在于，所述相變電阻器是硫族化物電阻器。
13.根據(jù)權(quán)利要求12的CMOS IC，其特征在于，所述第一FET的所述源極和所述第二FET連接在一起，再連接到所述硫族化物電阻器的一端，所述硫族化物電阻器的另一端接地。
14.根據(jù)權(quán)利要求13的CMOS IC，其特征在于，所述陣列中的所述可編程電阻性元件被組織在所述可編程電阻性元件的配對中，每個所述配對中所述第一FET的漏極連接到公共的可選程序供應線，每個所述配對中一個所述第二FET的漏極連接到所述電阻性負載線，每個所述配對中另一個所述第二FET的漏極連接到所述一個第二FET的源極。
15.根據(jù)權(quán)利要求14的CMOS IC，其特征在于，所述配對中的若干個是雙單元轉(zhuǎn)換電阻部件，所述陣列是雙單元轉(zhuǎn)換電阻部件的陣列。
16.根據(jù)權(quán)利要求14的CMOS IC，其特征在于，可編程電阻性元件的所述配對中的四個連接到公共的可選程序供應線和公共的電阻性負載線，所述四個形成了動態(tài)可變電阻器。
17.根據(jù)權(quán)利要求16的CMOS IC，其特征在于，在所述四個可編程電阻性元件中的兩個上，四位選擇連接到所述電阻器選擇和所述電阻調(diào)節(jié)，在所述四個可編程電阻性元件中的第三個上，兩位選擇連接到所述電阻器選擇和所述電阻調(diào)節(jié)，在所述四個可編程電阻性元件中第四個上，所述電阻調(diào)節(jié)接地。
18.根據(jù)權(quán)利要求17的CMOS IC，進一步包括運算放大器(op-amp)，參考電壓連接到第一op-amp輸入，所述動態(tài)可變電阻器連接到第二op-amp輸入；第一PFET，由所述op-amp的輸出提供柵極信號，所述PFET的漏極連接到所述公共的電阻性負載線；第二PFET，把柵極連接到漏極，再連接到所述第一PFET的源極；以及第三PFET，其柵極連接到所述第二PFET的柵極，所述第三PFET的漏極為所述電流源的輸出；因而所述動態(tài)可變電阻器的電阻既通過轉(zhuǎn)換各個硫族化物電阻器的相位而調(diào)節(jié)，也通過單獨轉(zhuǎn)換所述四位選擇、所述兩位選擇和所述四個中第四個上的所述電阻調(diào)節(jié)而調(diào)節(jié)。
19.一種CMOS IC芯片，包括電流源，所述電流源包括片上電可變(EA)電阻器；運算放大器(op-amp)，參考電壓連接到第一op-amp輸入，所述片上EA電阻器連接到第二op-amp輸入；第一PFET，由所述op-amp的輸出提供柵極信號，所述PFET的漏極連接到所述片上EA電阻器；第二PFET，把柵極連接到漏極，再連接到所述第一PFET的源極；以及第三PFET，其柵極連接到所述第二PFET的柵極，所述第三PFET的漏極為所述電流源的輸出。
20.根據(jù)權(quán)利要求19的CMOS IC，所述片上EA電阻器包括一個或多個可編程電阻器，每個所述可編程電阻器都包括第一NFET，所述第一NFET的漏極連接到可選程序供應線；程序選擇，連接到所述第一NFET的柵極；第二NFET，所述第二NFET的漏極連接到所述第二op-amp輸入；電阻器選擇，連接到所述第二NFET的柵極；以及相變電阻器，連接到所述第一NFET的源極和所述第二NFET的源極，一個所述第二NFET的漏極連接到所述第二op-amp輸入。
21.根據(jù)權(quán)利要求20的CMOS IC，其特征在于，所述相變電阻器是硫族化物電阻器，所述第一NFET的所述源極和所述第二NFET連接在一起，再連接到所述硫族化物電阻器的一端，所述硫族化物電阻器的另一端接地。
22.根據(jù)權(quán)利要求21的CMOS IC，其特征在于，所述片上EA電阻器包括四對所述可編程電阻器，連接到公共的所述可選程序供應線和公共的所述電阻性負載線，每個所述配對中另一個所述第二NFET的漏極連接到一個所述第二NFET的源極，在所述四個配對中的兩個上四位選擇連接到所述電阻器選擇和所述電阻調(diào)節(jié)，在所述四個配對中第三個上兩位選擇連接到所述電阻器選擇和所述電阻調(diào)節(jié)，在所述四個配對中第四個上所述電阻調(diào)節(jié)接地。
23.根據(jù)權(quán)利要求22的CMOS IC，其特征在于，所述相變電阻器是硫族化物電阻器，EA電阻器的電阻既通過轉(zhuǎn)換各個硫族化物電阻器的相位而調(diào)節(jié)，也通過單獨轉(zhuǎn)換所述四位選擇、所述兩位選擇和所述四個配對中所述第四個上的所述電阻調(diào)節(jié)而調(diào)節(jié)。
全文摘要
可編程的電可變(EA)電阻器、包括所述EA電阻器的集成電路(IC)芯片以及使用片上EA電阻器的集成模擬電路。相變存儲介質(zhì)形成IC上的電阻器(EA電阻器)，它們可以在并聯(lián)的EA電阻器的陣列中形成，以便為所述IC上的電路設置可變的電路偏壓條件，具體地說，就是片上偏壓模擬電路。所述偏置電阻值通過改變EA電阻器相位而改變。所述并聯(lián)EA電阻器的并聯(lián)連接可以是動態(tài)可變的，數(shù)字地切換一個或多個并聯(lián)電阻器為接通和斷開。
文檔編號G11C11/56GK1780013SQ20051012468
公開日2006年5月31日 申請日期2005年11月14日 優(yōu)先權(quán)日2004年11月23日
發(fā)明者許履塵, 季力, 林仲漢 申請人:國際商業(yè)機器公司