一種rram存儲單元中可變電阻仿真建模電路的制作方法
【技術領域】
[0001] 本實用新型涉及一種RRAM存儲單元中可變電阻仿真建模電路。
【背景技術】
[0002] 阻變型隨機存儲器（RRAM)是一種新型的非易失性信息存儲技術，其存儲單元是 由一種金屬氧化物（例如WOx，HfOx，TiOx，NiOx等）實現(xiàn)的可變電阻。
[0003] 根據(jù)對可變電阻的實際測量數(shù)據(jù)，通過模型建立的方法是能夠較為真實的擬合可 變電阻的直流和交流電氣特性，反映可變電阻在不同工作條件下的記憶或存儲信息的特 性。建立的仿真模型，可服務于電阻型隨機存儲器存儲單元設計的仿真驗證，有效地幫助設 計者判定存儲單元外圍電路工作條件是否正確，提高存儲器芯片設計的可靠性，從而加速 了存儲器芯片的研發(fā)過程，節(jié)約了研發(fā)成本。
[0004] 現(xiàn)有的模型建立的方法，如學術論文：《一種阻變存儲單元Hspice模型設計》；陳 怡等；復旦大學學報（自然科學版），2011年8月，第50卷，第4期，如圖1、2為其原理圖及 電流電壓關系曲線其中：圖la為狀態(tài)轉換電路，包括電阻Rset、Rreset和開關SO、S1;圖 lb為狀態(tài)轉換控制電路，包括開關S1/SB1、S2/S2B、電阻電容Rl/Cl、R2/C2、比較器CMP1/ CMP2、參考激勵源VSET/VREST及RS鎖存器（2個或非門和1個非門）。
[0005] 工作原理：
[0006] 當可變電阻兩端的電壓Vin>VSET，比較器CMP1輸出使得RS鎖存器的Q端（即信 號A)和QB端（即信號B)分別為高和低，打開SET通路（備注：原文中狀態(tài)轉換電路的開 關控制信號接反了，即信號A應該控制與電阻Rset串聯(lián)的開關S1，同時信號B應該控制與 電阻Rreset串聯(lián)的開關S0);此時，可變電阻的阻值等于Rset的阻值；
[0007] 當Vin>VRESET，比較器CMP2輸出使得RS鎖存器的Q端（即信號A)和QB端（即 信號B)分別為低和高，打開RESET通路；此時，可變電阻的阻值等于Rreset的阻值。
[0008] 雖然上述文獻中方法能夠較為真實的擬合可變電阻的電氣特性，反映可變電阻的 在不同工作條件下的記憶或存儲信息的特性。但是還存在以下缺點：1)此模型中分立元 器件的個數(shù)較多；在對大容量的存儲器設計進行仿真驗證時，由于仿真器要對每一個器件 (電阻，電容，M0S管等）的每一個參數(shù)進行計算，從而需要更長的仿真時間；當對多個工藝、 溫度情況的工作條件進行仿真驗證時，這將很大程度上延長了芯片的研發(fā)周期，增加芯片 研發(fā)成本；同時，產(chǎn)生的仿真結果文件較大，將會占用更多的磁盤空間（一般分配給項目的 磁盤空間有限）；2)此模型并未指明比較器的實現(xiàn)方式；若用M0S管實現(xiàn)，將會進一步增加 此模型的分立器件數(shù)；3)此模型并沒有反映出實際可變電阻存儲狀態(tài)轉換所需的時間延 遲信息；4)此模型并未對狀態(tài)控制中開關S1/S1B、S2/S2B的工作原理進行說明，不明確是 否還需要輔助電路；5)此模型也未提及支持MenteCarlo分析（工藝生產(chǎn)良率分析）。

【發(fā)明內(nèi)容】

[0009] 為了解決現(xiàn)有的仿真建模方法存在仿真時間長、產(chǎn)生仿真文件大的技術問題，本 實用新型提供一種RRAM存儲單元中可變電阻仿真電路。
[0010] 本實用新型的技術解決方案：
[0011] -種RRAM存儲單元中可變電阻仿真建模方法，其特殊之處在于：包括以下步驟：
[0012] 1】對可變電阻兩端的凈電壓脈沖VR進行延遲處理得到電壓信號VR_DL，延遲時間 根據(jù)可變電阻的材料確定；
[0013] 2】確定可變電阻的翻轉狀態(tài)：
[0014] 將電壓信號VR_DL與狀態(tài)翻轉閾值電壓（Vset，Vreset)進行比較：
[0015] 若VR_DL> =Vset，可變電阻的等效電阻即為Rset;
[0016] 若VR_DL〈 =Vreset，可變電阻的等效電阻即為Rreset;
[0017] 若VR_DL〈Vset且VR_DL>Vreset，可變電阻保持當前的狀態(tài)不變；
[0018] 其中Vset、Vreset、Rset、Rreset根據(jù)可變電阻的材料確定，Rset為可變電阻低阻 態(tài)的阻值，Rreset為可變電阻高阻態(tài)的電阻值。
[0019] 上述的RRAM存儲單元中可變電阻仿真建模方法，其特征在于：步驟1】具體為：
[0020] 當電壓脈沖VR持續(xù)的時間大于等于延遲時間tdly(例如：50nS)時，電壓脈沖VR 信號通過，電壓信號VR_DL與電壓脈沖VR相等，S卩VR_DL=VR;
[0021] 否則，電壓脈沖VR被過濾，則電壓信號VR_DL= 0。
[0022] 一種RRAM存儲單元中可變電阻仿真建模電路，其特殊之處在于：包括狀態(tài)檢測電 路12、狀態(tài)判斷控制電路13和狀態(tài)轉換電路14，
[0023] 所述狀態(tài)檢測電路12用于將可變電阻兩端的凈電壓脈沖VR進行延遲處理得到電 壓信號VR_DL;
[0024] 所述狀態(tài)判斷控制電路13用于將電壓信號VR_DL與狀態(tài)翻轉閾值電壓（Vset， Vreset)進行比較，確定可變電阻的翻轉狀態(tài)；
[0025] 所述狀態(tài)轉換電路14用于根據(jù)確定的可變電阻的翻轉狀態(tài)確定可變電阻的等效 阻值。
[0026] 上述狀態(tài)檢測電路12包括延遲電路；
[0027] 所述狀態(tài)判斷控制電路13包括第一壓控開關131、第二壓控開關132、第三壓控開 關133、第四壓控開關134以及RS鎖存器135,所述第一壓控開關131、第二壓控開關132、 第三壓控開關133和第四壓控開關134的控制端均與延遲電路的輸出端連接，
[0028] 所述第一壓控開關131和第二壓控開關132的一端均與RS鎖存器135的S端連 接；所述第一壓控開關131的另一端接電源，所述第二壓控開關132的另一端接地；所述第 一壓控開關131的控制端控制第一壓控開關131的開合；所述第二壓控開關132的控制端 控制第二壓控開關132的開合；
[0029] 所述第三壓控開關133和第四壓控開關134的一端均與RS鎖存器135的R端連 接；所述第三壓控開關133的另一端接電源，所述第二壓控開關134的另一端接地；所述第 三壓控開關133的控制端控制第三壓控開關133的