一種sram存儲陣列的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于存儲電路領(lǐng)域，尤其涉及一種SRAM存儲陣列。
【背景技術(shù)】
[0002]常見的SRAM (Static Random Access Memory，靜態(tài)隨機(jī)存儲器)存儲陣列，如圖1所示一個(gè)四行八列的SRAM存儲陣列，其每一行設(shè)置字線，每一列設(shè)置兩條位線，字線用于控制SRAM存儲單元的開啟，位線則用于將存儲器信息與外部聯(lián)系，其工作過程大致如下:在待機(jī)狀態(tài)時(shí)，位線被預(yù)充電到高電平，在相應(yīng)的字線變?yōu)楦唠娖綍r(shí)，與該字線相連接的所有SRAM存儲單元都會進(jìn)入操作狀態(tài)，位線被選中的SRAM存儲單元進(jìn)行正常的讀或?qū)懖僮?，而位線未被選中的SRAM存儲單元則進(jìn)行假讀操作，假讀操作會與正常的讀操作一樣產(chǎn)生功耗，特別當(dāng)假讀的比例過多時(shí)，會產(chǎn)生很大的功耗損失。

【發(fā)明內(nèi)容】

[0003]針對以上技術(shù)問題，提供一種SRAM存儲陣列，以解決現(xiàn)有技術(shù)操作時(shí)功耗過大的缺陷；
[0004]具體技術(shù)方案如下:
[0005]一種SRAM存儲陣列，其中，包括N行Μ列的多個(gè)SRAM存儲單元，所述多個(gè)SRAM存儲單元的每一行的上部和下部分別設(shè)置一字線，于所述多個(gè)SRAM存儲單元的每一行中第一設(shè)定位置的SRAM存儲單元的柵極連接一位于上部的第一字線，第二設(shè)定位置的SRAM存儲單元的柵極連接一位于下部的第二字線；于其中一字線被選中時(shí)，對與所述字線連接的多個(gè)SRAM存儲單元中的預(yù)定比例進(jìn)行操作，其中N和Μ為正整數(shù)。
[0006]上述的SRAM存儲陣列，所述多個(gè)SRAM存儲單元的每一列的左側(cè)和右側(cè)分別設(shè)置一位線，位于同一列的所述多個(gè)SRAM存儲單元的每一個(gè)的左側(cè)共同連接一第一位線，位于同一列的所述多個(gè)SRAM存儲單元的每一個(gè)的右側(cè)共同連接一第二位線。
[0007]上述的SRAM存儲陣列，所述多個(gè)SRAM存儲單元的每一列的左側(cè)和右側(cè)分別設(shè)置一位線，所述多個(gè)SRAM存儲單元的每一個(gè)的左側(cè)共同連接一第一位線，位于同一列的所述多個(gè)SRAM存儲單元的每一個(gè)的右側(cè)共同連接一第二位線，所述多個(gè)SRAM存儲單元的相鄰列共用一位線。
[0008]上述的SRAM存儲陣列，所述第一設(shè)定位置為所述多個(gè)SRAM存儲單元的每一行中位于奇數(shù)列的SRAM存儲單元所在的位置；所述第二設(shè)定位置為所述多個(gè)SRAM存儲單元的每一行中位于偶數(shù)列的SRAM存儲單元所在的位置。
[0009]上述的SRAM存儲陣列，所述第一設(shè)定位置為所述多個(gè)SRAM存儲單元的每一行中所在列不大于M/2的SRAM存儲單元所在的位置；所述第二設(shè)定位置為所述多個(gè)SRAM存儲單元的每一行中所在列大于M/2的SRAM存儲單元所在的位置。
[0010]上述的SRAM存儲陣列，位于奇數(shù)列的所述多個(gè)SRAM存儲單元的同一列與相鄰的位于偶數(shù)列的所述多個(gè)SRAM存儲單元所在的同一列共用同一位線。
[0011]上述的SRAM存儲陣列，所述多個(gè)SRAM存儲單元的每一個(gè)包括，
[0012]—第一開關(guān)器件，于一相應(yīng)的字線作用下可控制地連接所述第一位線至一第一節(jié)占.
[0013]一第二開關(guān)器件，于所述字線的作用下可控制地連接所述第二位線至一第二節(jié)占.
[0014]—基本存儲單元，于所述第一節(jié)點(diǎn)為高電壓且所述第二節(jié)點(diǎn)為低電壓時(shí)，存儲的數(shù)據(jù)為1 ;或于所述第一節(jié)點(diǎn)為低電壓并所述第二節(jié)點(diǎn)為高電壓時(shí)，存儲的數(shù)據(jù)為0。
[0015]上述的SRAM存儲陣列，所述基本存儲單元包括第一反相器和第二反相器，所述第一反相器的輸入端與所述第一節(jié)點(diǎn)連接，所述第一反相器的輸出端與所述第二節(jié)點(diǎn)連接；所述第二反相器的輸入端與所述第二節(jié)點(diǎn)連接，所述第二反相器的輸出端與所述第一節(jié)點(diǎn)連接。
[0016]上述的SRAM存儲陣列，所述預(yù)定比例為一選一，或所述預(yù)定比例為二選一，或所述預(yù)定比例為四選一，或所述預(yù)定比例為八選一。
[0017]有益效果:以上技術(shù)方案提供一種新的SRAM存儲陣列，通過將同一行的SRAM存儲單元的字線拆分為兩條，當(dāng)只對同一行的部分SRAM存儲單元進(jìn)行操作時(shí)，可極大降低操作功耗。
【附圖說明】
[0018]圖1為現(xiàn)有技術(shù)中一種SRAM存儲陣列的結(jié)構(gòu)示意圖；
[0019]圖2為現(xiàn)有技術(shù)的相鄰的兩個(gè)SRAM存儲單元的結(jié)構(gòu)示意圖；
[0020]圖3為本發(fā)明的一種具體實(shí)施例的SRAM存儲陣列的結(jié)構(gòu)示意圖；
[0021]圖4為本發(fā)明的另一種具體實(shí)施例的SRAM存儲陣列的結(jié)構(gòu)不意圖；
[0022]圖5為本發(fā)明的一種具體實(shí)施例的相鄰兩個(gè)SRAM存儲單元的排列結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0023]下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例。基于本發(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有作出創(chuàng)造性勞動的前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。
[0024]需要說明的是，在不沖突的情況下，本發(fā)明中的實(shí)施例及實(shí)施例中的特征可以相互組合。
[0025]下面結(jié)合附圖和具體實(shí)施例對本發(fā)明作進(jìn)一步說明，但不作為本發(fā)明的限定。
[0026]圖2所示為現(xiàn)有技術(shù)的相鄰兩個(gè)SRAM存儲單元的結(jié)構(gòu)，同一行的SRAM存儲單元的字線WL全部連接在一起，每一列的SRAM存儲單元相互獨(dú)立，每個(gè)SRAM存儲單元包括NM0S管M5和NM0S管M6，兩個(gè)互耦反相器INV1、INV2構(gòu)成的雙穩(wěn)態(tài)電路用于數(shù)據(jù)存儲，字線選中時(shí)，即SRAM存儲單元的NM0S管打開時(shí)，與存“0”節(jié)點(diǎn)相連的位線會被“0”節(jié)點(diǎn)拉低，如同讀操作，但是由于該位線未被選中，所以不與靈敏放大器連接，信息不被讀出。但是該操作會和正常的讀操作一樣產(chǎn)生功耗，由于在字線被選中時(shí)，所有與該字線連接的SRAM存儲單元都會進(jìn)行操作狀態(tài)，在操作時(shí)，位線未選中的單元會進(jìn)行假讀操作，浪費(fèi)很多功耗。如縱向選取比例為二選一時(shí)則一半單元正常操作，另一半單元為假讀；如縱向選取比例為四選一時(shí)則1/4單元正常操作，另外3/4單元為假讀；如縱向選取比例為八選一時(shí)，則1/8單元正常操作，其余7/8單元為假讀，功耗浪費(fèi)嚴(yán)重。
[0027]本發(fā)明提供一種新的SRAM存儲陣列，如圖3所示，其中，包括N行Μ列的多個(gè)SRAM存儲單元，多個(gè)SRAM存儲單元的每一行的上部和下部分別設(shè)置一字線，于多個(gè)SRAM存儲單元的每一行中第一設(shè)定位置的SRAM存儲單元的柵極連接一位于上部的第一字線，第二設(shè)定位置的SRAM存儲單元的柵極連接一位于下部的第二字線；于其中一字線被選中時(shí)，對與字線連接的多個(gè)SRAM存儲單元中的預(yù)定比例進(jìn)行操作，其中N和Μ為正整數(shù)。
[0028]本發(fā)明通過對現(xiàn)有技術(shù)的字線進(jìn)行拆分，使得組成SRAM存儲陣列的多個(gè)SRAM存儲單元的每一行的上部和下部分別設(shè)置一字線，同一行中的一部分SRAM存儲單元連接一條字線，同一行中另一部分SRAM存儲單元連接另一條字線，使得當(dāng)對SRAM存儲陣列進(jìn)行操作時(shí)，每一次只對兩條字線的其中之一進(jìn)行開啟，則可以讓同一行中原先會處于假讀狀態(tài)的另外一半單元關(guān)閉，從而可以減少因?yàn)榧僮x而帶來的功耗損失。
[0029]上述的預(yù)定比例可以一選一，或二選一，或四選一，或八選一。如縱向選取比例為二選一時(shí)，則一半單元正常操作，另一半單元關(guān)閉，沒有假讀；如縱向選取比例為四選一，則1/4單元正常操作，一半單元關(guān)閉，只有1/4單元為假讀；如縱向選取比例為八選一時(shí)，則1/8單元正常操作，一半單元關(guān)閉，3/4單元為假讀；從而最大程度使得原先處于假讀狀態(tài)的SRAM存儲單元關(guān)閉，減少假讀帶來的功耗損失。
[0030]于一種優(yōu)選的實(shí)施例中，上述的SRAM存儲陣列，多個(gè)SRAM存儲單元的每一列的左側(cè)和右側(cè)分別設(shè)置一位線，位于同一列的多個(gè)SRAM存儲單元的每一個(gè)的左側(cè)共同連接一第一位線，位于同一列的多個(gè)SRAM存儲單元的每一個(gè)的右側(cè)共同連接一第二位線。
[0031]具體地，如圖3所示，該SRAM存儲陣列為四行八列結(jié)構(gòu)，多個(gè)SRAM存儲單元的每一行的上部和下部分別設(shè)置一字線，如第一行分別設(shè)置第一字線WL0和第二字線WL1，第二行分別設(shè)置第一字線WL2和第二字線WL3，每一行的多個(gè)SRAM存儲單元中部分SRAM存儲單元與第一字線連接，每一行的多個(gè)SRAM存儲單元中其余SRAM存儲單元與第