雙通道高速模擬數(shù)字信號(hào)采集處理板卡的制作方法
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及用于通信領(lǐng)域的模擬-數(shù)字信號(hào)采集處理板卡，尤其涉及一種雙通道高速模擬數(shù)字信號(hào)采集處理板卡。
【背景技術(shù)】
[0002]模擬-數(shù)字信號(hào)采集處理應(yīng)用在通信技術(shù)的基礎(chǔ)階段，信號(hào)采集處理的優(yōu)劣程度直接影響到通信結(jié)果的準(zhǔn)確性。目前市場上的模擬-數(shù)字信號(hào)采集處理板卡大多規(guī)格各異，接口種類繁多，在與其他設(shè)備或板卡對(duì)接時(shí)容易出現(xiàn)尺寸或接口不匹配的問題。

【發(fā)明內(nèi)容】

[0003]鑒于現(xiàn)有技術(shù)存在的問題和缺陷，本實(shí)用新型的目的是提供一種雙通道高速模擬數(shù)字信號(hào)采集處理板卡。該板卡采用成熟可靠的元器件，以FPGA及DSP作為核心信號(hào)采集處理器件，輔以規(guī)范的電路設(shè)計(jì)，保證信號(hào)采集處理的準(zhǔn)確性和高效性。
[0004]本實(shí)用新型采取的技術(shù)方案是:一種雙通道高速模擬數(shù)字信號(hào)采集處理板卡，其特征在于:該板卡包括分別通過SR1總線和I/O端口連接的現(xiàn)場可編程門陣列FPGA和數(shù)字信號(hào)處理器DSP;四片動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器DDR3 SDRAM;兩片串行電擦除可編程只讀存儲(chǔ)器SPI EEPR0M;兩片串行閃存存儲(chǔ)器SPI FLASH;兩片差分放大器;模數(shù)轉(zhuǎn)換器;非易失閃存存儲(chǔ)器NAND FLASH;以太網(wǎng)收發(fā)器;PC1-express連接器;該板卡還包括分別與時(shí)鐘相連接的時(shí)鐘選擇芯片和時(shí)鐘管理芯片;其中，兩路模擬信號(hào)由SMA接口 I及SMA接口 2分別接入差分放大器I和差分放大器2，差分放大器I和差分放大器2分別通過模數(shù)轉(zhuǎn)換器與現(xiàn)場可編程門陣列FPGA連接，USB接口通過信號(hào)轉(zhuǎn)換器與現(xiàn)場可編程門陣列FPGA連接，動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器DDR3 SDRAM 1、動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器DDR3 SDRAM 2、串行電擦除可編程只讀存儲(chǔ)器SPIEEPROM I和串行閃存存儲(chǔ)器SPI FLASH I分別與現(xiàn)場可編程門陣列FPGA連接，動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器DDR3 SDRAM 3、動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器DDR3 SDRAM 4、串行電擦除可編程只讀存儲(chǔ)器SPI EEPROM 2和串行閃存存儲(chǔ)器SPI FLASH 2分別與數(shù)字信號(hào)處理器DSP連接，現(xiàn)場可編程門陣列FPGA通過PCLE總線與PC1-express連接器連接，數(shù)字信號(hào)處理器DSP通過以太網(wǎng)收發(fā)器連接到RJ45接口。
[0005]本實(shí)用新型的特點(diǎn)及有益效果是:1、本設(shè)計(jì)采用成熟可靠的元器件，輔以規(guī)范的電路設(shè)計(jì)，保證信號(hào)采集處理的準(zhǔn)確性和高效性。2、采用標(biāo)準(zhǔn)3U板卡尺寸，可與標(biāo)準(zhǔn)3U機(jī)箱匹配。3、采用標(biāo)準(zhǔn)PC1-express連接器，方便與有相應(yīng)接口的機(jī)箱或板卡進(jìn)行對(duì)接，實(shí)現(xiàn)本信號(hào)采集處理板卡與系統(tǒng)其他結(jié)構(gòu)的數(shù)據(jù)交互。
【附圖說明】
[0006]圖1為本實(shí)用新型電路連接框圖；
[0007]圖2為板卡及PC1-express連接器結(jié)構(gòu)示意圖；
[0008]圖3為與板卡對(duì)接的PC1-express連接器結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0009]以下結(jié)合附圖對(duì)本實(shí)用新型作進(jìn)一步說明:
[0010]參照?qǐng)D1，本設(shè)計(jì)是一款集成高速模數(shù)轉(zhuǎn)換器(以下簡稱ADC)、高速現(xiàn)場可編程門陣列(以下簡稱FPGA)和高速數(shù)字信號(hào)處理器(以下簡稱DSP)的高速模擬-數(shù)字信號(hào)采集處理及數(shù)據(jù)存儲(chǔ)處理板卡，支持兩路中頻同步模擬-數(shù)字信號(hào)采樣，支持最高250MSps模擬-數(shù)字采樣速率，支持外部采樣時(shí)鐘。
[0011 ]本設(shè)計(jì)通過FPGA及DSP對(duì)數(shù)字信號(hào)進(jìn)行處理，并將數(shù)據(jù)導(dǎo)入高速動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(以下簡稱DDR3 SDRAM)進(jìn)行存儲(chǔ)。
[0012]采用以太網(wǎng)接口(即RJ45接口)、PC1-express連接器和USB接口與外部進(jìn)行數(shù)據(jù)交互。
[0013]提供DDR3SDRAM和其他多種存儲(chǔ)器進(jìn)行數(shù)據(jù)存儲(chǔ)。
[0014]本實(shí)用新型電路設(shè)計(jì)原理:兩路模擬信號(hào)由SMA接口I及SMA接口2分別接入兩片差分放大器進(jìn)行信號(hào)放大處理，然后分別通過模數(shù)轉(zhuǎn)換器(模擬數(shù)字轉(zhuǎn)換芯片，以下簡稱ADC)進(jìn)行模擬數(shù)字轉(zhuǎn)換，轉(zhuǎn)換后得到的數(shù)字信號(hào)進(jìn)入FPGA進(jìn)行初步處理和分配。然后經(jīng)由SR1總線與DSP進(jìn)行數(shù)據(jù)傳輸，由DSP進(jìn)行數(shù)字信號(hào)的處理和存儲(chǔ)分配工作。
[0015]時(shí)鐘:本設(shè)計(jì)采用四個(gè)時(shí)鐘、一片時(shí)鐘選擇芯片和兩片時(shí)鐘管理芯片，其中，時(shí)鐘I和SMA接口 3通過時(shí)鐘選擇芯片與模數(shù)轉(zhuǎn)換器連接，時(shí)鐘2與FPGA連接，時(shí)鐘3和時(shí)鐘4分別通過時(shí)鐘管理芯片I和時(shí)鐘管理芯片2與DSP連接。ADC的采樣時(shí)鐘由內(nèi)部時(shí)鐘或外部時(shí)鐘提供。內(nèi)部采樣時(shí)鐘由板卡上時(shí)鐘I提供，外部時(shí)鐘信號(hào)通過SMA接口3提供，并通過時(shí)鐘選擇芯片進(jìn)行選通。FPGA系統(tǒng)時(shí)鐘由時(shí)鐘2提供。時(shí)鐘管理芯片I和時(shí)鐘管理芯片2分別對(duì)時(shí)鐘3和時(shí)鐘4進(jìn)行分頻處理。其中，時(shí)鐘管理芯片I為DSP提供系統(tǒng)時(shí)鐘、核時(shí)鐘、DDR時(shí)鐘;時(shí)鐘管理芯片2為DSP提供參考時(shí)鐘、SR1時(shí)鐘。
[0016]存儲(chǔ):四片DDR3 SDRAM芯片分別與FPGA和DSP相連，用于存儲(chǔ)數(shù)字信號(hào)。
[0017]SPI EERROM USPI FLASH I與FPGA相連，用于存儲(chǔ)FPGA的配置信息。SPI EERROM2,SPI FLASH 2與DSP相連，用于存儲(chǔ)DSP的配置信息。NAND FLASH用于存儲(chǔ)FPGA和DSP的交互數(shù)據(jù)。
[0018]接口:本板卡采用USB接口與外部進(jìn)行數(shù)據(jù)交互，傳輸當(dāng)前的各種板卡狀態(tài)和采樣信息，實(shí)現(xiàn)遙控和監(jiān)控的目的。采用以太網(wǎng)RJ45接口，實(shí)現(xiàn)DSP通過Gigabit Ethernet與外部的數(shù)據(jù)傳輸。采用PC1-express總線標(biāo)準(zhǔn)接口，實(shí)現(xiàn)FPGA通過PC1-express總線(PCIe總線)與外部的數(shù)據(jù)傳輸。PC1-express連接器安裝在本板卡的右側(cè)，如圖2所示。與本板卡對(duì)接的PC1-express連接器如圖3所示，PC1-express連接器包括連接器XJl、連接器XP2、連接器XP3和連接器XP4，四個(gè)獨(dú)立的連接器均為符合CPCI規(guī)范的標(biāo)準(zhǔn)連接器，分別與板卡上的連接器XPl、連接器XJ2、連接器XJ3和連接器XJ4匹配對(duì)接。
[0019]電源:連接器XJl與12V直流電源相連，通過其對(duì)插連接器XPl為本板卡提供12V直流電壓，作為本板卡工作電源，經(jīng)過不同電壓轉(zhuǎn)換模塊，轉(zhuǎn)換為板卡上器件所需工作電壓。
[0020]主要器件廠家及型號(hào):
[0021 ]現(xiàn)場可編程門陣列FPGA:賽靈思(XILINX)XC7K325T-FFG900;
[0022]數(shù)字信號(hào)處理器DSP:德州儀器(TI )TMS320C6670 ；
[0023]差分放大器:德州儀器(TI) LMH6554;
[0024]模數(shù)轉(zhuǎn)換器:德州儀器(TI) ADS42LB69；
[0025]高速動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器DDR3 SDRAM:鎂光(MICRON) MT41J256M8；
[0026]非易失閃存存儲(chǔ)器NANDFLASH:恒憶(NUMONYX) NAND512R3A2S；
[0027]串行閃存存儲(chǔ)器SPIFLASH:恒憶(NUM0NYX)N25Q128A;
[0028]串行電擦除可編程只讀存儲(chǔ)器SPI EEPR0M:愛特梅爾(ATMEUAT25128B;
[0029]以太網(wǎng)收發(fā)器:美滿(MARVELL)88E1111；
[0030]USB信號(hào)轉(zhuǎn)換器:飛特帝亞(FTDI)FT245R;
[0031 ]時(shí)鐘管理芯片:德州儀器(TI)CDCE62005RGZT;
[0032]時(shí)鐘選擇芯片:ICS公司ICS8533-AG01;
[0033]PC1-express連接器(XPl): ERNI 電子254992 ；
[0034]PC1-express連接器(XJ2、XJ3): ERNI 電子973028 ；
[0035]PC1-express連接器(XJ4):ERNI電子214443。
【主權(quán)項(xiàng)】
1.一種雙通道高速模擬數(shù)字信號(hào)采集處理板卡，其特征在于:該板卡包括分別通過SR1總線和I/O端口連接的現(xiàn)場可編程門陣列FPGA和數(shù)字信號(hào)處理器DSP;四片動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器DDR3 SDRAM;兩片串行電擦除可編程只讀存儲(chǔ)器SPI EEPR0M;兩片串行閃存存儲(chǔ)器SPI FLASH;兩片差分放大器;模數(shù)轉(zhuǎn)換器；非易失閃存存儲(chǔ)器NAND FLASH;以太網(wǎng)收發(fā)器;PC1-express連接器；該板卡還包括分別與時(shí)鐘相連接的時(shí)鐘選擇芯片和時(shí)鐘管理芯片;其中，兩路模擬信號(hào)由SMA接口 I及SMA接口 2分別接入差分放大器I和差分放大器2，差分放大器I和差分放大器2分別通過模數(shù)轉(zhuǎn)換器與現(xiàn)場可編程門陣列FPGA連接，USB接口通過信號(hào)轉(zhuǎn)換器與現(xiàn)場可編程門陣列FPGA連接，動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器DDR3 SDRAM 1、動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器DDR3 SDRAM 2、串行電擦除可編程只讀存儲(chǔ)器SPI EEPROM I和串行閃存存儲(chǔ)器SPI FLASH I分別與現(xiàn)場可編程門陣列FPGA連接，動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器DDR3 SDRAM 3、動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器DDR3 SDRAM 4、串行電擦除可編程只讀存儲(chǔ)器SPI EEPROM 2和串行閃存存儲(chǔ)器SPI FLASH 2分別與數(shù)字信號(hào)處理器DSP連接，現(xiàn)場可編程門陣列FPGA通過PCLE總線與PC1-express連接器連接，數(shù)字信號(hào)處理器DSP通過以太網(wǎng)收發(fā)器連接到RJ45接口。2.根據(jù)權(quán)利要求1所述的雙通道高速模擬數(shù)字信號(hào)采集處理板卡，其特征在于:該板卡采用四個(gè)時(shí)鐘、一片時(shí)鐘選擇芯片和兩片時(shí)鐘管理芯片，其中，時(shí)鐘I和SMA接口3通過時(shí)鐘選擇芯片與模數(shù)轉(zhuǎn)換器連接，時(shí)鐘2與FPGA連接，時(shí)鐘3和時(shí)鐘4分別通過時(shí)鐘管理芯片I和時(shí)鐘管理芯片2與DSP連接。3.根據(jù)權(quán)利要求2所述的雙通道高速模擬數(shù)字信號(hào)采集處理板卡，其特征在于-PC1-express 連接器安裝在板卡的 右側(cè)， PC1-express 連接器包括連接器 XJl 、連接器 XP2、 連接器XP3和連接器XP4，分別與板卡上的接口 XPl、接口 XJ2、接口 XJ3和接口 XJ4匹配對(duì)接。
【專利摘要】本實(shí)用新型公開了一種雙通道高速模擬數(shù)字信號(hào)采集處理板卡。該板卡包括FPGA、DSP、四片DDR3？SDRAM、兩片SPI？EEPROM；兩片SPI？FLASH、兩片差分放大器、模數(shù)轉(zhuǎn)換器、NAND？FLASH；以太網(wǎng)收發(fā)器和PCI-express連接器；還包括分別與時(shí)鐘相連接的時(shí)鐘選擇芯片和時(shí)鐘管理芯片。本設(shè)計(jì)采用成熟可靠的元器件，輔以規(guī)范的電路設(shè)計(jì)，保證信號(hào)采集處理的準(zhǔn)確性和高效性。采用標(biāo)準(zhǔn)3U板卡尺寸，可與標(biāo)準(zhǔn)3U機(jī)箱匹配。采用標(biāo)準(zhǔn)PCI-express連接器，方便與有相應(yīng)接口的機(jī)箱或板卡進(jìn)行對(duì)接，實(shí)現(xiàn)本信號(hào)采集處理板卡與系統(tǒng)其他結(jié)構(gòu)的數(shù)據(jù)交互。
【IPC分類】G06F13/40
【公開號(hào)】CN205247379
【申請(qǐng)?zhí)枴緾N201520927800
【發(fā)明人】蘇曉旭, 李羚梅, 范玉進(jìn), 曹曉東, 褚孝鵬, 邱惠昌, 楊松楠, 劉政鵬, 云天嵩
【申請(qǐng)人】天津光電通信技術(shù)有限公司
【公開日】2016年5月18日
【申請(qǐng)日】2015年11月20日