專利名稱：高速高精度模擬信號采集回放卡的制作方法
技術(shù)領(lǐng)域：
本實用新型屬于數(shù)據(jù)采集領(lǐng)域，特別涉及對模擬信號進(jìn)行高速高精度數(shù)據(jù)采集回放和快速實時處理技術(shù)。
背景技術(shù)：
寬帶高速高精度的模擬信號采集處理技術(shù)一直是數(shù)據(jù)采集領(lǐng)域的一個重要研究課題與技術(shù)難題。在通信領(lǐng)域，尤其是軍事通信領(lǐng)域使用跳頻、直接序列擴(kuò)頻和跳時等混合方式的擴(kuò)展頻譜工作方式，使得工作頻段越來越高、越來越寬。為了進(jìn)行信號的獲取與分析，對寬帶高速高精度的信號采集設(shè)備的需求越來越高。目前，模擬信號采集設(shè)備大多存在采集精度低，帶寬窄與速度低的缺點，主要受限于A/D轉(zhuǎn)換芯片的性能、上下變頻技術(shù)及高頻信號處理技術(shù)，不能滿足高精度與高帶寬數(shù)據(jù)采集應(yīng)用的需求。隨著A/D轉(zhuǎn)換器件水平的提高，為寬帶高速高精度的模擬信號采集處理設(shè)備的研制提供了必要的技術(shù)基礎(chǔ)。

發(fā)明內(nèi)容
本實用新型的目的是為了克服已有技術(shù)的不足之處，提出一種寬帶高速高精度模擬信號采集回放解決方案，設(shè)計出寬帶高速高精度的模擬信號采集回放卡，實現(xiàn)14bits精度的模擬信號采集回放功能，采樣率達(dá)200MSPS，從而使寬帶高速高精度模擬信號采集處理設(shè)備的研制成為可能。
為達(dá)到上述目的，本實用新型采用的技術(shù)方案是一種高速高精度模擬信號采集回放卡，其電路由模擬信號采集模塊、模擬信號回放模塊、緩沖管理模塊、高速串行數(shù)據(jù)接口模塊以及系統(tǒng)總線接口模塊五部分組成；所述模擬信號采集模塊包括信號調(diào)理電路、A/D轉(zhuǎn)換電路和高穩(wěn)定度時鐘電路，信號調(diào)理電路由模擬信號放大器和濾波調(diào)整構(gòu)成，模擬信號放大器采用拓?fù)潆娐?，由前級的衰減器和后級固定增益的放大器組成一個程控放大器，模擬信號經(jīng)過放大與濾波調(diào)整后輸出；A/D轉(zhuǎn)換電路采用雙片14Bits的AD6645-105芯片通過電路連接實現(xiàn)正交采樣，將調(diào)理后的模擬信號進(jìn)行A/D變換；高穩(wěn)定度時鐘電路采用恒溫晶振作為時鐘源，選用帶鎖相環(huán)的可編程頻率綜合器，以保證雙片AD6645-105芯片進(jìn)行正交采樣的相位差為180度；所述模擬信號回放模塊包括D/A轉(zhuǎn)換電路，放大反饋電路和時鐘電路，D/A轉(zhuǎn)換電路采用AD9772A芯片；放大反饋電路對AD9772A芯片輸出的模擬信號進(jìn)行放大調(diào)理，以獲取更好的模擬信號輸出質(zhì)量；時鐘電路采用恒溫晶振作為時鐘源，選用帶鎖相環(huán)的可編程頻率綜合器，為D/A轉(zhuǎn)換電路提供高穩(wěn)定度的時鐘，使卡內(nèi)數(shù)據(jù)以模擬信號方式進(jìn)行回放；所述緩沖管理模塊包括多級數(shù)據(jù)緩沖FIFO、采集樣點存儲器及數(shù)據(jù)交叉選擇電路，多級數(shù)據(jù)緩沖FIFO采用3塊IDT72V3694芯片形成一個多級數(shù)據(jù)緩沖機(jī)構(gòu)；采集樣點存儲器采用兩片動態(tài)存儲器DDR SDRAM，通過DDR SDRAM控制邏輯控制兩片DDR SDRAM存儲器，實現(xiàn)卡上采集樣點高速緩存；數(shù)據(jù)交叉選擇電路對各級數(shù)據(jù)緩沖及采集樣點存儲器的控制，為各級數(shù)據(jù)緩沖搭建一條高速的硬件數(shù)據(jù)通路；所述高速串行數(shù)據(jù)接口模塊采用TLK4015作為高速串行數(shù)據(jù)接口，提供采集回放卡與外部存儲設(shè)備的高速數(shù)據(jù)通路，將采集數(shù)據(jù)實時存儲到外部存儲介質(zhì)；所述系統(tǒng)總線接口模塊包括PCI/cPCI總線控制器和PCI/cPCI總線控制邏輯，PCI/cPCI總線控制器實現(xiàn)與PCI/cPCI總線的接口，PCI/cPCI總線控制邏輯實現(xiàn)對PCI/cPCI總線控制器的控制接口，將所述模擬信號采集模塊采集的數(shù)據(jù)傳送給計算機(jī)系統(tǒng)或從計算機(jī)系統(tǒng)獲取數(shù)據(jù)，通過所述的模擬信號回放模塊發(fā)送出去。
本實用新型工作原理是所述模擬信號采集模塊實現(xiàn)兩路模擬信號的輸入與調(diào)理，以及模擬信號到數(shù)字信號的轉(zhuǎn)換功能，通過兩片14Bits A/D轉(zhuǎn)換器，進(jìn)行中頻帶通雙片正交采樣，實現(xiàn)200MSPS采樣速率；所述模擬信號回放模塊實現(xiàn)模擬信號的回放功能，對原始數(shù)據(jù)實現(xiàn)D/A轉(zhuǎn)換，并對D/A轉(zhuǎn)換輸出的模擬信號進(jìn)行放大處理，以160MHz的頻率進(jìn)行回放；所述緩沖管理模塊實現(xiàn)采樣數(shù)據(jù)的高速緩沖及樣點緩存，通過多級高速雙向FIFO設(shè)計，為采樣數(shù)據(jù)建立高速的數(shù)據(jù)通路，同時通過DDR SDRAM控制邏輯控制兩片DDR SDRAM存儲器，實現(xiàn)卡上采集樣點高速緩存；所述高速串行數(shù)據(jù)接口模塊提供采集回放卡與外部存儲設(shè)備的高速數(shù)據(jù)通路，實時將采集數(shù)據(jù)存儲到外部存儲介質(zhì)；所述系統(tǒng)總線接口模塊實現(xiàn)計算機(jī)系統(tǒng)采集回放卡的高速數(shù)據(jù)交互，將采集的樣點數(shù)據(jù)發(fā)送到計算機(jī)系統(tǒng)或從計算機(jī)系統(tǒng)讀取需要進(jìn)行回放的原始數(shù)據(jù)。
本實用新型能夠?qū)崿F(xiàn)模擬信號的高速高精度采集、采集樣點高速緩存、采集數(shù)據(jù)的實時外部存儲以及原始數(shù)據(jù)的模擬回放。其主要技術(shù)指標(biāo)如下1、采集精度14bit2、采樣率 32～200MSPS3、回放速率32～160MHz4、樣點緩存2～4GB5、信噪比 ＞71dB6、采集時鐘穩(wěn)定度優(yōu)于1E10-9本實用新型可用于以下領(lǐng)域1、雷達(dá)與激光雷達(dá)信號采集2、聲納信號采集3、醫(yī)療設(shè)備4、軟件無線電5、無線通信6、高能物理試驗數(shù)據(jù)采集
圖1為本實用新型高速高精度模擬信號采集回放卡的硬件構(gòu)成框圖。
具體實施方式
以下結(jié)合附圖及實施例對本實用新型作進(jìn)一步描述實施例一種高速高精度模擬信號采集回放卡，其硬件電路由模擬信號采集模塊I、模擬信號回放模塊II、緩沖管理模塊III、高速串行數(shù)據(jù)接口模塊IV、系統(tǒng)總線接口模塊V五部分組成，如圖1所示。
各模塊的組成及功能說明如下I、模擬信號采集模塊，包括信號調(diào)理電路、A/D轉(zhuǎn)換電路和高穩(wěn)定度時鐘電路，其中1)信號調(diào)理電路信號調(diào)理電路主要實現(xiàn)模擬信號的放大與濾波調(diào)整，以及對后端A/D轉(zhuǎn)換器件的保護(hù)。輸入的模擬信號被送入程控放大器，進(jìn)行精確的、線性的放大倍數(shù)控制，采用專用拓?fù)潆娐?，由前級的衰減器和后級固定增益的放大器組成。這種結(jié)構(gòu)具有獨特的優(yōu)點模擬信號帶寬不隨增益變化而變化。在信號放大的同時對信號進(jìn)行濾波處理，濾除雜波，以抑制信號噪聲。經(jīng)過放大與濾波調(diào)整后，將輸入的模擬信號源調(diào)整為適合后端ADC芯片采樣的幅度范圍，獲取更好輸入信號同時也ADC器件進(jìn)行了有效保護(hù)。
2)A/D轉(zhuǎn)換電路經(jīng)過調(diào)理后的模擬信號被送入模/數(shù)轉(zhuǎn)換器(Analog to Digital Converter，ADC)進(jìn)行A/D變換。我們選用的ADC是Analog Device公司生產(chǎn)的AD6645-105芯片。AD6645是一種高速、高性能、單片14位ADC。它在片內(nèi)提供了跟蹤保持器(T/H)和基準(zhǔn)電壓源之類所有必要功能，以實現(xiàn)完整的數(shù)據(jù)轉(zhuǎn)換解決方案。它的高速性能特點允許用于采樣速率高達(dá)200MHz的中頻采樣，同時保持11.3有效位數(shù)。AD6645可提供兩種等級的產(chǎn)品一種采樣速率為105MSPS，另一種為80MSPS。
為了實現(xiàn)200MSPS的采樣率，我們選用采樣率為105MSPS的AD6645-105作為我們的ADC轉(zhuǎn)換器件。通過電路連接兩片AD6645-105芯片，采用雙片ADC芯片正交采樣，保證兩片ADC芯片的時鐘相位差為180度，從而滿足14位高精度200MSPS的模擬信號采樣。同時，線路設(shè)計充分考慮信號的噪聲容限，時序余量、EMC以及電源等諸多問題，以降低信號的噪聲，保證14位的采樣精度。
3)高穩(wěn)定度時鐘電路為了實現(xiàn)兩片ADC芯片進(jìn)行正交采樣，必須保證ADC芯片的采樣時鐘相位差為180度，時鐘信號的抖動對信噪比的影響很大。
為達(dá)到這么高的指標(biāo)，要求系統(tǒng)時鐘穩(wěn)定度必須達(dá)到10-9。因此必須設(shè)計高穩(wěn)定度時鐘電路，我們采用恒溫晶振作為時鐘源，選用帶鎖相環(huán)的可編程頻率綜合器，用鎖相環(huán)芯片產(chǎn)生所需要的低抖動時鐘信號，時鐘信號的傳輸采用叉分方式，盡可能減少傳輸過程中的干擾。以滿足采樣電路對時鐘的要求。
II、模擬信號回放模塊，包括D/A轉(zhuǎn)換電路，放大反饋電路和時鐘電路，其中1)D/A轉(zhuǎn)換電路模擬信號模塊回放實現(xiàn)任意模擬信號的回放，可作為任意信號波形發(fā)生器和函數(shù)發(fā)生器。D/A轉(zhuǎn)換電路實現(xiàn)數(shù)字信號到模擬信號的轉(zhuǎn)換，我們選用Analog Device公司生產(chǎn)的AD9772A DAC(Digital to AnalogConverter)作為我們的數(shù)/模轉(zhuǎn)換芯片。
AD9772A是Analog Device公司的一款高速、寬帶DAC芯片，采用單電源供電、內(nèi)插過采樣，最高支持160MSPS的輸入數(shù)據(jù)速率。在提供充分動態(tài)輸入范圍情況下，可以最優(yōu)的重構(gòu)產(chǎn)生基帶和中頻波形。片內(nèi)集成了帶有2倍內(nèi)插濾波器和鎖相環(huán)路的低失真DAC，鎖相環(huán)路提供了所有片內(nèi)所需時鐘和控制信號。基于外部穩(wěn)定時鐘源考慮，AD9772A還為為時鐘提供了靈活的輸入管腳，既可支持單端形式輸入時鐘，也可支持差分時鐘輸入。
我們運用AD9772A，配以穩(wěn)定的外部時鐘源，以產(chǎn)生高質(zhì)量的基帶信號。
2)放大反饋電路放大反饋電路實現(xiàn)對DAC器件輸出的模擬信號進(jìn)行放大調(diào)理，以獲取更好的模擬信號輸出質(zhì)量。
3)時鐘電路時鐘電路為D/A轉(zhuǎn)換電路提供高穩(wěn)定度的時鐘，雖然AD9772A提供了內(nèi)置的時鐘電路，但是其內(nèi)部時鐘的精度及穩(wěn)定度不能滿足本實用新型應(yīng)用的需求，因此，我們?yōu)镈/A轉(zhuǎn)換電路設(shè)計了高穩(wěn)定度的時鐘電路，采用恒溫晶振作為時鐘源，選用帶鎖相環(huán)的可編程頻率綜合器，用鎖項環(huán)芯片產(chǎn)生所需要的低抖動時鐘信號，時鐘信號的傳輸采用叉分方式，提供穩(wěn)定度高達(dá)10-9的外部時鐘源。
III、緩沖管理模塊，包括多級數(shù)據(jù)緩沖FIFO，采集樣點存儲器及數(shù)據(jù)交叉選擇電路，其中1)數(shù)據(jù)緩沖FIFO本實用新型面向的是高速高精度模擬信號處理應(yīng)用，在處理過程中會產(chǎn)生海量的數(shù)據(jù)量，在14位精度，200MSPS采樣率的工作模式下，會產(chǎn)生400MB/s的采樣數(shù)據(jù)。因此，采集回放卡的數(shù)據(jù)緩沖設(shè)計決定了系統(tǒng)的性能和可用性。
因此，我們在設(shè)計時采用了多級數(shù)據(jù)緩沖機(jī)制，利用大容量的雙向高速FIFO器件搭建高速數(shù)據(jù)通道。我們選用IDT公司的IDT72V3694作為卡上數(shù)據(jù)緩沖，IDT72V3694是一款雙向32K×36×2的FIFO芯片，可以提供高達(dá)256KB的高速數(shù)據(jù)緩沖，訪問時間6.5ns，是一款高速、低功耗(3.3V)的FIFO器件，內(nèi)部兩個獨立的時鐘提供FIFO的雙向操作?？ㄉ喜捎?塊IDT72V3694芯片形成一個多級數(shù)據(jù)緩沖機(jī)構(gòu)，避免了在高速數(shù)據(jù)采集回放過程中的數(shù)據(jù)溢出。
2)采集樣點存儲器采集樣點存儲器用來臨時存放采集的樣點數(shù)據(jù)，因為采集形成的數(shù)據(jù)量非常大，如果沒有高速的數(shù)據(jù)通道將采集數(shù)據(jù)實時傳送到外部存儲介質(zhì)中，可以將樣點數(shù)據(jù)暫存在樣點存儲器中，在采集結(jié)束后再通過PCI總線將樣點數(shù)據(jù)讀入后端計算機(jī)系統(tǒng)進(jìn)行存儲和處理。
本實用新型采用兩片動態(tài)存儲器(DDR SDRAM)實現(xiàn)采集樣點存儲器。如果采用傳統(tǒng)的由SRAM和FIFO來堆砌，實現(xiàn)比較簡單，但規(guī)模龐大，費用高，性價比低。采用DDR SDRAM實現(xiàn)，具有速度快，容量大、性價比高、配置靈活、使用方便等優(yōu)點，但也存在著設(shè)計難度大、控制復(fù)雜的缺點。
因此，在DDR SDRAM控制電路的設(shè)計上，我們選擇Altera的DDRSDRM Controller IP核進(jìn)行設(shè)計，在原有的IP核基礎(chǔ)上做了大的改動，改進(jìn)了其存取速度低，控制不穩(wěn)定的缺陷，提高了訪問內(nèi)存的性能，實現(xiàn)對DDR SDRAM進(jìn)行高速交替讀寫與動態(tài)刷新。
3)數(shù)據(jù)交叉選擇電路數(shù)據(jù)交叉選擇電路實現(xiàn)對各級數(shù)據(jù)緩沖及采集樣點存儲器的控制，為各級數(shù)據(jù)緩沖搭建一條高速的硬件數(shù)據(jù)通路。
IV、高速串行數(shù)據(jù)接口模塊本使用新型設(shè)計的高速高精度模擬信號采集回放卡在提供高速樣點緩存的同時，還提供了高速串行數(shù)據(jù)接口，通過高速串行數(shù)據(jù)接口，可以與外部存儲設(shè)備進(jìn)行高速數(shù)據(jù)交互，如磁盤陣列系統(tǒng)。
我們選用TI公司的TLK4015作為高速串行數(shù)據(jù)接口，TLK4015是4通道m(xù)ulti-gigabit收發(fā)器，用于極高速、雙向、點對點數(shù)據(jù)傳輸系統(tǒng)。4通道收發(fā)器，單通道速率1.2Gb/s，4通道并行工作，整個接口速率達(dá)4.8Gb/s。
V、系統(tǒng)總線接口模塊，包括PCI總線控制器和PCI總線控制邏輯，其中1)PCI總線控制器PCI總線控制器實現(xiàn)與PCI總線的接口，采用PLX公司PCI9656芯片，支持PCI規(guī)范2.2版，具有兩個DMA通道，可適用于64-bit，66MHzPCI總線。提供高達(dá)528MB/s的峰值傳送速度。
2)PCI總線控制邏輯PCI總線控制邏輯實現(xiàn)對PCI總線控制器的控制接口，我們采用Altera公司的可編程邏輯器件對PCI總線控制器接口進(jìn)行控制，實現(xiàn)了卡上寄存器訪問，高速DMA數(shù)據(jù)通路，中斷管理等控制功能。
上述實施例只為說明本實用新型的技術(shù)構(gòu)思及特點，其目的在于讓熟悉此項技術(shù)的人士能夠了解本實用新型的內(nèi)容并據(jù)以實施，并不能以此限制本實用新型的保護(hù)范圍。凡根據(jù)本實用新型精神實質(zhì)所作的等效變化或修飾，都應(yīng)涵蓋在本實用新型的保護(hù)范圍之內(nèi)。
權(quán)利要求1.一種高速高精度模擬信號采集回放卡，其特征在于電路由模擬信號采集模塊、模擬信號回放模塊、緩沖管理模塊、高速串行數(shù)據(jù)接口模塊以及系統(tǒng)總線接口模塊五部分組成；所述模擬信號采集模塊包括信號調(diào)理電路、A/D轉(zhuǎn)換電路和高穩(wěn)定度時鐘電路，信號調(diào)理電路由模擬信號放大器和濾波調(diào)整構(gòu)成，模擬信號放大器采用拓?fù)潆娐罚汕凹壍乃p器和后級固定增益的放大器組成一個程控放大器，模擬信號經(jīng)過放大與濾波調(diào)整后輸出；A/D轉(zhuǎn)換電路采用雙片14Bits的AD6645-105芯片通過電路連接實現(xiàn)正交采樣，將調(diào)理后的模擬信號進(jìn)行A/D變換；高穩(wěn)定度時鐘電路采用恒溫晶振作為時鐘源，選用帶鎖相環(huán)的可編程頻率綜合器，以保證雙片AD6645-105芯片進(jìn)行正交采樣的相位差為180度；所述模擬信號回放模塊包括D/A轉(zhuǎn)換電路，放大反饋電路和時鐘電路，D/A轉(zhuǎn)換電路采用AD9772A芯片；放大反饋電路對AD9772A芯片輸出的模擬信號進(jìn)行放大調(diào)理，以獲取更好的模擬信號輸出質(zhì)量；時鐘電路采用恒溫晶振作為時鐘源，選用帶鎖相環(huán)的可編程頻率綜合器，為D/A轉(zhuǎn)換電路提供高穩(wěn)定度的時鐘，使卡內(nèi)數(shù)據(jù)以模擬信號方式進(jìn)行回放；所述緩沖管理模塊包括多級數(shù)據(jù)緩沖FIFO、采集樣點存儲器及數(shù)據(jù)交叉選擇電路，多級數(shù)據(jù)緩沖FIFO采用3塊IDT72V3694芯片形成一個多級數(shù)據(jù)緩沖機(jī)構(gòu)；采集樣點存儲器采用兩片動態(tài)存儲器DDR SDRAM，通過DDRSDRAM控制邏輯控制兩片DDR SDRAM存儲器，實現(xiàn)卡上采集樣點高速緩存；數(shù)據(jù)交叉選擇電路對各級數(shù)據(jù)緩沖及采集樣點存儲器的控制，為各級數(shù)據(jù)緩沖搭建一條高速的硬件數(shù)據(jù)通路；所述高速串行數(shù)據(jù)接口模塊采用TLK4015作為高速串行數(shù)據(jù)接口，提供采集回放卡與外部存儲設(shè)備的高速數(shù)據(jù)通路，將采集數(shù)據(jù)實時存儲到外部存儲介質(zhì)；所述系統(tǒng)總線接口模塊包括PCI/cPCI總線控制器和PCI/cPCI總線控制邏輯，PCI/cPCI總線控制器實現(xiàn)與PCI/cPCI總線的接口，PCI/cPCI總線控制邏輯實現(xiàn)對PCI/cPCI總線控制器的控制接口，將所述模擬信號采集模塊采集的數(shù)據(jù)傳送給計算機(jī)系統(tǒng)或從計算機(jī)系統(tǒng)獲取數(shù)據(jù)，通過所述的模擬信號回放模塊發(fā)送出去。
專利摘要一種高速高精度模擬信號采集回放卡，其特征在于電路由模擬信號采集模塊、模擬信號回放模塊、緩沖管理模塊、高速串行數(shù)據(jù)接口模塊以及系統(tǒng)總線接口模塊五部分組成；所述模擬信號采集模塊包括信號調(diào)理電路、A/D轉(zhuǎn)換電路和高穩(wěn)定度時鐘電路；所述模擬信號回放模塊包括D/A轉(zhuǎn)換電路、放大反饋電路和時鐘電路；所述緩沖管理模塊包括多級數(shù)據(jù)緩沖FIFO、采集樣點存儲器及數(shù)據(jù)交叉選擇電路；所述高速串行數(shù)據(jù)接口模塊采用TLK4015作為高速串行數(shù)據(jù)接口；所述系統(tǒng)總線接口模塊包括PCI/cPCI總線控制器和PCI/cPCI總線控制邏輯。本實用新型能夠?qū)崿F(xiàn)模擬信號的高速高精度采集、采集樣點高速緩存、采集數(shù)據(jù)的實時外部存儲以及原始數(shù)據(jù)的模擬回放。其主要技術(shù)指標(biāo)如下1.采集精度14bit；2.采樣率32～200MSPS；3.回放速率32～160MHz；4.樣點緩存2～4GB；5.信噪比＞71dB；6.采集時鐘穩(wěn)定度優(yōu)于1E10－9。
文檔編號G06F3/05GK2791746SQ200520070520
公開日2006年6月28日 申請日期2005年4月4日 優(yōu)先權(quán)日2005年4月4日
發(fā)明者袁定伍 申請人:蘇州鷂鷹數(shù)據(jù)技術(shù)有限公司