Dvi信號轉換裝置和dvi信號輸入測試板卡的制作方法
【技術領域】
[0001]本發(fā)明涉及顯示技術領域，尤其涉及一種DVI (Digital Visual Interface，數字視頻接口 )信號轉換裝置和DVI信號輸入測試板卡。
【背景技術】
[0002]目前在液晶顯示屏開發(fā)過程中，特別是在中小尺寸液晶顯示屏的開發(fā)過程中，需要一套點亮設備，相應需要一種將DVI信號轉換為LVDS(Low-Voltage DifferentialSignaling，低電壓差分信號)信號和TTL(晶體管-晶體管邏輯電平)信號的測試板卡。
[0003]然而，現有的DVI信號輸入測試板卡并不能全硬件處理數據，從而不能最大程度的保證信號的完整性，需要通過軟件對信號進行處理，不能滿足尤其是對于開發(fā)過程中存在較多的異性屏和特殊分辨率屏的需要全硬件處理數據的要求。現有技術不能提供一種全通過硬件即可提供LVDS信號6bit (比特)、8bit單雙路輸出的DIV信號測試板卡，需要通過軟件對信號處理，不能最大程度保證信號的完整性。

【發(fā)明內容】

[0004]本發(fā)明的主要目的在于提供一種DVI信號轉換裝置和DVI信號輸入測試板卡，解決現有的DVI信號輸入測試板卡并不能全硬件處理數據，從而不能最大程度的保證信號的完整性，需要通過軟件對信號進行處理的問題。
[0005]為了達到上述目的，本發(fā)明提供了一種DVI信號轉換裝置，包括TTL信號轉換單元、LVDS信號轉換單元和靜電釋放防護單元，其中，
[0006]所述TTL信號轉換單元，用于將DVI信號轉換為TTL信號；
[0007]所述LVDS信號轉換單元，用于將所述TTL信號轉換為LVDS信號；
[0008]所述靜電釋放防護單元，用于對所述LVDS信號進行靜電釋放防護。
[0009]實施時，所述TTL信號轉換單元，用于根據預先設定的TTL輸出模式同時輸出雙路8位TTL信號或單路8位TTL信號。
[0010]實施時，所述LVDS信號轉換單元，具體用于根據預先設定的信號模式將所述TTL信號轉換為6比特LVDS信號和/或8比特LVDS信號。
[0011 ] 實施時，所述LVDS信號轉換單元，具體用于根據預先設定的LVDS輸出模式將所述TTL信號轉換為單路6比特LVDS信號、雙路6比特LVDS信號、單路8比特LVDS信號、雙路8比特LVDS信號中的一項或多項。
[0012]實施時，所述LVDS信號轉換單元具體用于將所述LVDS信號通過VESA模式或JEIDA模式輸出。
[0013]實施時，所述TTL信號轉換單元采用型號為TPF401或TPF401A的TTL信號轉換芯片;
[0014]所述LVDS信號轉換單元采用型號為THC63LVDM83A-G或THC63LVDF84A-G的LVDS信號轉換芯片。
[0015]本發(fā)明還提供了一種DVI信號輸入測試板卡，包括印刷電路板和設置在該印刷電路板上的上述的DVI信號轉換裝置。
[0016]實施時，本發(fā)明所述的DVI信號輸入測試板卡還包括設置在所述印刷電路板上的電源模塊；
[0017]所述電源模塊用于為所述TTL信號轉換單元和所述LVDS信號轉換單元提供電源電壓和控制電壓。
[0018]實施時，本發(fā)明所述的DVI信號輸入測試板卡還包括設置在所述印刷電路板上的USB接口、I2C總線接口、SPI總線接口和控制單元；
[0019]所述控制單元用于控制將所述USB接口接收的信號轉換為I2C總線信號或SPI總線信號。
[0020]實施時，所述控制單元采用型號為CY7C6813A的接口芯片。
[0021]與現有技術相比，本發(fā)明所述的DVI信號轉換裝置和DVI信號輸入測試板卡，可以將DVI信號轉換為LVDS信號和TTL信號，不涉及軟件對信號處理，全硬件處理數據，能最大程度的保證信號的完整性，可以做為調試板卡使用，對測試屏的相關光學指標進行調試。
【附圖說明】
[0022]圖1是本發(fā)明實施例所述的DVI信號轉換裝置的結構框圖；
[0023]圖2是本發(fā)明所述的DVI信號轉換裝置包括LVDS信號轉換單元UlO的一具體實施例的電路圖；
[0024]圖3是本發(fā)明實施例所述的DVI信號輸入測試板卡的結構框圖；
[0025]圖4是本發(fā)明所述的DVI信號輸入測試板卡的一具體實施例的結構圖。
【具體實施方式】
[0026]下面將結合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本發(fā)明一部分實施例，而不是全部的實施例?；诒景l(fā)明中的實施例，本領域普通技術人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本發(fā)明保護的范圍。
[0027]如圖1所示，本發(fā)明實施例所述的DVI信號轉換裝置，包括TTL信號轉換單元11、LVDS信號轉換單元12和靜電釋放防護單元13，其中，
[0028]所述TTL信號轉換單元11，用于將DVI信號轉換為TTL信號；
[0029]所述LVDS信號轉換單元12，用于將所述TTL信號轉換為LVDS信號；
[0030]所述靜電釋放防護單元13，與所述LVDS信號轉換單元12的LVDS信號輸出端連接，用于對所述LVDS信號進行靜電釋放防護。
[0031]本發(fā)明實施例所述的DVI信號轉換裝置，可以通過全硬件的方法將DVI信號轉換為TTL信號和LVDS信號，可以最大程度的保證信號的完整性，并可以對LVDS信號進行靜電釋放防護。
[0032]優(yōu)選的，所述TTL信號轉換單元，具體用于根據預先設定的TTL輸出模式同時輸出雙路8位TTL信號或單路8位TTL信號。
[0033]具體的，所述TTL信號轉換單元可以采用型號為TPF401或TPF401A的TTL信號轉換芯片，在實際操作時，可以通過接入型號為TF401或TPF401A的TTL信號轉換芯片的PIXS管腳的信號可以確定是雙路8位TTL信號輸出還是單路8位TTL信號輸出，以適應對于不同形式的TTL信號輸出的需要。
[0034]優(yōu)選的，所述LVDS信號轉換單元，具體用于根據預先設定的信號模式將所述TTL信號轉換為6比特LVDS信號和/或8比特LVDS信號。
[0035]更優(yōu)選的，所述LVDS信號轉換單元，具體用于根據預先設定的LVDS輸出模式將所述TTL信號轉換為單路6比特LVDS信號、雙路6比特LVDS信號、單路8比特LVDS信號、雙路8比特LVDS信號中的一項或多項。
[0036]優(yōu)選的，所述LVDS信號轉換單元具體用于將所述LVDS信號通過VESA模式或JEIDA模式輸出，以提高輸出的LVDS信號的適配性。
[0037]在實際操作時，所述LVDS信號轉換單元可以采用型號為THC63LVDM83A-G或THC63LVDF84A-G的LVDS信號轉換芯片，通過采用至少一個該LVDS信號轉換芯片，并通過設置該LVS信號轉換芯片的輸入管腳，可以實現根據預先設定的LVDS輸出模式將所述TTL信號轉換為單路6比特LVDS信號、雙路6比特LVDS信號、單路8比特LVDS信號、雙路8比特LVDS信號中的一項或多項。
[0038]下面通過一具體實施例來說明本發(fā)明所述的DVI信號轉換裝置包括的LVDS信號轉換單元。
[0039]如圖2所示，本發(fā)明所述的DVI信號轉換裝置包括LVDS信號轉換單元UlO的該具體實施例采用型號為THC63LVDM83A-G的LVDS信號轉換芯片，該LVDS信號轉換芯片UlO以將TTL信號轉換為單路6bit (比特)LVDS信號；
[0040]輸入該LVDS信號轉換芯片UlO的TTL信號為8位TTL信號，該8位TTL信號分別為:對應于紅基色的8bit數據:ER0、ERl、ER2、ER3、ER4、ER5、ER6和ER7，對應于綠基色的8bit 數據:EG0、EG1、EG2、EG3、EG4、EG5、EG6 和 EG7，以及對應于藍基色的 8bit 數據:ΕΒ0、EB1、EB2、EB3、EB4、EB5、EB6 和 EB7 ；
[0041]在本具體實施例中，通過人為扣去三基色的低兩位數據，用高6位數據輸入該LVDS信號轉換芯片；
[0042]在圖2中，LVDS信號轉換芯片UlO的TAO管腳、TAl管腳、TA2管腳、TA3管腳、TA4管腳、TA5 管腳分別接入 ER2、ER3、ER4、ER5、ER6、ER7 ；
[0043]LVDS信號轉換芯片UlO的TA6管腳、TBO管腳、TBl管腳、TB2管腳、TB3管腳、TB4管腳分別接入 EG2、EG3、EG4、EG5、EG6、EG7 ；
[0044]LVDS信號轉換芯片UlO的TB4管腳、TB5管腳、TB6管腳、TCl管腳、TC2管腳、TC3管腳分別接入 EB2、EB3、EB4、EB5、EB6、EB7 ；
[0045]LVDS信號轉換芯片UlO的R/F管腳，用于時鐘匹配，通過接地電阻R12接地；
[0046]所述接地電阻Rl2的電阻值為O歐；
[0047]LVDS信號轉換芯片UlO的VCCl管腳、VCC2管腳、VCC3管腳、LVDS VCCl管腳、LVDSVCC2管腳、PLL VCCl和/PDMN管腳都接入3.3V電壓；
[0048]LVDS信號轉換芯片UlO的GNDl管腳、GND2管腳、GND3管腳、TD6管腳、GND4管腳、LVDS GNDl 管腳、LVDS GND2 管腳、LVDS GND3 管腳、PLL GNDl 管腳、PLL GND2 管腳和 GND5管腳都接地；
[0049]LVDS信號轉換芯片UlO的TDl管腳、TD2管腳、TD3管腳、TD4管腳、TD5管腳、TDO管腳、TD-管腳和TD+管腳都懸空；
[0050]LVDS信號轉換芯片UlO的TC4管腳接入行同步信號DHS，型號為THC63LVDM83A-G的LVDS信號轉換芯片的TC5管腳接入場同步信號DVS ;
[0051]LVDS信號轉換芯片UlO的TC6管腳接入數據使能信號DE ;
[0052]LVDS信號轉換芯片UlO的CLK IN管腳接入輸入時鐘信號DCLK ;
[0053]LVDS信號轉換芯片UlO的TA-管腳、TA+管腳、TB-管腳、TB+管腳、TC-管腳、TC+管腳分別輸出 6RXE0-、6RXE0+、6RXE1-、6RXE1+、6RXE2-、6RXE2+ ；
[0054]6RXE0-、6RXE0+、6RXE1-、6RXE1+、6RXE2-和 6RXE2+ 即為 6bitLVDS 信號；
[0055]LVDS信號轉換芯片UlO的TCLK-管腳、TCLK+管腳分別輸出正時鐘信號6RXEC-和負時鐘信號6RXEC+ ；
[0056]在如圖2所示的具體實施例中，所述靜電釋放防護單元包括第一靜電抑制芯片Ull和第二靜電抑制芯片U13 ；
[0057]第一靜電抑制芯片Ull的型號和第二靜電抑制芯片U13的型號都為Rclamp0524P ；
[0058]所述第一靜電抑制芯片Ull的管腳3和管腳8都接地；
[0059]所述第二靜電抑制芯片U13的管腳3和管腳8都接地；
[0060]所述第一靜電抑制芯片Ull的管腳1、管腳2、管腳4、管腳5分別接入6RXE0-、6RXE0+、6RXE1-、6RXE1+，所述第一靜電抑制芯片Ull的管腳10、管腳9、管腳7、管腳6分別輸出靜電抑制后的 6RXE0-、6RXE0+、6RXE1-、6RXE1+ ；
[0061]所述第二靜電抑制芯片U13的管腳1、管腳2、管腳4、管腳5分別接入6RXE2-、6RXE2+、6RXEC-、6RXEC+ ;所述第二靜電抑制芯片U13的管腳10、管腳9、管腳7、管腳6分別輸出靜電抑制后的 6RXE2-、6RXE2+、6RXEC-、6RXEC+ ；
[0062]所述第一靜電抑制芯片Ull和所述第二靜電抑制芯片U13用于對LVDS信號轉換芯片UlO的插拔靜電防護。
[0063]進一步的，通過在LVDS信號轉換芯片UlO的LVDS信號輸出端的硬件設置可以實現 VESA (Video Electronics Standards Associat1n，視頻電子標準協(xié)會)模式或JEIDA (Japan Electronic Ind