一種模擬信號采集裝置制造方法
【專利摘要】本實用新型公開了一種模擬信號采集裝置，屬于自動化測試【技術(shù)領(lǐng)域】。所述裝置包括信號處理單元、模擬/數(shù)字采樣單元、存儲單元、邏輯控制單元、數(shù)據(jù)采集單元接口芯片及電源保障單元，所述模擬/數(shù)字采樣單元與所述信號處理單元電連接，所述邏輯控制單元分別與所述模擬/數(shù)字采樣單元、所述數(shù)據(jù)采集單元接口芯片和所述存儲單元電連接；所述電源保障單元分別與信號處理單元、模擬/數(shù)字采樣單元、存儲單元、邏輯控制單元以及數(shù)據(jù)采集單元接口芯片中的信號采樣電路及信號處理電路，用于提供恒定的電源保障，在采樣參數(shù)比較苛刻的場合下維持穩(wěn)定的供電環(huán)境，保證了裝置的采樣精度及采樣速度。
【專利說明】一種模擬信號采集裝置
【技術(shù)領(lǐng)域】
[0001] 本實用新型涉及自動化測試【技術(shù)領(lǐng)域】，特別涉及一種模擬信號采集裝置。
【背景技術(shù)】
[0002] 隨著現(xiàn)代科學技術(shù)的進展，模擬信號采集裝置已經(jīng)成為自動化測試領(lǐng)域中重要的 組成部分，在雷達、通信、測控、圖像處理等信號處理領(lǐng)域有著廣泛的應用。
[0003] 現(xiàn)有技術(shù)中，模擬信號采集裝置在采樣環(huán)節(jié)中是大范圍的采集，沒有恒定的電源 保障；針對某些對采樣精度、采樣速度等參數(shù)要求比較苛刻的場合，現(xiàn)有的采集裝置無法滿 足要求，工作時采集及處理的信息容易出現(xiàn)偏差。 實用新型內(nèi)容
[0004] 為了解決現(xiàn)有技術(shù)中模擬信號采集裝置在采樣參數(shù)比較苛刻的場合下，采集及處 理的信息容易出現(xiàn)偏差的問題，本實用新型實施例提供了。技術(shù)方案如下：
[0005] 本實用新型實施例提供了一種模擬信號采集裝置，所述裝置包括：
[0006] 信號處理單元、模擬/數(shù)字采樣單元、存儲單元、邏輯控制單元、數(shù)據(jù)采集單元接 口芯片及電源保障單元，所述模擬/數(shù)字采樣單元與所述信號處理單元電連接，所述邏輯 控制單元分別與所述模擬/數(shù)字采樣單元、所述數(shù)據(jù)采集單元接口芯片和所述存儲單元電 連接；
[0007] 所述電源保障單元包括：穩(wěn)壓器、運算放大器、差分放大器、第一電阻、第二電阻、 第三電阻、第四電阻、第五電阻、第六電阻、第七電阻、第八電阻、第九電阻、第十電阻、第 i 電阻、第一電容、第二電容、第三電容、第四電容、第五電容、第六電容、第七電容、第八 電容、第一二極管、第二二極管、第三二極管以及第四二極管；
[0008] 所述穩(wěn)壓器的輸入端外接電源，所述第一二極管與所述第二二極管串聯(lián)，所述第 一二極管的負極接所述穩(wěn)壓器的調(diào)整端，所述第二二極管的正極接地，所述第一電阻與所 述第三二極管分別并聯(lián)在所述穩(wěn)壓器的輸出端與調(diào)整端之間，所述第一電容的正極連接所 述穩(wěn)壓器的調(diào)整端，所述第一電容的負極接地，所述第二電容、第三電容以及所述第四電阻 分別一端連接所述穩(wěn)壓器的輸出端且另一端接地；
[0009] 所述第五電阻與負載串聯(lián)，所述負載的一端連接所述穩(wěn)壓器的輸出端，所述第五 電阻的另一端接地，所述第四電容、第六電容以及第四二極管分別并聯(lián)在所述負載的兩 端；
[0010] 所述第七電阻的一端連接所述負載而另一端連接所述運算放大器的同相輸入端， 所述第八電阻的一端連接所述運算放大器的反相輸入端而另一端接地，所述第八電容、第 十電阻及第十一電阻分別并聯(lián)在所述運算放大器的反相輸入端及輸出端，所述第十一電阻 處可以進行幅度調(diào)整；
[0011] 所述負載為信號處理單元、模擬/數(shù)字采樣單元、存儲單元、邏輯控制單元以及數(shù) 據(jù)采集單元接口芯片中的信號采樣電路及信號處理電路；
[0012] 所述第二電阻一端連接所述運算放大器的輸出端而另一端連接所述差分放大器 的反相輸入端，所述第九電阻及所述第七電容分別并聯(lián)在所述差分放大器的反相輸入端及 輸出端，所述第五電容的一端連接所述差分放大器的同相輸入端而另一端接地，所述第三 電阻的一端連接所述差分放大器的同相輸入端而另一端連接微處理器，所述第六電阻的一 端連接所述差分放大器的輸出端而另一端連接所述穩(wěn)壓器的調(diào)整端。
[0013] 進一步地，所述信號處理單元包括衰減網(wǎng)絡和匹配網(wǎng)絡。
[0014] 進一步地，所述衰減網(wǎng)絡包括電阻分壓電路和電容環(huán)路；所述電阻分壓電路包括 第二電阻和第四電阻，所述第二電阻和所述第四電阻串聯(lián)連接，所述第四電阻的一端接地； 所述電容環(huán)路包括第一電阻、第一電容、第二電容、可變電容、第三電阻、第五電阻和第六電 阻，所述第一電阻、所述第一電容、所述第二電容和所述第六電阻串聯(lián)連接構(gòu)成第一串聯(lián)電 路，所述可變電容、所述第三電阻和所述第五電阻串聯(lián)連接構(gòu)成第二串聯(lián)電阻，且所述第一 串聯(lián)電路和所述第二串聯(lián)電路并聯(lián)連接。
[0015] 進一步地，所述匹配網(wǎng)絡包括幅度調(diào)節(jié)電路、負反饋電路和三極管；所述幅度調(diào)節(jié) 電路包括偏置電壓和運算放大器，所述幅度調(diào)節(jié)電路包括偏置電壓和運算放大器，所述偏 置電壓與所述運算放大器的反相輸入端連接，所述衰減網(wǎng)絡輸出端連接所述運算放大器的 同相輸入端，所述三極管連接所述運算放大器的輸出端；所述負反饋電路與所述運算放大 器和所述三極管分別進行連接；所述三極管連接所述運算放大器，以射極跟隨方式輸出信 號，并輸送至所述模擬/數(shù)字采樣單元。
[0016] 進一步地，所述幅度調(diào)節(jié)電路還包括第一電阻、第二電阻和第五電阻，所述偏置電 壓連接第一電阻，并通過所述第一電阻連接所述運算放大器的反相輸入端，所述第一電阻 連接所述第五電阻的一端；所述衰減網(wǎng)絡的輸出端連接所述第二電阻，并通過所述第二電 阻連接所述運算放大器的同相輸入端；所述第五電阻的另一端連接所述模擬/數(shù)字采樣單 元；所述負反饋電路具體包括第一電容、第二電容、第三電容、第四電容和第四電阻，所述第 一電容的一端連接所述運算放大器，另一端接地；所述第二電容的一端連接所述運算放大 器，另一端接地，并與所述第三電容和所述第四電容的一端分別進行連接，所述第四電容的 另一端連接所述模擬/數(shù)字采樣單元，所述第三電容的另一端連接所述三極管的集電極； 所述第四電阻的一端連接所述三極管的發(fā)射極，另一端接地。
[0017] 可選地，所述數(shù)據(jù)采集單元接口芯片為外設組件互聯(lián)標準芯片。
[0018] 可選地，所述外設組件互聯(lián)標準芯片設有現(xiàn)場可編程門陣列邏輯塊。
[0019] 可選地，所述外設組件互聯(lián)標準芯片設有單片機。
[0020] 可選地，所述存儲單元為靜態(tài)隨機存取存儲器。
[0021] 本實用新型實施例提供的技術(shù)方案的有益效果是：
[0022] 本實用新型實施例通過使用電源保障單元為模擬信號采集裝置的各單元提供恒 定的電源保障，在采樣參數(shù)比較苛刻的場合下維持穩(wěn)定的供電環(huán)境，提高了采集裝置采集 及處理信息的準確性，保證了采集裝置的采樣精度及采樣速度。
【專利附圖】
【附圖說明】
[0023] 圖1是本實用新型實施例1提供的一種模擬信號采集裝置的結(jié)構(gòu)框圖；
[0024] 圖2是本實用新型實施例1提供的電源保障單元的電路圖；
[0025] 圖3是本實用新型實施例2提供的一種模擬信號采集裝置的結(jié)構(gòu)框圖；
[0026] 圖4是本實用新型實施例2提供的信號處理單元的結(jié)構(gòu)框圖；
[0027] 圖5是本實用新型實施例2提供的信號處理單元中的衰減網(wǎng)絡的電路圖；
[0028] 圖6是本實用新型實施例2提供的信號處理單元中的匹配網(wǎng)絡的電路圖；
[0029] 圖7是本實用新型實施例2提供的模擬信號采集裝置的工作流程圖。
【具體實施方式】
[0030] 為使本實用新型的目的、技術(shù)方案和優(yōu)點更加清楚，下面將結(jié)合附圖對本實用新 型實施方式作進一步地詳細描述。
[0031] 實施例1
[0032] 參見圖1，本實施例提供了一種模擬信號采集裝置，該裝置包括信號處理單元 101、A/D (Analog/Digital，模擬/數(shù)字）采樣單元102、存儲單元103、邏輯控制單元104、 數(shù)據(jù)采集單元接口芯片105及電源保障單元106 ;
[0033] 具體地，信號處理單元101接收多通道輸入的模擬信號，將模擬信號輸入到A/D采 樣單元102 ;
[0034] A/D采樣單元102與信號處理單元101電連接，處理模擬信號得到數(shù)字信號；
[0035] 邏輯控制單元104分別與模擬/數(shù)字采樣單元102、數(shù)據(jù)采集單元接口芯片105和 存儲單元103電連接；
[0036] 具體地，邏輯控制單元104選擇A/D采樣單元102的觸發(fā)方式，以讀取數(shù)字信號， 并將數(shù)字信號存儲在存儲單元103中；同時將存儲在存儲單元103中的數(shù)據(jù)存儲在數(shù)據(jù)采 集單元接口芯片105中；
[0037] 如圖2所示，電源保障單元106包括：穩(wěn)壓器U1、運算放大器U2、差分放大器U3、 第一電阻R1、第二電阻R2、第三電阻R3、第四電阻R4、第五電阻R5、第六電阻R6、第七電阻 R7、第八電阻R8、第九電阻R9、第十電阻R10、第i^一電阻R11、第一電容C1、第二電容C2、第 三電容C3、第四電容C4、第五電容C5、第六電容C6、第七電容C7、第八電容C8、第一二極管 D1、第二二極管D2、第三二極管D3以及第四二極管D4 ;
[0038] 穩(wěn)壓器U1的輸入端外接電源，第一二極管D1與第二二極管D2串聯(lián)，第一二極管 D1的負極接穩(wěn)壓器U1的調(diào)整端，第二二極管D2的正極接地，第一電阻R1與第三二極管D3 分別并聯(lián)在穩(wěn)壓器U1的輸出端與調(diào)整端之間，第一電容C1的正極連接穩(wěn)壓器U1的調(diào)整 端，第一電容C1的負極接地，第二電容C2、第三電容C3以及第四電阻R4分別一端連接穩(wěn)壓 器U1的輸出端且另一端接地；
[0039] 第五電阻R5與負載串聯(lián)，負載的一端連接穩(wěn)壓器U1的輸出端，第五電阻R5的另 一端接地，第四電容C4、第六電容C6以及第四二極管D4分別并聯(lián)在負載的兩端；
[0040] 具體地，本實施例中負載為信號處理單元101、A/D采樣單元102、存儲單元103、邏 輯控制單元104以及數(shù)據(jù)采集單元接口芯片105的信號采樣電路及信號處理電路，由電源 保障單元106提供穩(wěn)定的電源。
[0041] 第七電阻R7的一端連接負載而另一端連接運算放大器U2的同相輸入端，第八電 阻R8的一端連接運算放大器U2的反相輸入端而另一端接地，第八電容C8、第十電阻R10及 第十一電阻R11分別并聯(lián)在運算放大器U2的反相輸入端及輸出端，第十一電阻R11處可以 進行幅度調(diào)整；
[0042] 第二電阻R2-端連接運算放大器U2的輸出端而另一端連接差分放大器U3的反 相輸入端，第九電阻R9及第七電容C7分別并聯(lián)在差分放大器U3的反相輸入端及輸出端， 第五電容C5的一端連接差分放大器U3的同相輸入端而另一端接地，第三電阻R3的一端連 接差分放大器U3的同相輸入端而另一端連接微處理器，第六電阻R6的一端連接差分放大 器U3的輸出端而另一端連接穩(wěn)壓器U1的調(diào)整端。
[0043] 本實用新型實施例通過使用電源保障單元為模擬信號采集裝置的各單元提供恒 定的電源保障，在采樣參數(shù)比較苛刻的場合下維持穩(wěn)定的供電環(huán)境，提高了采集裝置采集 及處理信息的準確性，保證了采集裝置的采樣精度及采樣速度。
[0044] 實施例2
[0045] 參見圖3,本實施例提供一種模擬信號采集裝置，具體包括：信號處理單元201、A/ D采樣單元202、存儲單元203、邏輯控制單元204、數(shù)據(jù)采集單元接口芯片205及電源保障 單元206 ;
[0046] 信號處理單元201接收多通道輸入的模擬信號，將模擬信號輸入到A/D采樣單元 202 ；
[0047] A/D采樣單元202與信號處理單元201電連接，處理模擬信號得到數(shù)字信號；
[0048] 邏輯控制單元204分別與A/D采樣單元202和存儲單元203電連接，選擇A/D采 樣單元202的觸發(fā)方式，以讀取數(shù)字信號，并將數(shù)字信號存儲在存儲單元203中；
[0049] 邏輯控制單元204還與數(shù)據(jù)采集單元接口芯片205電連接，用于將存儲在存儲單 元203中的數(shù)據(jù)存儲在數(shù)據(jù)采集單元接口芯片205中；
[0050] 本實施例中采用的電源保障單元206的結(jié)構(gòu)與實施例1中的電源保障單元106結(jié) 構(gòu)相同，如圖2所示，電源保障單元206包括：穩(wěn)壓器U1、運算放大器U2、差分放大器U3、第 一電阻R1、第二電阻R2、第三電阻R3、第四電阻R4、第五電阻R5、第六電阻R6、第七電阻R7、 第八電阻R8、第九電阻R9、第十電阻R10、第i^一電阻R11、第一電容C1、第二電容C2、第三 電容C3、第四電容C4、第五電容C5、第六電容C6、第七電容C7、第八電容C8、第一二極管D1、 第二二極管D2、第三二極管D3以及第四二極管D4 ;
[0051] 穩(wěn)壓器U1的輸入端外接電源，第一二極管D1與第二二極管D2串聯(lián)，第一二極管 D1的負極接穩(wěn)壓器U1的調(diào)整端，第二二極管D2的正極接地，第一電阻R1與第三二極管D3 分別并聯(lián)在穩(wěn)壓器U1的輸出端與調(diào)整端之間，第一電容C1的正極連接穩(wěn)壓器U1的調(diào)整 端，第一電容C1的負極接地，第二電容C2、第三電容C3以及第四電阻R4分別一端連接穩(wěn)壓 器U1的輸出端且另一端接地；
[0052] 第五電阻R5與負載串聯(lián)，負載的一端連接穩(wěn)壓器U1的輸出端，第五電阻R5的另 一端接地，第四電容C4、第六電容C6以及第四二極管D4分別并聯(lián)在負載的兩端；
[0053] 具體地，本實施例中負載為信號處理單元201、A/D采樣單元202、存儲單元203、邏 輯控制單元204以及數(shù)據(jù)采集單元接口芯片205的信號采樣電路及信號處理電路，由電源 保障單元206提供穩(wěn)定的電源。
[0054] 第七電阻R7的一端連接負載而另一端連接運算放大器U2的同相輸入端，第八電 阻R8的一端連接運算放大器U2的反相輸入端而另一端接地，第八電容C8、第十電阻R10及 第十一電阻R11分別并聯(lián)在運算放大器U2的反相輸入端及輸出端，第十一電阻R11處可以 進行幅度調(diào)整；
[0055] 第二電阻R2-端連接運算放大器U2的輸出端而另一端連接差分放大器U3的反 相輸入端，第九電阻R9及第七電容C7分別并聯(lián)在差分放大器U3的反相輸入端及輸出端， 第五電容C5的一端連接差分放大器U3的同相輸入端而另一端接地，第三電阻R3的一端連 接差分放大器U3的同相輸入端而另一端連接微處理器，微處理器用于設定差分放大器同 向輸入端的電壓值，第六電阻R6的一端連接差分放大器U3的輸出端而另一端連接穩(wěn)壓器 U1的調(diào)整端。
[0056] 本實用新型實施例所提供的電源保障單元206是一個恒流源，電源保障單元206 為整個電路提供穩(wěn)定的能量，外部時鐘為電路中相關(guān)時基提供參考，穩(wěn)壓器U1 (LM350)是 恒流源的核心部件，電源保障單元206的工作原理為：負載電流經(jīng)采樣電阻R5產(chǎn)生微弱的 采樣電壓，再經(jīng)過運算放大器U2同相放大，放大后的電壓信號送往差分放大器U3的負端， 差分放大器U3把負端采樣電壓與正端的微處理器設定電壓的差值進行放大，輸出到穩(wěn)壓 器U1的調(diào)整端，形成閉環(huán)反饋。
[0057] 若負載電路不穩(wěn)定使得負載電流增加，則采樣電阻R5上的電壓增加，使同相放大 器U2輸出電壓變大，差分放大器U3輸出電壓減小，此時穩(wěn)壓器U1的調(diào)整端電壓減小，穩(wěn)壓 器U1的輸出電壓變低，使負載電流減小，從而維持了負載電流的動態(tài)穩(wěn)定。反之，若負載電 路不穩(wěn)定使得負載電流減小，經(jīng)過電源保障單元206的處理負載電流會增大，同樣維持負 載電流的動態(tài)穩(wěn)定。
[0058] 如圖2所示，差分放大器U3的正端微處理器設定值決定了負載電流的大小。若U3 正端電壓升高（即微處理器設定值升高），則穩(wěn)壓器U1調(diào)整端電壓升高，穩(wěn)壓器U1輸出電 壓升高，負載電流增加，同相放大器輸出增加，差分放大器負端電壓升高，直到U3正負端電 壓相等，系統(tǒng)再次動態(tài)穩(wěn)定。
[0059] 采樣電阻R5串聯(lián)在負載回路內(nèi)，可以檢測負載電流變化，因此采樣電阻R5的穩(wěn)定 性將直接影響到電源保障單元206的性能，采樣電阻R5還應有足夠大的功率，否則也會影 響電源保障單元206的性能甚至燒壞，在本實施例中采樣電阻R5選用大功率錳銅材料制成 的精密電阻。運算放大器U2選用超低噪聲運放AD797,因為它處于閉環(huán)反饋的第一級，所以 要盡量減小噪聲的影響。差分放大器U3選用高精度運放0P07,提供高精度的比較結(jié)果。第 四二極管D4可以防止引線較長使線路中出現(xiàn)反向感應電壓而損壞電路，第四二極管D4同 時可以使得反向感應電壓經(jīng)過第四二極管D4構(gòu)成閉合回路，從而保護電路。
[0060] 如圖4所示，該信號處理單元201包括衰減網(wǎng)絡2011和匹配網(wǎng)絡2012,該信號處 理單元201通過設置衰減網(wǎng)絡2011和匹配網(wǎng)絡2012,使進入A/D采樣單元202中的電壓能 夠滿足A/D采樣單元202本身的采樣范圍。
[0061] 具體地，如圖5所示的衰減網(wǎng)絡的結(jié)構(gòu)示意圖，該衰減網(wǎng)絡2011由RC網(wǎng)絡組成， 包括電阻分壓電路和電容環(huán)路，該電阻分壓電路的一端連接該電容環(huán)路的一端；其中，電阻 分壓電路包括第二電阻R2和第四電阻R4,該第二電阻R2和第四電阻R4串聯(lián)連接，該第四 電阻R4的一端接地；電容環(huán)路包括第一電阻R1、第一電容C1、第二電容C2、可變電容Ck、第 三電阻R3、第五電阻R5和第六電阻R6,該第一電阻R1、第一電容C1、第二電容C2和第六電 阻R6串聯(lián)連接構(gòu)成第一串聯(lián)電路，該可變電容Ck、第三電阻R3和第五電阻R5串聯(lián)連接構(gòu) 成第二串聯(lián)電阻，且該第一串聯(lián)電路和第二串聯(lián)電路并聯(lián)連接，該第一電阻R1的一端連接 第二電阻R2的一端。
[0062] 該衰減網(wǎng)絡的衰減倍數(shù)由R2/R4決定，可變電容Ck和第二電容C2為補償電容，當 滿足R2/R4 = C2/Ck時，分壓比與頻率無關(guān)，達到最佳補償。通過調(diào)節(jié)可變電容Ck，即可實 現(xiàn)最佳補償。電阻R1和C1組成的支路用來補償輸入信號部分布電容的影響。
[0063] 具體地，匹配網(wǎng)絡2012包括幅度調(diào)節(jié)電路、負反饋電路和三極管，其中幅度調(diào)節(jié) 電路包括偏置電壓和運算放大器，負反饋電路與運算放大器進行連接，并與三極管進行連 接，該偏置電壓用于保證匹配網(wǎng)絡輸出的電壓在A/D采樣范圍內(nèi)，偏置電壓與衰減網(wǎng)絡輸 出部分，分別連接運算放大器的反相輸入端和同相輸入端，并經(jīng)運算放大器進行減法運算 后，輸入到三極管中，三極管以射極跟隨方式輸出，以極低的輸出阻抗增加帶負載的能力， 送至A/D采樣模塊202。
[0064] 具體地，如圖6所示的匹配網(wǎng)絡的結(jié)構(gòu)示意圖，匹配網(wǎng)絡包括幅度調(diào)節(jié)電路、負反 饋電路和三極管，其中，該幅度調(diào)節(jié)電路包括偏置電壓和運算放大器，還包括第一電阻R1、 第二電阻R2和第五電阻R5,偏置電壓可以先輸入到第一電阻R1，并通過該第一電阻R1連 接運算放大器的反相輸入端，該第一電阻R1連接第五電阻R5的一端；衰減網(wǎng)絡的輸出端連 接第二電阻R2,并由第二電阻R2連接運算放大器的同相輸入端；第五電阻R5的另一端連 接A/D采樣單元202。
[0065] 幅度調(diào)節(jié)電路通過調(diào)節(jié)R1或R5的值，可改變運放電路的放大倍數(shù)；設置運算放大 器，可提高整級電路的輸出阻抗；設置負反饋電路，可反饋直流信號，并通過與運算放大器 結(jié)合，實現(xiàn)穩(wěn)定電路的工作狀態(tài)。
[0066] 圖6中的負反饋電路與幅度調(diào)節(jié)電路中的運算放大器進行連接，并與三極管進行 連接，該負反饋電路包括第一電容C1、第二電容C2、第三電容C3、第四電容C4和第四電阻 R4,其中第一電容C1的一端連接運算放大器，另一端接地；第二電容C2的一端連接運算放 大器，另一端接地，并分別與第三電容C3和第四電容C4的一端進行連接，第四電容C4的另 一端連接A/D采樣模塊，第三電容C3的另一端連接三極管的集電極；第四電阻R4的一端連 接三極管的發(fā)射極，另一端接地。
[0067] 圖6中三極管與幅度調(diào)節(jié)電路中的運算放大器進行連接，并與負反饋電路和A/D 采樣單元202進行連接。可選地，三極管的基極可以連接一第三電阻R3,并由該第三電阻 R3連接運算放大器。
[0068] 進一步地，本實施例中，由于A/D采樣單元202數(shù)據(jù)采集的輸入端需要連接高輸入 阻抗，以減少因信號源內(nèi)阻分壓而產(chǎn)生的影響，故在匹配網(wǎng)絡中采用運算放大電路，又由于 該運算放大器存在失調(diào)電流和失調(diào)電壓的影響，要求衰減網(wǎng)絡輸出阻抗不能太高，因而在 匹配網(wǎng)絡中設置運算放大器及三極管，以輸出低阻抗。
[0069] 可選地，數(shù)據(jù)采集單元接口芯片205為PCI (Peripheral Component Interconnect,外設組件互聯(lián)標準）芯片。
[0070] 可選地，PCI 芯片設有 FPGA (Field - Programmable Gate Array,現(xiàn)場可編程門陣 列）邏輯塊，通過FPGA邏輯塊配置相應參數(shù)。
[0071] 可選地，PCI芯片設有單片機，通過單片機配置相應參數(shù)。
[0072] 具體地，本實施例為了避開復雜的PCI總線協(xié)議，降低接口難度，縮短開發(fā)周期， 采用基于FPGA實現(xiàn)的PCI芯片，例如可以采用PLX公司的PCI9054芯片。
[0073] 本實施例的PCI芯片作為總線控制器，通過FPGA配置相應參數(shù)運行，其中FPGA起 到一個微控制器的作用，F(xiàn)PGA配置相應參數(shù)指的是針對具體芯片的資料進行相應的初始化 設置，也可以采用像單片機來實現(xiàn)，本實施例為了提高存儲速率而采用FPGA，通過FPGA的 可編程實現(xiàn)與PCI芯片進行控制的數(shù)據(jù)傳輸。
[0074] 另外，基于開發(fā)周期和成本考慮，本實施例的PCI芯片還采用DMA (Direct Memory Access，直接內(nèi)存存取）傳輸模式，從而縮短了開發(fā)周期，降低了成本，同時提高了采集速 度，本實施例FPGA與PCI之間的數(shù)據(jù)訪問都采用DMA形式。
[0075] 可選地，存儲單元為靜態(tài)RAM (random access memory,隨機存取存儲器)，靜態(tài)RAM 存儲器可以隨時讀寫，而且速度很快。
[0076] 下面結(jié)合圖7,具體說明本實施例的模擬信號采集裝置的工作流程：
[0077] 步驟S1:開始；
[0078] 步驟S2 :初始化模擬信號采集裝置；
[0079] 步驟S3 :對PCI芯片分配地址；
[0080] 步驟S4 :加載PCI芯片的驅(qū)動程序；
[0081] 步驟S5 :設置PCI芯片參數(shù)；
[0082] 具體地，本實施例通過FPGA設置PCI芯片參數(shù)，以進行數(shù)據(jù)采集，靜態(tài)RAM存儲器 作為數(shù)據(jù)采集前端與PCI總線的數(shù)據(jù)緩沖，如以PCI芯片為PCI9054芯片為例進行說明， PCI9054芯片作為主控設備，利用DMA通道進行數(shù)據(jù)傳輸。同時，F(xiàn)PGA用以實現(xiàn)PCI9054芯 片與雙口 SRAM的I/O邏輯、傳輸控制邏輯、中斷邏輯以及主機對數(shù)據(jù)采集通道的前端控制。
[0083] 進行數(shù)據(jù)采集后，首先將數(shù)據(jù)存儲到靜態(tài)RAM存儲器，當靜態(tài)RAM存儲器存儲滿 數(shù)據(jù)后，通過FPGA產(chǎn)生局部總線中斷，使PCI9054芯片獲得局部總線的控制權(quán)，并根據(jù)DMA 的起始位將靜態(tài)RAM中的數(shù)據(jù)讀到DMA傳輸?shù)腜CI9054芯片的FIFO (First Input First Output，先入先出陣列）寄存器中，執(zhí)行步驟606 ;
[0084] 步驟S6 :PCI總線申請；
[0085] 具體地，本實施例中在靜態(tài)RAM存儲器存儲滿數(shù)據(jù)后，進行PCI總線申請，用來將 PCI芯片的寄存器中的數(shù)據(jù)存儲到PCI芯片的存儲空間。
[0086] 步驟S7 :判斷是否申請成功，若成功，則執(zhí)行步驟S8,否則執(zhí)行步驟S6 ;
[0087] 具體地，申請失敗后，則繼續(xù)申請，直到申請成功，執(zhí)行申請成功后的操作。
[0088] 步驟S8 :進行DMA傳輸并向CPU(Central Processing Unit，中央處理器）請求中 斷；
[0089] 具體地，若申請成功，則根據(jù)DMA將PCI芯片的寄存器中的數(shù)據(jù)寫入PCI芯片的存 儲空間，從而實現(xiàn)一次采樣和傳輸，并向CPU請求中斷；
[0090] 步驟S9 :判斷傳輸是否結(jié)束，若結(jié)束，則執(zhí)行步驟S10,否則，執(zhí)行步驟S5 ;
[0091] 具體地，如獲取到CPU返回的中斷命令，則表示傳輸結(jié)束，若沒有獲取到中斷命 令，則表示傳輸沒有結(jié)束，需要重新設置PCI芯片參數(shù)，進行靜態(tài)RAM存儲。
[0092] 步驟S10 :資源釋放、卸載驅(qū)動程序，步驟結(jié)束。
[0093] 本實用新型實施例通過使用電源保障單元為模擬信號采集裝置的各單元提供恒 定的電源保障，在采樣參數(shù)比較苛刻的場合下維持穩(wěn)定的供電環(huán)境，提高了采集裝置采集 及處理信息的準確性，保證了采集裝置的采樣精度及采樣速度。
[0094] 以上所述僅為本實用新型的較佳實施例，并不用以限制本實用新型，凡在本實用 新型的精神和原則之內(nèi)，所作的任何修改、等同替換、改進等，均應包含在本實用新型的保 護范圍之內(nèi)。
【權(quán)利要求】
1. 一種模擬信號采集裝置，其特征在于，所述裝置包括：信號處理單元、模擬/數(shù)字采 樣單元、存儲單元、邏輯控制單元、數(shù)據(jù)采集單元接口芯片及電源保障單元，所述模擬/數(shù) 字采樣單元與所述信號處理單元電連接，所述邏輯控制單元分別與所述模擬/數(shù)字采樣單 元、所述數(shù)據(jù)采集單元接口芯片和所述存儲單元電連接； 所述電源保障單元包括：穩(wěn)壓器、運算放大器、差分放大器、第一電阻、第二電阻、第三 電阻、第四電阻、第五電阻、第六電阻、第七電阻、第八電阻、第九電阻、第十電阻、第i^一電 阻、第一電容、第二電容、第三電容、第四電容、第五電容、第六電容、第七電容、第八電容、第 一二極管、第二二極管、第三二極管以及第四二極管； 所述穩(wěn)壓器的輸入端外接電源，所述第一二極管與所述第二二極管串聯(lián)，所述第一二 極管的負極接所述穩(wěn)壓器的調(diào)整端，所述第二二極管的正極接地，所述第一電阻與所述第 三二極管分別并聯(lián)在所述穩(wěn)壓器的輸出端與調(diào)整端之間，所述第一電容的正極連接所述穩(wěn) 壓器的調(diào)整端，所述第一電容的負極接地，所述第二電容、第三電容以及所述第四電阻分別 一端連接所述穩(wěn)壓器的輸出端且另一端接地； 所述第五電阻與負載串聯(lián)，所述負載的一端連接所述穩(wěn)壓器的輸出端，所述第五電阻 的另一端接地，所述第四電容、第六電容以及第四二極管分別并聯(lián)在所述負載的兩端； 所述第七電阻的一端連接所述負載而另一端連接所述運算放大器的同相輸入端，所述 第八電阻的一端連接所述運算放大器的反相輸入端而另一端接地，所述第八電容、第十電 阻及第十一電阻分別并聯(lián)在所述運算放大器的反相輸入端及輸出端，所述第十一電阻處可 以進行幅度調(diào)整； 所述負載為信號處理單元、模擬/數(shù)字采樣單元、存儲單元、邏輯控制單元以及數(shù)據(jù)采 集單元接口芯片中的信號采樣電路及信號處理電路； 所述第二電阻一端連接所述運算放大器的輸出端而另一端連接所述差分放大器的反 相輸入端，所述第九電阻及所述第七電容分別并聯(lián)在所述差分放大器的反相輸入端及輸出 端，所述第五電容的一端連接所述差分放大器的同相輸入端而另一端接地，所述第三電阻 的一端連接所述差分放大器的同相輸入端而另一端連接微處理器，所述第六電阻的一端連 接所述差分放大器的輸出端而另一端連接所述穩(wěn)壓器的調(diào)整端。
2. 根據(jù)權(quán)利要求1所述的裝置，其特征在于，所述信號處理單元包括衰減網(wǎng)絡和匹配 網(wǎng)絡。
3. 根據(jù)權(quán)利要求2所述的裝置，其特征在于，所述衰減網(wǎng)絡包括電阻分壓電路和電容 環(huán)路；所述電阻分壓電路包括第二電阻和第四電阻，所述第二電阻和所述第四電阻串聯(lián)連 接，所述第四電阻的一端接地；所述電容環(huán)路包括第一電阻、第一電容、第二電容、可變電 容、第三電阻、第五電阻和第六電阻，所述第一電阻、所述第一電容、所述第二電容和所述第 六電阻串聯(lián)連接構(gòu)成第一串聯(lián)電路，所述可變電容、所述第三電阻和所述第五電阻串聯(lián)連 接構(gòu)成第二串聯(lián)電阻，且所述第一串聯(lián)電路和所述第二串聯(lián)電路并聯(lián)連接。
4. 根據(jù)權(quán)利要求2所述的裝置，其特征在于，所述匹配網(wǎng)絡包括幅度調(diào)節(jié)電路、負反饋 電路和三極管； 所述幅度調(diào)節(jié)電路包括偏置電壓和運算放大器，所述偏置電壓與所述運算放大器的反 相輸入端連接，所述衰減網(wǎng)絡輸出端連接所述運算放大器的同相輸入端，所述三極管連接 所述運算放大器的輸出端； 所述負反饋電路與所述運算放大器和所述三極管分別進行連接； 所述三極管連接所述運算放大器，以射極跟隨方式輸出信號，并輸送至所述模擬/數(shù) 字采樣單元。
5. 根據(jù)權(quán)利要求4所述的裝置，其特征在于，所述幅度調(diào)節(jié)電路還包括第一電阻、第二 電阻和第五電阻，所述偏置電壓連接第一電阻，并通過所述第一電阻連接所述運算放大器 的反相輸入端，所述第一電阻連接所述第五電阻的一端；所述衰減網(wǎng)絡的輸出端連接所述 第二電阻，并通過所述第二電阻連接所述運算放大器的同相輸入端；所述第五電阻的另一 端連接所述模擬/數(shù)字采樣單元； 所述負反饋電路具體包括第一電容、第二電容、第三電容、第四電容和第四電阻，所述 第一電容的一端連接所述運算放大器，另一端接地；所述第二電容的一端連接所述運算放 大器，另一端接地，并與所述第三電容和所述第四電容的一端分別進行連接，所述第四電容 的另一端連接所述模擬/數(shù)字采樣單元，所述第三電容的另一端連接所述三極管的集電 極；所述第四電阻的一端連接所述三極管的發(fā)射極，另一端接地。
6. 根據(jù)權(quán)利要求1所述的裝置，其特征在于，所述數(shù)據(jù)采集單元接口芯片為外設組件 互聯(lián)標準芯片。
7. 根據(jù)權(quán)利要求6所述的裝置，其特征在于，所述外設組件互聯(lián)標準芯片設有現(xiàn)場可 編程門陣列邏輯塊。
8. 根據(jù)權(quán)利要求6所述的裝置，其特征在于，所述外設組件互聯(lián)標準芯片設有單片機。
9. 根據(jù)權(quán)利要求1所述的裝置，其特征在于，所述存儲單元為靜態(tài)隨機存取存儲器。
【文檔編號】G05B19/042GK203909531SQ201420191628
【公開日】2014年10月29日 申請日期:2014年4月18日 優(yōu)先權(quán)日:2014年4月18日
【發(fā)明者】張建軍 申請人:江漢大學