數(shù)器toggle_cnt用于記錄隨機序列rng_pre的翻轉(zhuǎn)變化。隨機數(shù)質(zhì)量檢測器用來對隨機數(shù)質(zhì)量進行檢測，保證了最終隨機數(shù)的高隨機性，其工作原理為:翻轉(zhuǎn)計數(shù)器toggle_cnt對預處理后得到的隨機序列rng_pre進行翻轉(zhuǎn)計數(shù)，預處理后的隨機序列rng_pre每變化一次翻轉(zhuǎn)計數(shù)器toggle_cnt加1，在48個時鐘周期后(bit_cnt = 48)停止計數(shù)。如果toggle_cnt計數(shù)結(jié)果大于4且小于48則檢測通過，否則認為隨機序列rng_pre不合要求。此外，隨機數(shù)質(zhì)量檢測器提供隨機數(shù)插入使能信號insert_enl與insert_en2供隨機數(shù)插入器使用，其中，nsert_enl = I的條件為:寄存器bit_cnt=m，m 表不 2、8、14、20、26、32、38、44 ；nsert_en2 = I 的條件為:寄存器 bit_cnt = k，k 表示 5、11、17、23、29、35、41、47。
[0020]如圖3所示，隨機數(shù)插入器用于對移位寄存器I和移位寄存器2在不同時刻插入檢測通過的隨機序列rng_pre。具體地，隨機數(shù)插入處理器包括兩個與門電路，第一與門電路的兩個輸入端分別接隨機數(shù)插入使能信號insert_enl和檢測通過的隨機序列rng_pre，輸出連接移位寄存器I ;第二與門電路的兩個輸入端分別接隨機數(shù)插入使能信號insert_enl和檢測通過的隨機序列rng_pre，輸出連接移位寄存器2。
[0021]移位寄存器I和移位寄存器2都為8位移位寄存器，兩個移位寄存器移動數(shù)據(jù)的方向不同。其中，移位寄存器I移動數(shù)據(jù)的方向為從高位bit7到低位bitO ;移位寄存器I移動數(shù)據(jù)的方向為從低位bitO到高位bit7。移位寄存器I在insert_enl = I時進行數(shù)據(jù)插入與移位操作，數(shù)據(jù)移動方向如箭頭所示，從最高位bit7移到最低位bitO，rng_pre插入到最高位bit7 ;移位寄存器2在inSert_en2 = I時進行數(shù)據(jù)插入與移位操作，數(shù)據(jù)移動方向如箭頭所示，從最低位bitO移到最高位bit7，rng_pre插入到最低位bitO。這樣，移位寄存器I和移位寄存器2中的數(shù)據(jù)，相當于采用了兩路相互獨立且相同的數(shù)據(jù)源產(chǎn)生的隨機數(shù)，提高了隨機序列的隨機性。
[0022]異或處理鏈網(wǎng)絡(luò)包括八個異或門電路，對移位寄存器I (shift_rng_l)和移位寄存器2(shift_rng_2)中的數(shù)據(jù)按位進行的異或操作，異或操作結(jié)果送到隨機數(shù)輸出寄存器rng_new。按位異或運算具體如下描述:rng_new[n] = shift_rng_l [η] Θ shift_?^_1[11]，其中11表示0、1、2、3、4、5、6、7，“0”表示異或運算。經(jīng)過異或操作提高了隨機序列的隨機性。
[0023]如上所述，本實施例提供的隨機數(shù)后處理電路首先對物理源產(chǎn)生的隨機序列進行預處理，然后通過對隨機數(shù)插入的控制，使后續(xù)的處理相當于采用了兩路相互獨立且相同的數(shù)據(jù)源產(chǎn)生的隨機序列，最后經(jīng)過異或鏈網(wǎng)絡(luò)擾亂輸出位流，得到了高質(zhì)量的隨機數(shù)。此夕卜，對預處理后隨機數(shù)質(zhì)的量進行了檢測，保證了最終隨機數(shù)的高隨機性。
[0024]以上實施例僅為本實用新型較佳實施例而已，不能以此來限定本實用新型的權(quán)利范圍，凡是基于本實用新型創(chuàng)作主旨的、未經(jīng)創(chuàng)造性勞動即可獲得的等效技術(shù)特征的增減及替換，均應(yīng)屬于實用新型所涵蓋的范圍。
【主權(quán)項】
1.一種隨機數(shù)后處理電路，其特征在于，包括:隨機數(shù)預處理器，其輸入端連接物理隨機源，輸出端連接隨機數(shù)質(zhì)量檢測器的輸入端，用于對物理隨機源產(chǎn)生的隨機序列進行采樣與異或處理；隨機數(shù)質(zhì)量檢測器，其輸出端連接隨機數(shù)插入處理器的輸入端，用于檢測經(jīng)過預處理后的隨機序列是否通過設(shè)定要求，通過則提供隨機數(shù)插入使能信號inSert_enl與inSert_en2及通過檢測的隨機序列，否則不進行操作；隨機數(shù)插入處理器，其輸出端分別連接移位寄存器I和移位寄存器2，隨機數(shù)插入處理器通過插入使能信號inSert_enl與insert_en2分別對移位寄存器I和移位寄存器2在不同時刻插入通過檢測的隨機序列；移位寄存器I和移位寄存器2，各自的輸出端連接異或處理鏈網(wǎng)絡(luò)的相應(yīng)輸入端；異或處理鏈網(wǎng)絡(luò)，用于對移位寄存器I和移位寄存器2中的數(shù)據(jù)按位進行異或處理后將最終的真隨機序列存到隨機數(shù)輸出寄存器，其輸出端連接隨機數(shù)輸出寄存器的輸入端；隨機數(shù)輸出寄存器，其輸出端作為隨機數(shù)后處理電路的輸出端。2.根據(jù)權(quán)利要求1所述的隨機數(shù)后處理電路，其特征在于，所述隨機數(shù)預處理器包括D觸發(fā)器1、D觸發(fā)器2和異或門，D觸發(fā)器I的D端接入物理隨機源產(chǎn)生的隨機序列，CP端接入1.69M時鐘源，D觸發(fā)器I的數(shù)據(jù)輸出信號與D觸發(fā)器2數(shù)據(jù)輸出信號通過異或門進行異或操作，得到的結(jié)果作為D觸發(fā)器2的數(shù)據(jù)輸入信號；D觸發(fā)器2的輸出信號為預處理后的隨機序列。3.根據(jù)權(quán)利要求2所述的隨機數(shù)后處理電路，其特征在于，所述隨機數(shù)質(zhì)量檢測器包括寄存器bit_cnt和翻轉(zhuǎn)計數(shù)器toggle_cnt，寄存器bit_cnt在隨機數(shù)預處理器開始采樣物理隨機源序列時計數(shù)，每個時鐘周期bit_cnt寄存器加1，計數(shù)值達到48后重新計數(shù)；翻轉(zhuǎn)計數(shù)器toggle_Cnt用于對預處理后得到的隨機序列進行翻轉(zhuǎn)計數(shù)，預處理后的隨機序列每變化一次翻轉(zhuǎn)計數(shù)器toggle_cnt加1，在48個時鐘周期后停止計數(shù)；如果toggle_cnt計數(shù)結(jié)果大于4且小于48則檢測通過，否則認為隨機序列不合要求；隨機數(shù)質(zhì)量檢測器還提供隨機數(shù)插入使能信號insert_enl與insert_en2，供隨機數(shù)插入器使用，其中，nsert_enl = I 的條件為:寄存器 bit_cnt = m，m 表不 2、8、14、20、26、32、38、44 ；nsert_en2 = I的條件為:寄存器 bit_cnt = k，k 表示 5、11、17、23、29、35、41、47。4.根據(jù)權(quán)利要求3所述的隨機數(shù)后處理電路，其特征在于，所述隨機數(shù)插入處理器包括兩個與門電路，第一與門電路的兩個輸入端分別接隨機數(shù)插入使能信號inSert_enl和檢測通過的隨機序列，輸出連接移位寄存器I ;第二與門電路的兩個輸入端分別接隨機數(shù)插入使能信號insert_enl和檢測通過的隨機序列rng_pre，輸出連接移位寄存器2。5.根據(jù)權(quán)利要求4所述的隨機數(shù)后處理電路，其特征在于，所述移位寄存器I和移位寄存器2都為8位移位寄存器，移位寄存器I移動數(shù)據(jù)的方向為從高位bit7到低位bitO ;移位寄存器2移動數(shù)據(jù)的方向為從低位bitO到高位bit7 ;所述異或處理鏈網(wǎng)絡(luò)包括八個異或門電路，對移位寄存器I和移位寄存器2中的數(shù)據(jù)按位進行的異或操作，異或處理鏈網(wǎng)絡(luò)的異或操作結(jié)果送到隨機數(shù)輸出寄存器。
【專利摘要】本實用新型公開一種隨機數(shù)后處理電路，包括隨機數(shù)預處理器、隨機數(shù)質(zhì)量檢測器、隨機數(shù)插入處理器、移位寄存器1、移位寄存器2、異或處理鏈網(wǎng)絡(luò)和隨機數(shù)輸出寄存器；物理隨機源輸出序列首先送到隨機數(shù)預處理器；經(jīng)過預處理后的隨機數(shù)送到隨機數(shù)質(zhì)量檢測器；然后經(jīng)過隨機數(shù)插入器把隨機數(shù)分別送到移位寄存器1和移位寄存器2；移位寄存器1和移位寄存器2中的數(shù)據(jù)按位經(jīng)過異或處理后把最終的真隨機數(shù)存到隨機數(shù)輸出寄存器。本實用新型的預處理過程、隨機數(shù)插入過程與異或操作過程都可以提高隨機序列的隨機性，三個過程的級聯(lián)組合使用，可以使隨機數(shù)后處理電路得到高質(zhì)量的隨機數(shù)。
【IPC分類】G06F7/58
【公開號】CN204926062
【申請?zhí)枴緾N201520623843
【發(fā)明人】趙旺, 許登科
【申請人】珠海市一微半導體有限公司
【公開日】2015年12月30日
【申請日】2015年8月18日