專利名稱：一種射頻識(shí)別標(biāo)簽芯片的偽隨機(jī)數(shù)產(chǎn)生電路及其產(chǎn)生方法
技術(shù)領(lǐng)域：
本發(fā)明涉及射頻識(shí)別(RFID)技術(shù)，特別是射頻識(shí)別系統(tǒng)中標(biāo)簽 芯片的偽隨機(jī)數(shù)產(chǎn)生電路和相應(yīng)的偽隨機(jī)數(shù)產(chǎn)生方法。
B尿墳不
在射頻識(shí)別技術(shù)領(lǐng)域，對(duì)標(biāo)簽進(jìn)行防沖突識(shí)別的方法有多種。其
中有些方法，如純ALOHA算法、隨機(jī)時(shí)隙算法等，需要在標(biāo)簽中產(chǎn) 生隨機(jī)數(shù)，然后按照該隨機(jī)數(shù)的大小來(lái)分配標(biāo)簽的時(shí)隙。由于時(shí)隙分 配是基于所產(chǎn)生的隨機(jī)數(shù)的大小，故該隨機(jī)數(shù)的隨機(jī)特性直接影響標(biāo) 簽防沖突性能的好壞，從而影響射頻識(shí)別系統(tǒng)的識(shí)別效率。
射頻識(shí)別系統(tǒng)除了存在如上所述的防沖突問(wèn)題，同其他無(wú)線通訊 系統(tǒng)一樣，射頻識(shí)別技術(shù)也暴露出其自身存在的安全漏洞，諸如病毒 傳播、信息泄漏、安全攻擊和隱私問(wèn)題等，這將會(huì)對(duì)射頻識(shí)別的發(fā)展 帶來(lái)挑戰(zhàn)，采取措施保護(hù)標(biāo)簽中的數(shù)據(jù)已經(jīng)勢(shì)在必行。
在射頻識(shí)別系統(tǒng)中，為了確保在讀卡器和標(biāo)簽之間傳送的數(shù)據(jù)以 及標(biāo)簽內(nèi)部存貯的數(shù)據(jù)的安全性，所有在讀卡器和標(biāo)簽之間傳送的數(shù) 據(jù)都需進(jìn)行加密。使用的加密算法中，為了對(duì)安全認(rèn)證的密鑰進(jìn)行保 護(hù)，都需要產(chǎn)生一個(gè)一定長(zhǎng)度并滿足一定隨機(jī)特性要求的隨機(jī)數(shù)。同 樣，該隨機(jī)數(shù)的隨機(jī)特性也和該安全認(rèn)證系統(tǒng)的數(shù)據(jù)安全強(qiáng)度有關(guān)。
由此可見(jiàn)，產(chǎn)生滿足一定隨機(jī)特性要求的隨機(jī)數(shù)，對(duì)于射頻識(shí)別系統(tǒng)的防沖突以及保證系統(tǒng)的數(shù)據(jù)安全至關(guān)重要。
現(xiàn)有技術(shù)中，產(chǎn)生隨機(jī)數(shù)的方法很多，例如中國(guó)專利CN1420431A "一種真隨機(jī)數(shù)發(fā)生器"，它將芯片內(nèi)部的噪聲放大，然后對(duì)其采樣 來(lái)產(chǎn)生隨機(jī)數(shù)。又如，中國(guó)專利CN1752924 "基于振蕩器的真隨機(jī)數(shù) 發(fā)生器"，它用一個(gè)抖動(dòng)很大的低頻時(shí)鐘信號(hào)對(duì)一高頻時(shí)鐘進(jìn)行采樣 來(lái)產(chǎn)生隨機(jī)數(shù)，該方法需要低頻時(shí)鐘信號(hào)有較大的時(shí)鐘抖動(dòng)，并且， 該抖動(dòng)需要和高頻時(shí)鐘的時(shí)鐘頻率呈一定的關(guān)系。此外，中國(guó)專利 CN1380998 "利用觸發(fā)器亞穩(wěn)性產(chǎn)生隨機(jī)數(shù)的方法和設(shè)備"，是利用 各種器件或者電路的亞穩(wěn)態(tài)來(lái)得到真隨機(jī)數(shù)，該方法人為破壞觸發(fā)器 的建立時(shí)間和保持時(shí)間，對(duì)延時(shí)控制電路的要求較高。雖然上述利用 模擬電路的方法產(chǎn)生的隨機(jī)數(shù)的功率分布均勻，隨機(jī)性較好。但是上 述各專利技術(shù)的不足是電路結(jié)構(gòu)復(fù)雜、成本較高、耗功耗較大，不能 滿足無(wú)源射頻識(shí)別的低功耗要求。并且，上述方法中有些采用了特殊 器件，例如，齊納二極管等，不利于CMOS集成。

發(fā)明內(nèi)容
針對(duì)上述現(xiàn)有技術(shù)中存在的不足，本發(fā)明的目的是提供一種射頻 識(shí)別標(biāo)簽芯片的偽隨機(jī)數(shù)產(chǎn)生電路及其產(chǎn)生方法。它具有電路結(jié)構(gòu)簡(jiǎn) 單、成本小、功耗低、面積小、便于集成的特點(diǎn)。
為了實(shí)現(xiàn)上述發(fā)明目的，本發(fā)明技術(shù)方案以如下方式實(shí)現(xiàn)
方案一
一種射頻識(shí)別標(biāo)簽芯片的偽隨機(jī)數(shù)產(chǎn)生電路，它包括射頻識(shí)別標(biāo) 簽芯片中的片上振蕩器和上電復(fù)位信號(hào)發(fā)生器。其結(jié)構(gòu)特點(diǎn)是，它還包括計(jì)數(shù)器、控制器、處理器和偽隨機(jī)數(shù)發(fā)生器。所述片上振蕩器、 計(jì)數(shù)器、處理器和偽隨機(jī)數(shù)發(fā)生器依次相連，上電復(fù)位信號(hào)發(fā)生器經(jīng) 控制器連接到偽隨機(jī)數(shù)發(fā)生器，控制器的另一路輸出連接計(jì)數(shù)器。
在上述偽隨機(jī)數(shù)產(chǎn)生電路中，所述計(jì)數(shù)器在計(jì)數(shù)前不予復(fù)位和置 位，將芯片上電后計(jì)數(shù)器的隨機(jī)數(shù)值作為其計(jì)數(shù)初值。
上述偽隨機(jī)數(shù)產(chǎn)生電路的隨機(jī)數(shù)產(chǎn)生方法的步驟為
① 標(biāo)簽芯片進(jìn)入讀卡器場(chǎng)區(qū)時(shí)上電，上電復(fù)位信號(hào)發(fā)生器產(chǎn) 生上電復(fù)位信號(hào)por，在標(biāo)簽芯片上電至芯片上的電源電壓 VDD已經(jīng)能夠滿足模擬電路和數(shù)字電路正常工作后的一段時(shí) 間Th,內(nèi)，上電復(fù)位信號(hào)por仍然復(fù)位有效，在Th,時(shí)間以 后，上電復(fù)位信號(hào)por的邏輯電平發(fā)生翻轉(zhuǎn)，上電復(fù)位信號(hào) por進(jìn)入復(fù)位無(wú)效狀態(tài)；標(biāo)簽芯片上電至電源電壓VDD后， 振蕩器開(kāi)始起振輸出周期為T(mén)dk的方波給計(jì)數(shù)器和偽隨機(jī)數(shù) 產(chǎn)生器作為它們的工作時(shí)鐘；
② 在上電復(fù)位信號(hào)por復(fù)位有效且振蕩器起振時(shí)，計(jì)數(shù)器對(duì)
復(fù)位信號(hào)的有效復(fù)位時(shí)間Thp。r進(jìn)行加法或者減法計(jì)數(shù)；
③ 至上電復(fù)位信號(hào)por復(fù)位無(wú)效時(shí)，標(biāo)簽芯片復(fù)位結(jié)束開(kāi)始正
常工作，計(jì)數(shù)器停止計(jì)數(shù)并將此時(shí)的計(jì)數(shù)值傳送給處理器；
④ 處理器接收到的計(jì)數(shù)值進(jìn)行數(shù)學(xué)變換處理，并將變換后的 數(shù)值在控制器的控制下提供給偽隨機(jī)數(shù)發(fā)生器作為隨機(jī)數(shù)種 子，即初值；
隨機(jī)數(shù)種子預(yù)置完成后，控制器發(fā)出的使能信號(hào)RN—gen為有效時(shí)控制偽隨機(jī)數(shù)發(fā)生器產(chǎn)生偽隨機(jī)數(shù)，當(dāng)使能信號(hào)
RN—gen電平翻轉(zhuǎn)為無(wú)效時(shí)，偽隨機(jī)數(shù)發(fā)生器停止工作，保持 當(dāng)前數(shù)據(jù)。
方案二
一種射頻識(shí)別標(biāo)簽芯片的偽隨機(jī)數(shù)產(chǎn)生電路，它包括射頻識(shí)別標(biāo) 簽芯片中的片上振蕩器和上電復(fù)位信號(hào)發(fā)生器。其結(jié)構(gòu)特點(diǎn)是，它還 包括控制器和兼有計(jì)數(shù)、對(duì)計(jì)數(shù)值進(jìn)行處理以產(chǎn)生種子以及產(chǎn)生偽隨 機(jī)數(shù)三個(gè)功能的偽隨機(jī)數(shù)發(fā)生器。片上振蕩器的振蕩輸出經(jīng)門(mén)控電路 連接到偽隨機(jī)數(shù)發(fā)生器的時(shí)鐘elk輸入端，上電復(fù)位信號(hào)發(fā)生器輸出 的上電復(fù)位信號(hào)連接到偽隨機(jī)數(shù)發(fā)生器的por輸入端，控制器的隨機(jī) 數(shù)產(chǎn)生使能輸出信號(hào)連接到偽隨機(jī)數(shù)發(fā)生器的使能端RN一gen。
在上述偽隨機(jī)數(shù)產(chǎn)生電路中，所述偽隨機(jī)數(shù)發(fā)生器由m (m=l,2, 3…)級(jí)結(jié)構(gòu)相同的隨機(jī)數(shù)產(chǎn)生單元依次級(jí)聯(lián)而成。
在上述偽隨機(jī)數(shù)產(chǎn)生電路中，所述門(mén)控電路由一個(gè)二輸入與門(mén)和 一個(gè)二輸入或門(mén)組成。上電復(fù)位信號(hào)產(chǎn)生電路和控制電路的輸出分別 連接到或門(mén)的兩個(gè)輸入端，振蕩器的振蕩輸出連接到與門(mén)的一個(gè)輸入 端，與門(mén)的另一個(gè)輸入端與或門(mén)的輸出端相連，與門(mén)的輸出連接到偽 隨機(jī)數(shù)發(fā)生器的時(shí)鐘clk輸入端。
在上述偽隨機(jī)數(shù)產(chǎn)生電路中，所述偽隨機(jī)數(shù)發(fā)生器中第m—i(Fl, 3， 4,…，m)級(jí)偽隨機(jī)數(shù)產(chǎn)生單元的輸入信號(hào)為上電復(fù)位信號(hào)por、隨 機(jī)數(shù)產(chǎn)生的使能信號(hào)RN—gen、時(shí)鐘clk、來(lái)自第m—i一l (i=l, 3，4，…， 級(jí)隨機(jī)數(shù)產(chǎn)生單元的反饋信號(hào)F^、第m—i+l 0=1,2,3，…，m)級(jí)隨機(jī)數(shù)產(chǎn)生單元的移位輸出信號(hào)Q m-1+1 (i=l, 2, 3，…，m) 以及來(lái)自從第m_ 1級(jí)隨機(jī)數(shù)產(chǎn)生單元到第m_i+1級(jí)隨機(jī)數(shù)產(chǎn)生單 元的移位輸出信號(hào)Q[m-l:m-i+l]。第m—i (i=l, 3， 4，…，m)級(jí)偽隨 機(jī)數(shù)產(chǎn)生單元的輸出信號(hào)為反饋信號(hào)Fm.1+1、第m—i級(jí)隨機(jī)數(shù)產(chǎn)生 單元的移位輸出信號(hào)Qmi (卜l,2,3，…，m)以及從第m—l級(jí)隨機(jī) 數(shù)產(chǎn)生單元到第m—i級(jí)隨機(jī)數(shù)產(chǎn)生單元的移位輸出信號(hào) Q[m-l:nw]。第0級(jí)偽隨機(jī)數(shù)產(chǎn)生單元的輸入信號(hào)為上電復(fù)位信號(hào) por、隨機(jī)數(shù)產(chǎn)生的使能信號(hào)RN—gen、時(shí)鐘clk、來(lái)自本級(jí)隨機(jī)數(shù)產(chǎn) 生單元的的移位輸出信號(hào)Q。作為輸入反饋信號(hào)FQ、第1級(jí)隨機(jī)數(shù)產(chǎn) 生單元的移位輸出信號(hào)Q i以及來(lái)自從第m—l級(jí)隨機(jī)數(shù)產(chǎn)生單元到 第1級(jí)隨機(jī)數(shù)產(chǎn)生單元的移位輸出信號(hào)Q[m-l:l]。第0級(jí)偽隨機(jī)數(shù)產(chǎn) 生單元的輸出信號(hào)為反饋信號(hào)第0級(jí)隨機(jī)數(shù)產(chǎn)生單元的移位輸 出信號(hào)Q 。以及從第m—l級(jí)隨機(jī)數(shù)產(chǎn)生單元到第0級(jí)隨機(jī)數(shù)產(chǎn)生單 元的移位輸出信號(hào)Q[m-l:O]。第m—l級(jí)偽隨機(jī)數(shù)產(chǎn)生單元的輸入信 號(hào)為上電復(fù)位信號(hào)por、隨機(jī)數(shù)產(chǎn)生的使能信號(hào)RN—gen、時(shí)鐘clk、 來(lái)自本級(jí)隨機(jī)數(shù)產(chǎn)生單元的的輸出反饋信號(hào)F『J乍為該級(jí)隨機(jī)數(shù)產(chǎn) 生單元的移位輸入信號(hào)Qm、來(lái)自第m_2級(jí)隨機(jī)數(shù)產(chǎn)生單元的輸入 反饋信號(hào)Fm—2。第m_l級(jí)偽隨機(jī)數(shù)產(chǎn)生單元的輸出信號(hào)為反饋信號(hào) F『i、第m—l級(jí)隨機(jī)數(shù)產(chǎn)生單元的移位輸出信號(hào)Qm—ln這些輸入 輸出信號(hào)滿足如下邏輯關(guān)系
1) Qm = FnH
2 ) Q:-產(chǎn)D:—,二por + ^— gen Fm—！+RN —gen Q:—丄}3) F^C,Q:-丄,十Cw.Q:-丄H十…十C^Qr (i=l,2, 3，…，m-l)
4) q:尸d;;,po"I"^>flQ-j卜—{rn—gen q:+rn—gen q;;;1,}
(i:2 m)
其中，d=0，表示由第m—i級(jí)D觸發(fā)器的Q輸出端Qmi引出 的反饋線斷開(kāi)；C,= l，表示由Q『i引出的反饋線連通；Q:,表 示第n拍時(shí)鐘時(shí)第m—i級(jí)D觸發(fā)器的Q輸出端的邏輯值，Q= 表示第n-l拍時(shí)鐘時(shí)第m—i級(jí)D觸發(fā)器的Q輸出端的邏輯值； D:—,表示第n拍時(shí)鐘時(shí)第m—i級(jí)D觸發(fā)器的D輸入端的邏輯值， D:-二表示第n-l拍時(shí)鐘時(shí)第m—i級(jí)D觸發(fā)器的D輸入端的邏輯 值。
在上述偽隨機(jī)數(shù)產(chǎn)生電路中，所述偽隨機(jī)數(shù)發(fā)生器中第m—Ki=l, 2,3,…，m)級(jí)隨機(jī)數(shù)產(chǎn)生單元由D觸發(fā)器、i輸入與門(mén)、二輸入同或 門(mén)、二輸入異或門(mén)、二輸入多路選擇器和二輸入多路選擇器組成。D 觸發(fā)器的時(shí)鐘輸入端連接到振蕩器的振蕩輸出端clk，D觸發(fā)器的^端
連接到二輸入同或門(mén)的一個(gè)輸入端。二輸入同或門(mén)的另一個(gè)輸入端連 接到U俞入與門(mén)的輸出端，i輸入與門(mén)的i個(gè)輸入分別為第m—l級(jí)偽 隨機(jī)數(shù)產(chǎn)生單元的輸出Qm-i、第m—2級(jí)偽隨機(jī)數(shù)產(chǎn)生單元的輸出 Qm-2、…、第m—i+l級(jí)偽隨機(jī)數(shù)產(chǎn)生單元的輸出Q『w和第mi
級(jí)偽隨機(jī)數(shù)產(chǎn)生單元的輸出Qn^,D觸發(fā)器的輸出Qnn連接到二輸入
多路選擇器的一個(gè)輸入端。二輸入多路選擇器的另一個(gè)輸入端連接到
第m—i+l級(jí)隨機(jī)數(shù)產(chǎn)生單元的輸出Qm—1+1, 二輸入多路選擇器的選擇控制端連接到控制器的輸出端RN—gen， 二輸入多路選擇器的輸出 端連接到二輸入多路選擇器的輸入端，二輸入多路選擇器的另一個(gè)輸 入端和二輸入同或門(mén)相連。二輸入多路選擇器的輸出端連接到D觸 發(fā)器的數(shù)據(jù)輸入D端,D觸發(fā)器的低有效復(fù)位端R連接到標(biāo)簽芯片的 電源VDD。 D觸發(fā)器的高有效置為端S連接到標(biāo)簽芯片的地GND， D觸發(fā)器的輸出Q『,通過(guò)一個(gè)開(kāi)關(guān)d連接到二輸入異或門(mén)的輸入端。 二輸入異或門(mén)的另一個(gè)輸入端連接到第m—i—l級(jí)偽隨機(jī)數(shù)產(chǎn)生單 元的輸出Fm—i， 二輸入異或門(mén)的輸出連接到該級(jí)偽隨機(jī)數(shù)產(chǎn)生單元的
輸出Fm-i+l。
在上述偽隨機(jī)數(shù)產(chǎn)生電路中，所述偽隨機(jī)數(shù)發(fā)生器中第m—Ki=2, 3，…，m-l)級(jí)偽隨機(jī)數(shù)產(chǎn)生單元的輸入Qm-!、 Qm—2、、 Qm-1+2、 Qm—w分別連接到第m—i+l (p=2,3，…，m-l)級(jí)偽隨機(jī)數(shù)產(chǎn)生單元
的輸出Qm--1、 Qm-2、 、 Qm-1+2、 Qm-1+1;第Hl_i ( i=2, 3，…，m-1 )
級(jí)偽隨機(jī)數(shù)產(chǎn)生單元的輸出Q『h Qm—2、、 Qm—1+1、 Qm分別連 接到第m—i一1 (i=2,3， ，m-l)級(jí)偽隨機(jī)數(shù)產(chǎn)生單元的輸入Q『"
Qm-2、' 、 Qm-1+1、 Qm-1;第HI —1 (i=2, 3，， m-1 )級(jí)偽隨機(jī)數(shù)產(chǎn)生
單元的輸出Fm—1+1連接到第m—i+l級(jí)偽隨機(jī)數(shù)產(chǎn)生單元的輸入F,-第m—i (卜2,3，…，m-l)級(jí)偽隨機(jī)數(shù)產(chǎn)生單元的輸入F『,連接 到第m—i一l級(jí)偽隨機(jī)數(shù)產(chǎn)生單元的輸出Fmi。所有m級(jí)偽隨機(jī)數(shù) 產(chǎn)生單元的輸入por、 RN—gen、 elk均分別連接到上電復(fù)位產(chǎn)生電路 的輸出por、控制電路的輸出RN—gen、片上振蕩器的輸出clk。其中， 第m—l級(jí)偽隨機(jī)數(shù)產(chǎn)生單元的m—l級(jí)二輸入同或門(mén)的一個(gè)輸入端連接在m—l級(jí)D觸發(fā)器的^端，m_l級(jí)二輸入同或門(mén)的另一個(gè)輸 入端和芯片的電源VDD相連。第m—l級(jí)偽隨機(jī)數(shù)產(chǎn)生單元的反饋 輸出端F『i直接連接到該級(jí)偽隨機(jī)數(shù)產(chǎn)生單元的Qm輸入端。第0級(jí) 偽隨機(jī)數(shù)產(chǎn)生單元的輸出端Q。直接連接到該級(jí)偽隨機(jī)數(shù)產(chǎn)生單元的 輸入端F0。
上述偽隨機(jī)數(shù)產(chǎn)生電路的隨機(jī)數(shù)產(chǎn)生方法的步驟為
① 標(biāo)簽芯片進(jìn)入讀卡器場(chǎng)區(qū)時(shí)上電，上電復(fù)位信號(hào)發(fā)生器產(chǎn) 生上電復(fù)位信號(hào)por，在標(biāo)簽芯片上電至芯片上的電源電壓 VDD并能夠滿足模擬電路和數(shù)字電路正常工作后的一段時(shí)間 Thp。r內(nèi)，上電復(fù)位信號(hào)por仍然復(fù)位有效，在Thp。r時(shí)間以后， 上電復(fù)位信號(hào)por的邏輯電平發(fā)生翻轉(zhuǎn)，上電復(fù)位信號(hào)por進(jìn) 入復(fù)位無(wú)效狀態(tài)；標(biāo)簽芯片上電至電源電壓VDD后，振蕩器 開(kāi)始起振輸出周期為T(mén)dk的方波，該方波經(jīng)過(guò)門(mén)控電路輸出給 偽隨機(jī)數(shù)發(fā)生器作為它的工作時(shí)鐘；
② 在上電復(fù)位信號(hào)por復(fù)位有效且振蕩器起振時(shí)，偽隨機(jī)數(shù) 發(fā)生器表現(xiàn)為一個(gè)m (m=l,2,3 )位計(jì)數(shù)器，計(jì)數(shù)器對(duì)復(fù)位
信號(hào)的有效復(fù)位時(shí)間Th,進(jìn)行加法計(jì)數(shù)；
③ 至上電復(fù)位信號(hào)por復(fù)位無(wú)效時(shí)，標(biāo)簽芯片復(fù)位結(jié)束開(kāi)始 正常工作，偽隨機(jī)數(shù)發(fā)生器停止計(jì)數(shù)并將此時(shí)的計(jì)數(shù)值作為偽
隨機(jī)數(shù)發(fā)生器線性移位的隨機(jī)數(shù)種子，即初值；
④ 當(dāng)上電復(fù)位信號(hào)por復(fù)位無(wú)效，標(biāo)簽芯片復(fù)位結(jié)束，標(biāo)簽正 常工作時(shí)，偽隨機(jī)數(shù)發(fā)生器此時(shí)表現(xiàn)為一個(gè)m (m4,2,3…)位線性反饋移位寄存器，控制器的使能信號(hào)RN—gen為有效時(shí) 控制偽隨機(jī)數(shù)發(fā)生器產(chǎn)生偽隨機(jī)數(shù)序列，當(dāng)使能信號(hào)RN一gen 電平翻轉(zhuǎn)為無(wú)效時(shí)，偽隨機(jī)數(shù)發(fā)生器停止工作，保持當(dāng)前數(shù)據(jù)。 本發(fā)明的技術(shù)特點(diǎn)及效果
1) 本發(fā)明經(jīng)濟(jì)、簡(jiǎn)便、易于實(shí)現(xiàn)。
2) 本發(fā)明具有可配置性，只需要根據(jù)所產(chǎn)生隨機(jī)數(shù)的位數(shù)對(duì)計(jì)數(shù) 器和偽隨機(jī)數(shù)發(fā)生器的位寬以及偽隨機(jī)數(shù)發(fā)生器多項(xiàng)式進(jìn)行調(diào)整，就 可以產(chǎn)生不同位寬的隨機(jī)數(shù)。
3) 本發(fā)明利用片上振蕩器在上電初始時(shí)振蕩頻率不穩(wěn)定以及復(fù)位 信號(hào)在不同上電過(guò)程中產(chǎn)生時(shí)間、保持時(shí)間不固定的特點(diǎn)，產(chǎn)生偽隨 機(jī)數(shù)發(fā)生器的種子，使同一芯片在不同上電過(guò)程中產(chǎn)生的種子呈現(xiàn)較 高的隨機(jī)性。
4) 本發(fā)明利用集成電路制造工藝的離散性所導(dǎo)致不同芯片的片上 振蕩器產(chǎn)生的中心頻率以及復(fù)位信號(hào)產(chǎn)生電路所產(chǎn)生的復(fù)位信號(hào)的 保持時(shí)間等具有離散性，來(lái)產(chǎn)生偽隨機(jī)數(shù)發(fā)生器的種子，使不同芯片 所產(chǎn)生的種子之間也呈現(xiàn)較高的隨機(jī)性。
5) 本發(fā)明所提供的偽隨機(jī)數(shù)產(chǎn)生電路簡(jiǎn)單，由于偽隨機(jī)數(shù)發(fā)生器 只用數(shù)字電路實(shí)現(xiàn)，并且，對(duì)反饋移位寄存器添加了門(mén)控時(shí)鐘，使得 該偽隨機(jī)數(shù)產(chǎn)生電路功耗很低。
下面結(jié)合附圖和具體實(shí)施方式
對(duì)本發(fā)明做進(jìn)一步說(shuō)明。


圖1為本發(fā)明實(shí)施例一的結(jié)構(gòu)示意圖；圖2為本發(fā)明實(shí)施例一中標(biāo)簽芯片上下電過(guò)程中的輸入輸出波形
圖3為本發(fā)明實(shí)施例二的結(jié)構(gòu)示意圖； 圖4為本發(fā)明實(shí)施例二的電路結(jié)構(gòu)圖5為本發(fā)明的偽隨機(jī)數(shù)發(fā)生器中第m—i (iel,2,…,m)級(jí)單元 的IO結(jié)構(gòu)示意圖6為本發(fā)明的偽隨機(jī)數(shù)發(fā)生器中第m—i (iGl,2,...,m)級(jí)單元 的電路結(jié)構(gòu)圖7為本發(fā)明實(shí)施例二中標(biāo)簽芯片上下電過(guò)程中的輸入輸出波形
圖8為本發(fā)明對(duì)同-一標(biāo)簽芯片在不同上電過(guò)程中所產(chǎn)生的不同種 子以及對(duì)應(yīng)的偽隨機(jī)數(shù)的產(chǎn)生過(guò)程圖9為本發(fā)明對(duì)三個(gè)標(biāo)簽芯片在同一次上電過(guò)程中所產(chǎn)生的不同 種子以及對(duì)應(yīng)的偽隨機(jī)數(shù)的產(chǎn)生過(guò)程圖。
具體實(shí)施例方式
實(shí)施例一
參看圖1，本發(fā)明包括射頻識(shí)別標(biāo)簽芯片中的片上振蕩器和上電復(fù) 位信號(hào)發(fā)生器以及計(jì)數(shù)器、控制器、處理器、偽隨機(jī)數(shù)發(fā)生器。片上 振蕩器、計(jì)數(shù)器、處理器和偽隨機(jī)數(shù)發(fā)生器依次相連，上電復(fù)位信號(hào) 發(fā)生器經(jīng)控制器連接到偽隨機(jī)數(shù)發(fā)生器，控制器的另一路輸出連接計(jì) 數(shù)器。
參看圖2，本發(fā)明的偽隨機(jī)數(shù)產(chǎn)生方法的步驟為-
①標(biāo)簽芯片進(jìn)入讀卡器場(chǎng)區(qū)時(shí)上電，上電復(fù)位信號(hào)發(fā)生器產(chǎn)生上電復(fù)位信號(hào)por，在標(biāo)簽芯片上電至芯片上的電源電壓 VDD已經(jīng)能夠滿足模擬電路和數(shù)字電路正常工作后的一段時(shí) 間ThpOT內(nèi)，上電復(fù)位信號(hào)por仍然復(fù)位有效，在Th,時(shí)間以 后，上電復(fù)位信號(hào)por的邏輯電平發(fā)生翻轉(zhuǎn)，上電復(fù)位信號(hào) por進(jìn)入復(fù)位無(wú)效狀態(tài)；標(biāo)簽芯片上電至電源電壓VDD后， 振蕩器開(kāi)始起振輸出周期為T(mén)dk的方波，該方波經(jīng)過(guò)門(mén)控電路 輸出給計(jì)數(shù)器和偽隨機(jī)數(shù)發(fā)生器作為它們的工作時(shí)鐘；
② 在上電復(fù)位信號(hào)por復(fù)位有效且振蕩器起振時(shí)，計(jì)數(shù)器對(duì) 復(fù)位信號(hào)的有效復(fù)位時(shí)間ThpOT進(jìn)行加法或者減法計(jì)數(shù)；
③ 至上電復(fù)位信號(hào)por復(fù)位無(wú)效時(shí)，標(biāo)簽芯片復(fù)位結(jié)束開(kāi)始 正常工作，計(jì)數(shù)器停止計(jì)數(shù)并將此時(shí)的計(jì)數(shù)值傳送給處理器；
④ 處理器接收到的計(jì)數(shù)值進(jìn)行數(shù)學(xué)變換處理，并將變換后的 數(shù)值在控制器的控制下提供給偽隨機(jī)數(shù)發(fā)生器作為隨機(jī)數(shù)種 子，即初值；
隨機(jī)數(shù)種子預(yù)置完成后，控制器發(fā)出的使能信號(hào)RN一gen 為有效時(shí)控制偽隨機(jī)數(shù)發(fā)生器產(chǎn)生偽隨機(jī)數(shù)，當(dāng)使能信號(hào) RN—gen電平翻轉(zhuǎn)為無(wú)效時(shí)，偽隨機(jī)數(shù)發(fā)生器停止工作，保持 當(dāng)前數(shù)據(jù)。 實(shí)施例二
參看圖3至圖6，本發(fā)明偽隨機(jī)數(shù)產(chǎn)生電路包括射頻識(shí)別標(biāo)簽芯 片中的片上振蕩器和上電復(fù)位信號(hào)發(fā)生器以及控制器和兼有計(jì)數(shù)、對(duì) 計(jì)數(shù)值進(jìn)行處理以產(chǎn)生種子以及產(chǎn)生偽隨機(jī)數(shù)三個(gè)功能的采用移位寄存器序列的偽隨機(jī)數(shù)發(fā)生器。片上振蕩器的振蕩輸出經(jīng)門(mén)控電路連 接到偽隨機(jī)數(shù)發(fā)生器的時(shí)鐘Clk輸入端，上電復(fù)位信號(hào)發(fā)生器輸出的 上電復(fù)位信號(hào)連接到偽隨機(jī)數(shù)發(fā)生器的por輸入端，控制器的隨機(jī)數(shù) 產(chǎn)生使能輸出信號(hào)連接到偽隨機(jī)數(shù)發(fā)生器的使能端RN—gen。門(mén)控電 路由一個(gè)二輸入與門(mén)和一個(gè)二輸入或門(mén)組成。上電復(fù)位信號(hào)產(chǎn)生電路 和控制電路的輸出分別連接到或門(mén)的兩個(gè)輸入端，振蕩器的振蕩輸出 連接到與門(mén)的一個(gè)輸入端，與門(mén)的另 一個(gè)輸入端與或門(mén)的輸出端相 連，與門(mén)的輸出連接到偽隨機(jī)數(shù)發(fā)生器的時(shí)鐘clk輸入端。
本發(fā)明偽隨機(jī)數(shù)發(fā)生器由m (m=l,2,3**0級(jí)結(jié)構(gòu)相同的隨機(jī)數(shù) 產(chǎn)生單元依次級(jí)聯(lián)而成。第m—i (i=l,3，4，*"，m)級(jí)偽隨機(jī)數(shù)產(chǎn)生 單元的輸入信號(hào)為上電復(fù)位信號(hào)por、隨機(jī)數(shù)產(chǎn)生的使能信號(hào) RN—gen、日寸鐘clk、來(lái)自第m—i—1 (1=1, 3， 4，， m)級(jí)隨機(jī)數(shù)產(chǎn)生 單元的反饋信號(hào)Fnw、第m—i+l (Fl,2,3，…，m)級(jí)隨機(jī)數(shù)產(chǎn)生單 元的移位輸出信號(hào)Qm-w (i=l,2,3,…，m)以及來(lái)自從第m—l級(jí) 隨機(jī)數(shù)產(chǎn)生單元到第m—i+l級(jí)隨機(jī)數(shù)產(chǎn)生單元的移位輸出信號(hào) Q[m-l:m-i+l]。第m—i (i=l, 3， 4，…，m)級(jí)偽隨機(jī)數(shù)產(chǎn)生單元的輸 出信號(hào)為反饋信號(hào)Fm_1+1、第m_i級(jí)隨機(jī)數(shù)產(chǎn)生單元的移位輸出信 號(hào)Qmi (i=l,2，3,…，m)以及從第m—l級(jí)隨機(jī)數(shù)產(chǎn)生單元到第m 一i級(jí)隨機(jī)數(shù)產(chǎn)生單元的移位輸出信號(hào)Q[m-l:m-i]。第0級(jí)偽隨機(jī)數(shù) 產(chǎn)生單元的輸入信號(hào)為上電復(fù)位信號(hào)por、隨機(jī)數(shù)產(chǎn)生的使能信號(hào) RN一gen、時(shí)鐘dk、來(lái)自本級(jí)隨機(jī)數(shù)產(chǎn)生單元的的移位輸出信號(hào)Q 0 作為輸入反饋信號(hào)FQ、第1級(jí)隨機(jī)數(shù)產(chǎn)生單元的移位輸出信號(hào)Q j以及來(lái)自從第m—l級(jí)隨機(jī)數(shù)產(chǎn)生單元到第1級(jí)隨機(jī)數(shù)產(chǎn)生單元的移
位輸出信號(hào)Q[m-l:l]。第0級(jí)偽隨機(jī)數(shù)產(chǎn)生單元的輸出信號(hào)為反饋信 號(hào)Fi、第0級(jí)隨機(jī)數(shù)產(chǎn)生單元的移位輸出信號(hào)Q Q以及從第m—l級(jí) 隨機(jī)數(shù)產(chǎn)生單元到第0級(jí)隨機(jī)數(shù)產(chǎn)生單元的移位輸出信號(hào)Q[m-l:O]。 第m—l級(jí)偽隨機(jī)數(shù)產(chǎn)生單元的輸入信號(hào)為上電復(fù)位信號(hào)por、隨機(jī) 數(shù)產(chǎn)生的使能信號(hào)RN—gen、時(shí)鐘clk、來(lái)自本級(jí)隨機(jī)數(shù)產(chǎn)生單元的的 輸出反饋信號(hào)作為該級(jí)隨機(jī)數(shù)產(chǎn)生單元的移位輸入信號(hào)Q m、來(lái) 自第m_2級(jí)隨機(jī)數(shù)產(chǎn)生單元的輸入反饋信號(hào)Fm-2。第m_l級(jí)偽隨 機(jī)數(shù)產(chǎn)生單元的輸出信號(hào)為反饋信號(hào)Fm—卜第m—l級(jí)隨機(jī)數(shù)產(chǎn)生單 元的移位輸出信號(hào)Q『卜這些輸入輸出信號(hào)滿足如下邏輯關(guān)系
1) Qm二F『i
2 ) Qnm—^D:—=por ^ + ^— gen Fm—+RN —gen Q:—丄} 3) Fm—「C,.Q:-丄,十C,+,Q:;1—h十…十".Q;-1 (i=l,2,3，…，m-l) F0=Cm< (其中(^=1)
4) <formula>formula see original document page 21</formula>
其中，d = 0，表示由第m—i級(jí)D觸發(fā)器的Q輸出端Q『^|出 的反饋線斷開(kāi)；G二l，表示由Qnn引出的反饋線連通；Q:,表
示第n拍時(shí)鐘時(shí)第m—i級(jí)D觸發(fā)器的Q輸出端的邏輯值，Q= 表示第n-l拍時(shí)鐘時(shí)第m—i級(jí)D觸發(fā)器的Q輸出端的邏輯值； D:i表示第n拍時(shí)鐘時(shí)第m—i級(jí)D觸發(fā)器的D輸入端的邏輯值， d;:-」,表示第n-l拍時(shí)鐘時(shí)第m—i級(jí)D觸發(fā)器的D輸入端的邏輯值。
本發(fā)明中偽隨機(jī)數(shù)發(fā)生器的第m—i (i=l, 2, 3，…，m)級(jí)隨機(jī)數(shù)產(chǎn) 生單元由D觸發(fā)器12、 i輸入與門(mén)11、 二輸入同或門(mén)8、 二輸入異或 門(mén)7、 二輸入多路選擇器9和二輸入多路選擇器10組成。D觸發(fā)器 12的時(shí)鐘輸入端連接到振蕩器的振蕩輸出端clk，D觸發(fā)器12的。端 連接到二輸入同或門(mén)8的一個(gè)輸入端。二輸入同或門(mén)8的另一個(gè)輸入 端連接到i輸入與門(mén)11的輸出端，i輸入與門(mén)11的i個(gè)輸入分別為第 m—1級(jí)偽隨機(jī)數(shù)產(chǎn)生單元的輸出Qm-i、第m—2級(jí)偽隨機(jī)數(shù)產(chǎn)生單 元的輸出Q『2、…、第m—i+l級(jí)偽隨機(jī)數(shù)產(chǎn)生單元的輸出Qmi+l 和第m_i級(jí)偽隨機(jī)數(shù)產(chǎn)生單元的輸出Q『a)觸發(fā)器(12)的輸出Qm—
,連接到二輸入多路選擇器10的一個(gè)輸入端。二輸入多路選擇器10 的另一個(gè)輸入端連接到第m一i+l級(jí)隨機(jī)數(shù)產(chǎn)生單元的輸出Qm—
二輸入多路選擇器10的選擇控制端連接到控制器的輸出端RN—gen。 二輸入多路選擇器10的輸出端連接到二輸入多路選擇器9的輸入端， 二輸入多路選擇器9的另一個(gè)輸入端和二輸入同或門(mén)8相連，二輸入 多路選擇器9的輸出端連接到D觸發(fā)器12的數(shù)據(jù)輸入D端。D觸發(fā) 器12的低有效復(fù)位端R連接到標(biāo)簽芯片的電源VDD， D觸發(fā)器12 的高有效置為端S連接到標(biāo)簽芯片的地GND， D觸發(fā)器12的輸出 Qmi通過(guò)--個(gè)開(kāi)關(guān)C,連接到二輸入異或門(mén)7的輸入端。二輸入異或 門(mén)7的另一個(gè)輸入端連接到第m—i一l級(jí)偽隨機(jī)數(shù)產(chǎn)生單元的輸出 Fnn，二輸入異或門(mén)7的輸出連接到該級(jí)偽隨機(jī)數(shù)產(chǎn)生單元的輸出Fn，本發(fā)明的偽隨機(jī)數(shù)發(fā)生器中，第m—i (i=2,3，"*，m-l)級(jí)偽隨機(jī) 數(shù)產(chǎn)生單元的輸入Q『!、 Qm—2、…、Qm-1+2、 Qm—w分別連接到第m —i+l (i=2, 3，， m-1 )級(jí)偽隨機(jī)數(shù)產(chǎn)生單元的輸出Qhh、 Qm-2、…、 Qm-1+2、 Qm-1+1。第m—i (1=2,3,， m-1)級(jí)偽隨機(jī)數(shù)產(chǎn)生單元的輸
出Qm-l、Qm-2、…、Qm-1+l、Qm-i分別連接到第m —i_l(i=2,3，， m-1 )
級(jí)偽隨機(jī)數(shù)產(chǎn)生單元的輸入Qm-h Qm—2、、 Qm-1+1、 Qm—1;第m _i (i=2,3,…，m-l)級(jí)偽隨機(jī)數(shù)產(chǎn)生單元的輸出F『w連接到第m 級(jí)偽隨機(jī)數(shù)產(chǎn)生單元的輸入Fm-w;第m—i (i=2,3，一，m-l) 級(jí)偽隨機(jī)數(shù)產(chǎn)生單元的輸入Fnn連接到第m—i一l級(jí)偽隨機(jī)數(shù)產(chǎn)生 單元的輸出F『t。所有m級(jí)偽隨機(jī)數(shù)產(chǎn)生單元的輸入por、 RN—gen、 clk均分別連接到上電復(fù)位產(chǎn)生電路的輸出por、控制電路的輸出 RN一gen、片上振蕩器的輸出clk。其中，第m—l級(jí)偽隨機(jī)數(shù)產(chǎn)生單 元的m—l級(jí)二輸入同或門(mén)的一個(gè)輸入端連接在m—l級(jí)D觸發(fā)器的 Q端，m—l級(jí)二輸入同或門(mén)的另一個(gè)輸入端和芯片的電源VDD相 連，第m—l級(jí)偽隨機(jī)數(shù)產(chǎn)生單元的反饋輸出端Fm^直接連接到該 級(jí)偽隨機(jī)數(shù)產(chǎn)生單元的Qm輸入端。第0級(jí)偽隨機(jī)數(shù)產(chǎn)生單元的輸出 端Qo直接連接到該級(jí)偽隨機(jī)數(shù)產(chǎn)生單元的輸入端F0。 參看圖7，本發(fā)明偽隨機(jī)數(shù)產(chǎn)生方法的步驟為
①標(biāo)簽芯片進(jìn)入讀卡器場(chǎng)區(qū)時(shí)上電，上電復(fù)位信號(hào)發(fā)生器產(chǎn) 生上電復(fù)位信號(hào)por，在標(biāo)簽芯片上電至芯片上的電源電壓 VDD已經(jīng)能夠滿足模擬電路和數(shù)字電路正常工作后的一段時(shí) 間Thp。r內(nèi)，上電復(fù)位信號(hào)por仍然復(fù)位有效，在T一時(shí)間以后，上電復(fù)位信號(hào)por的邏輯電平發(fā)生翻轉(zhuǎn)，上電復(fù)位信號(hào)por進(jìn)入復(fù)位無(wú)效狀態(tài)；標(biāo)簽芯片上電至電源電壓VDD后，振蕩器開(kāi)始起振輸出周期為T(mén)dk的方波給偽隨機(jī)數(shù)發(fā)生器作為它的工作時(shí)鐘；
② 在上電復(fù)位信號(hào)por復(fù)位有效且振蕩器起振時(shí)，偽隨機(jī)數(shù)發(fā)生器表現(xiàn)為一個(gè)m (m4,2,3…)位計(jì)數(shù)器，計(jì)數(shù)器對(duì)復(fù)位信號(hào)的有效復(fù)位時(shí)間ThpOT進(jìn)行加法或者減法計(jì)數(shù)；
③ 至上電復(fù)位信號(hào)por復(fù)位無(wú)效時(shí)，標(biāo)簽芯片復(fù)位結(jié)束開(kāi)始正常工作，偽隨機(jī)數(shù)發(fā)生器停止計(jì)數(shù)并將此時(shí)的計(jì)數(shù)值作為偽隨機(jī)數(shù)發(fā)生器線性移位的隨機(jī)數(shù)種子，即初值；
偽隨機(jī)數(shù)發(fā)生器此時(shí)表現(xiàn)為一個(gè)m (m4,2,3…)位線性反饋移位寄存器，控制器的使能信號(hào)RN—gen為有效時(shí)控制偽隨機(jī)數(shù)發(fā)生器產(chǎn)生偽隨機(jī)數(shù)序列，當(dāng)使能信號(hào)RN—gen電平翻轉(zhuǎn)為無(wú)效時(shí)，偽隨機(jī)數(shù)發(fā)生器停止工作，保持當(dāng)前數(shù)據(jù)。本發(fā)明利用片上振蕩器的輸出時(shí)鐘對(duì)上電復(fù)位信號(hào)的復(fù)位有效時(shí)間Th^進(jìn)行計(jì)數(shù)來(lái)生成偽隨機(jī)數(shù)發(fā)生器的種子。由于CMOS集成電路生產(chǎn)工藝不可避免的離散性，造成標(biāo)簽芯片片上振蕩器振蕩頻率在標(biāo)簽芯片間呈現(xiàn)一定的隨機(jī)離散性。同時(shí)，片上振蕩器起振階段輸出振蕩頻率也具有不穩(wěn)定性，片上噪聲會(huì)導(dǎo)致振蕩器頻率的隨機(jī)抖動(dòng)。并且，由于標(biāo)簽芯片所在場(chǎng)區(qū)位置會(huì)影響其電源恢復(fù)電路的上電時(shí)間，故標(biāo)簽所在讀卡器場(chǎng)區(qū)位置的不確定性會(huì)造成標(biāo)簽芯片電源恢復(fù)電路所恢復(fù)出的電源電壓VDD的上電時(shí)間也具有隨機(jī)性。而上電復(fù)位信號(hào)por是通過(guò)檢測(cè)電源電壓VDD的上電來(lái)得到，故VDD的隨機(jī) 性也會(huì)導(dǎo)致上電復(fù)位信號(hào)por復(fù)位時(shí)間的隨機(jī)性?？紤]到工藝的離散 性，上電復(fù)位信號(hào)por的復(fù)位有效時(shí)間Thp。r也具有一定的隨機(jī)性。因 而，利用具有不確定性的振蕩器的輸出時(shí)鐘對(duì)也具有不確定性的復(fù)位 信號(hào)的有效復(fù)位時(shí)間Thp。r進(jìn)行計(jì)數(shù)，并且，進(jìn)行計(jì)數(shù)的觸發(fā)器的上 電默認(rèn)輸出數(shù)值也具有不確定性，那么，最終的計(jì)數(shù)結(jié)果就會(huì)具有較 好的隨機(jī)性。將該計(jì)數(shù)結(jié)果作為偽隨機(jī)數(shù)發(fā)生器的種子，就會(huì)產(chǎn)生隨 機(jī)性較好的隨機(jī)數(shù)。
參看圖8，由于不同上電過(guò)程中，標(biāo)簽的上電時(shí)間、上電復(fù)位信 號(hào)的持續(xù)時(shí)間、振蕩器輸出的振蕩頻率都會(huì)有一定程度的不同。因此， 同一標(biāo)簽不同上電過(guò)程中產(chǎn)生的隨機(jī)數(shù)種子就不一定相同。
參看圖9，由于集成電路制造工藝的離散性，不同的標(biāo)簽振蕩器 的起振時(shí)間、振蕩頻率不同。并且，不同標(biāo)簽各自的上電復(fù)位信號(hào)產(chǎn) 生電路的上電復(fù)位信號(hào)產(chǎn)生時(shí)間、持續(xù)時(shí)間也都會(huì)有差別。這樣，造 成計(jì)數(shù)器對(duì)上電復(fù)位信號(hào)持續(xù)時(shí)間所計(jì)得的計(jì)數(shù)值不同。因而，不同 標(biāo)簽同一次上電所產(chǎn)生的隨機(jī)數(shù)種子也就具有不確定性。
權(quán)利要求
1、一種射頻識(shí)別標(biāo)簽芯片的偽隨機(jī)數(shù)產(chǎn)生電路，它包括射頻識(shí)別標(biāo)簽芯片中的片上振蕩器和上電復(fù)位信號(hào)發(fā)生器，其特征在于，它還包括計(jì)數(shù)器、控制器、處理器和偽隨機(jī)數(shù)發(fā)生器，所述片上振蕩器、計(jì)數(shù)器、處理器和偽隨機(jī)數(shù)發(fā)生器依次相連，上電復(fù)位信號(hào)發(fā)生器經(jīng)控制器連接到偽隨機(jī)數(shù)發(fā)生器，控制器的另一路輸出連接計(jì)數(shù)器。
2、 如權(quán)利要求1所述的偽隨機(jī)數(shù)產(chǎn)生電路，其特征在于，所述計(jì)數(shù)器在計(jì)數(shù)前不予復(fù)位和置位，將芯片上電后計(jì)數(shù)器的隨機(jī)數(shù)值作為其計(jì)數(shù)初值。
3、 如權(quán)利要求1所述的偽隨機(jī)數(shù)產(chǎn)生電路的隨機(jī)數(shù)產(chǎn)生方法，其步驟為① 標(biāo)簽芯片進(jìn)入讀卡器場(chǎng)區(qū)時(shí)上電，上電復(fù)位信號(hào)發(fā)生器產(chǎn)生上電復(fù)位信號(hào)por，在標(biāo)簽芯片上電至芯片上的電源電壓VDD已經(jīng)能夠滿足模擬電路和數(shù)字電路正常工作后的-j段時(shí)間Thp。r內(nèi)，上電復(fù)位信號(hào)por仍然復(fù)位有效，在Th,時(shí)間以后，上電復(fù)位信號(hào)por的邏輯電平發(fā)生翻轉(zhuǎn)，上電復(fù)位信號(hào)por進(jìn)入復(fù)位無(wú)效狀態(tài)；標(biāo)簽芯片上電至電源電壓VDD后，振蕩器開(kāi)始起振輸出周期為T(mén)dk的方波給計(jì)數(shù)器和偽隨機(jī)數(shù)發(fā)生器作為它們的工作時(shí)鐘；② 在上電復(fù)位信號(hào)por復(fù)位有效且振蕩器起振時(shí)，計(jì)數(shù)器對(duì)復(fù)位信號(hào)的有效復(fù)位時(shí)間Thp。r進(jìn)行加法或者減法計(jì)數(shù)；③ 至上電復(fù)位信號(hào)por復(fù)位無(wú)效時(shí)，標(biāo)簽芯片復(fù)位結(jié)束開(kāi)始 正常工作，計(jì)數(shù)器停止計(jì)數(shù)并將此時(shí)的計(jì)數(shù)值傳送給處理器；④ 處理器接收到的計(jì)數(shù)值進(jìn)行數(shù)學(xué)變換處理，并將變換后的 數(shù)值在控制器的控制下提供給偽隨機(jī)數(shù)發(fā)生器作為隨機(jī)數(shù)種 子，即初值； 隨機(jī)數(shù)種子預(yù)置完成后，控制器發(fā)出的使能信號(hào)RN—gen 為有效時(shí)控制偽隨機(jī)數(shù)發(fā)生器產(chǎn)生偽隨機(jī)數(shù)，當(dāng)使能信號(hào) RN—gen電平翻轉(zhuǎn)為無(wú)效時(shí)，偽隨機(jī)數(shù)發(fā)生器停止工作，保持 當(dāng)前數(shù)據(jù)。
4、 一種射頻識(shí)別標(biāo)簽芯片的偽隨機(jī)數(shù)產(chǎn)生電路，它包括射頻 識(shí)別標(biāo)簽芯片中的片上振蕩器和上電復(fù)位信號(hào)發(fā)生器，其特征在于， 它還包括控制器和兼有計(jì)數(shù)、對(duì)計(jì)數(shù)值進(jìn)行處理以產(chǎn)生種子以及產(chǎn)生 偽隨機(jī)數(shù)三個(gè)功能的偽隨機(jī)數(shù)發(fā)生器，片上振蕩器的振蕩輸出經(jīng)門(mén)控 電路連接到偽隨機(jī)數(shù)發(fā)生器的時(shí)鐘clk輸入端，上電復(fù)位信號(hào)發(fā)生器 輸出的上電復(fù)位信號(hào)連接到偽隨機(jī)數(shù)發(fā)生器的por輸入端，控制器的 隨機(jī)數(shù)產(chǎn)生使能輸出信號(hào)連接到偽隨機(jī)數(shù)發(fā)生器的使能端RN一gen。
5、 根據(jù)權(quán)利要求4所述的偽隨機(jī)數(shù)產(chǎn)生電路，其特征在于， 所述偽隨機(jī)數(shù)發(fā)生器由m (m4,2,3…)級(jí)結(jié)構(gòu)相同的隨機(jī)數(shù)產(chǎn)生單 元依次級(jí)聯(lián)而成。
6、 如權(quán)利要求4或5所述的偽隨機(jī)數(shù)產(chǎn)生電路，其特征在于， 所述門(mén)控電路由一個(gè)二輸入與門(mén)和一個(gè)二輸入或門(mén)組成，上電復(fù)位信號(hào)產(chǎn)生電路和控制電路的輸出分別連接到或門(mén)的兩個(gè)輸入端，振蕩器 的振蕩輸出連接到與門(mén)的一個(gè)輸入端，與門(mén)的另 一個(gè)輸入端與或門(mén)的 輸出端相連，與門(mén)的輸出連接到偽隨機(jī)數(shù)發(fā)生器的時(shí)鐘Clk輸入端。
7、如權(quán)利要求6所述的偽隨機(jī)數(shù)產(chǎn)生電路，其特征在于，所述偽隨機(jī)數(shù)發(fā)生器中第m—i (i^,3，4，…，m)級(jí)偽隨機(jī)數(shù)產(chǎn)生單元 的輸入信號(hào)為上電復(fù)位信號(hào)por、隨機(jī)數(shù)產(chǎn)生的使能信號(hào)RN—gen、 時(shí)鐘clk、來(lái)自第m—i一l (i=l,3，4，…，m)級(jí)隨機(jī)數(shù)產(chǎn)生單元的反 饋信號(hào)F^、第m—i+l (如l,2,3，…，m)級(jí)隨機(jī)數(shù)產(chǎn)生單元的移位 輸出信號(hào)Qm-w (Fl,2,3，…，m)以及來(lái)自從第m—l級(jí)隨機(jī)數(shù)產(chǎn) 生單元到第m_i+l級(jí)隨機(jī)數(shù)產(chǎn)生單元的移位輸出信號(hào) Q[m-l:m-i+l];第m_i (i=l, 3， 4，…，m)級(jí)偽隨機(jī)數(shù)產(chǎn)生單元的輸 出信號(hào)為反饋信號(hào)Fm—1+1、第m—i級(jí)隨機(jī)數(shù)產(chǎn)生單元的移位輸出信 號(hào)Q『，(i=l,2,3，一，m)以及從第m—l級(jí)隨機(jī)數(shù)產(chǎn)生單元到第m _i級(jí)隨機(jī)數(shù)產(chǎn)生單元的移位輸出信號(hào)Q[m-l:nw];第0級(jí)偽隨機(jī)數(shù) 產(chǎn)生單元的輸入信號(hào)為上電復(fù)位信號(hào)por、隨機(jī)數(shù)產(chǎn)生的使能信號(hào) RN—gen、時(shí)鐘clk、來(lái)自本級(jí)隨機(jī)數(shù)產(chǎn)生單元的的移位輸出信號(hào)Q 0 作為輸入反饋信號(hào)FQ、第1級(jí)隨機(jī)數(shù)產(chǎn)生單元的移位輸出信號(hào)Q i 以及來(lái)自從第m—l級(jí)隨機(jī)數(shù)產(chǎn)生單元到第1級(jí)隨機(jī)數(shù)產(chǎn)生單元的移 位輸出信號(hào)Q[m-l:l];第0級(jí)偽隨機(jī)數(shù)產(chǎn)生單元的輸出信號(hào)為反饋信 號(hào)F^第O級(jí)隨機(jī)數(shù)產(chǎn)生單元的移位輸出信號(hào)QQ以及從第m—l級(jí) 隨機(jī)數(shù)產(chǎn)生單元到第0級(jí)隨機(jī)數(shù)產(chǎn)生單元的移位輸出信號(hào)Q[m-1:0]; 第m—l級(jí)偽隨機(jī)數(shù)產(chǎn)生單元的輸入信號(hào)為上電復(fù)位信號(hào)por、隨機(jī)數(shù)產(chǎn)生的使能信號(hào)RN—gen、時(shí)鐘dk、來(lái)自本級(jí)隨機(jī)數(shù)產(chǎn)生單元的的輸出反饋信號(hào)Fm^作為該級(jí)隨機(jī)數(shù)產(chǎn)生單元的移位輸入信號(hào)Q m、來(lái)自第m—2級(jí)隨機(jī)數(shù)產(chǎn)生單元的輸入反饋信號(hào)Fm—2;第m—l級(jí)偽隨 機(jī)數(shù)產(chǎn)生單元的輸出信號(hào)為反饋信號(hào)F『i、第m—l級(jí)隨機(jī)數(shù)產(chǎn)生單元的移位輸出信號(hào)Qm-1;這些輸入輸出信號(hào)滿足如下邏輯關(guān)系 1) Qm = Fm—i2) Q:,=D;;—= por ^ + ^ JlN — gen Fm—'十RN — gen }3) Fm-,:C Q:一丄，十C,+,Q:-丄「！十…十Cm《'(i=l, 2, 3，…，m誦l) F。=Cm.Q^ (其中"二l)4) Q'二尸D;;—「por.〔^④nQ:-」]+^. — — gen .Q;:,-+U+RN —gen《,-」,}k 尸1 j(i:2 m)其中，d = 0，表示由第m—i級(jí)D觸發(fā)器的Q輸出端Qm—,引出 的反饋線斷開(kāi)；d=l，表示由Qmi引出的反饋線連通；Qnm—,表 示第n拍時(shí)鐘時(shí)第mi級(jí)D觸發(fā)器的Q輸出端的邏輯值，Q= 表示第n-1拍時(shí)鐘時(shí)第m—i級(jí)D觸發(fā)器的Q輸出端的邏輯值； D:—'表示第n拍時(shí)鐘時(shí)第m—i級(jí)D觸發(fā)器的D輸入端的邏輯值， D^,表示第n-1拍時(shí)鐘時(shí)第m_i級(jí)D觸發(fā)器的D輸入端的邏輯 值。
8、 如權(quán)利要求7所述的偽隨機(jī)數(shù)產(chǎn)生電路，其特征在于，所 述偽隨機(jī)數(shù)發(fā)生器中第m—i (如l,2,3，…，m)級(jí)隨機(jī)數(shù)產(chǎn)生單元由 D觸發(fā)器(12)、 i輸入與門(mén)(11)、 二輸入同或門(mén)(8)、 二輸入異或 門(mén)(7)、 二輸入多路選擇器(9)和二輸入多路選擇器(10)組成；D觸發(fā)器(12)的時(shí)鐘輸入端連接到振蕩器的振蕩輸出端clk， D觸 發(fā)器(12)的^端連接到二輸入同或門(mén)(8)的一個(gè)輸入端，二輸入 同或門(mén)(8)的另一個(gè)輸入端連接到i輸入與門(mén)(11)的輸出端，i輸 入與門(mén)(11)的i個(gè)輸入分別為第m—l級(jí)偽隨機(jī)數(shù)產(chǎn)生單元的輸出 Qm^、第m—2級(jí)偽隨機(jī)數(shù)產(chǎn)生單元的輸出Qm—2、…、第m—i+l 級(jí)偽隨機(jī)數(shù)產(chǎn)生單元的輸出Qm-1+i和第m—i級(jí)偽隨機(jī)數(shù)產(chǎn)生單元的 輸出Qn^,D觸發(fā)器(12)的輸出Qm—工連接到二輸入多路選擇器(10) 的一個(gè)輸入端，二輸入多路選擇器(IO)的另一個(gè)輸入端連接到第m 級(jí)隨機(jī)數(shù)產(chǎn)生單元的輸出Qm-1+1, 二輸入多路選擇器(10)的 選擇控制端連接到控制器的輸出端RN—gen， 二輸入多路選擇器(10) 的輸出端連接到二輸入多路選擇器(9)的輸入端，二輸入多路選擇 器(9)的另一個(gè)輸入端和二輸入同或門(mén)(8)相連，二輸入多路選擇 器(9)的輸出端連接到D觸發(fā)器(12)的數(shù)據(jù)輸入D端,D觸發(fā)器 (12)的低有效復(fù)位端R連接到標(biāo)簽芯片的電源VDD，D觸發(fā)器(12) 的高有效置為端S連接到標(biāo)簽芯片的地GND， D觸發(fā)器(12)的輸 出Q『1通過(guò)一個(gè)開(kāi)關(guān)01連接到二輸入異或門(mén)(7)的輸入端，二輸 入異或門(mén)(7)的另一個(gè)輸入端連接到第m—i一l級(jí)偽隨機(jī)數(shù)產(chǎn)生單 元的輸出F『"二輸入異或門(mén)(7)的輸出連接到該級(jí)偽隨機(jī)數(shù)產(chǎn)生 單元的輸出F『1+1。
9、 如權(quán)利要求8所述的偽隨機(jī)數(shù)產(chǎn)生電路，其特征在于，所 述偽隨機(jī)數(shù)發(fā)生器中第m—i (i=2,3，…，m-l)級(jí)偽隨機(jī)數(shù)產(chǎn)生單元的輸入Qm-!、 Qm-2、…、Qm-1+2、 Qm-1+1分別連接到第111 —i + 1 (i=2,(3，…，m-l)級(jí)偽隨機(jī)數(shù)產(chǎn)生單元的輸出QnH、 Qm—2、…、Qm—1+2、 Qm-第m—i (i=2,3，'"，m-l)級(jí)偽隨機(jī)數(shù)產(chǎn)生單元的輸出Qm—!、Qm-2、…、Qm十l、 Qmi分別連接到第m — i一l (i=2, 3，…，m-l )級(jí) 偽隨機(jī)數(shù)產(chǎn)生單元的輸入Qm-!、 Qm-2、…、Qm-1+1、 Qm—1;第H1 — 1d=2,3，…，m-l)級(jí)偽隨機(jī)數(shù)產(chǎn)生單元的輸出Fm—w連接到第mi + 1級(jí)偽隨機(jī)數(shù)產(chǎn)生單元的輸入F『第mi (,2,3，…，m-l)級(jí) 偽隨機(jī)數(shù)產(chǎn)生單元的輸入Fmi連接到第m—i一l級(jí)偽隨機(jī)數(shù)產(chǎn)生單 元的輸出Fm—1;所有m級(jí)偽隨機(jī)數(shù)產(chǎn)生單元的輸入por、 RN—gen、 clk均分別連接到上電復(fù)位產(chǎn)生電路的輸出por、控制電路的輸出 RN—gen、片上振蕩器的輸出clk;其中，第m—l級(jí)偽隨機(jī)數(shù)產(chǎn)生單 元的m—l級(jí)二輸入同或門(mén)的一個(gè)輸入端連接在m—l級(jí)D觸發(fā)器的 ^端，m—1級(jí)二輸入同或門(mén)的另一個(gè)輸入端和芯片的電源VDD相 連；第m—l級(jí)偽隨機(jī)數(shù)產(chǎn)生單元的反饋輸出端F『,直接連接到該 級(jí)偽隨機(jī)數(shù)產(chǎn)生單元的Qm輸入端；第0級(jí)偽隨機(jī)數(shù)產(chǎn)生單元的輸出 端Q。直接連接到該級(jí)偽隨機(jī)數(shù)產(chǎn)生單元的輸入端F0。
10、 如權(quán)利要求4所述的偽隨機(jī)數(shù)產(chǎn)生電路的隨機(jī)數(shù)產(chǎn)生方法， 其步驟為 標(biāo)簽芯片進(jìn)入讀卡器場(chǎng)區(qū)時(shí)上電，上電復(fù)位信號(hào)發(fā)生器產(chǎn) 生上電復(fù)位信號(hào)por，在標(biāo)簽芯片上電至芯片上的電源電壓 VDD并能夠滿足模擬電路和數(shù)字電路正常工作后的一段時(shí)間 Thp。r內(nèi)，上電復(fù)位信號(hào)por仍然復(fù)位有效，在Thp。,時(shí)間以后， 上電復(fù)位信號(hào)por的邏輯電平發(fā)生翻轉(zhuǎn)，上電復(fù)位信號(hào)por進(jìn)入復(fù)位無(wú)效狀態(tài)；標(biāo)簽芯片上電至電源電壓VDD后，振蕩器 開(kāi)始起振輸出周期為T(mén)dk的方波，該方波經(jīng)過(guò)門(mén)控電路輸出給 偽隨機(jī)數(shù)發(fā)生器作為它的工作時(shí)鐘；② 在上電復(fù)位信號(hào)por復(fù)位有效且振蕩器起振時(shí)，偽隨機(jī)數(shù) 發(fā)生器表現(xiàn)為一個(gè)m (m4,2,3…)位計(jì)數(shù)器，計(jì)數(shù)器對(duì)復(fù)位 信號(hào)的有效復(fù)位時(shí)間Th,進(jìn)行加法計(jì)數(shù)；③ 至上電復(fù)位信號(hào)por復(fù)位無(wú)效時(shí)，標(biāo)簽芯片復(fù)位結(jié)束，開(kāi) 始正常工作，偽隨機(jī)數(shù)發(fā)生器停止計(jì)數(shù)并將此時(shí)的計(jì)數(shù)值作為 偽隨機(jī)數(shù)發(fā)生器線性移位的隨機(jī)數(shù)種子，即初值；④ 當(dāng)上電復(fù)位信號(hào)por復(fù)位無(wú)效，標(biāo)簽芯片復(fù)位結(jié)束，標(biāo)簽正 常工作時(shí)，偽隨機(jī)數(shù)發(fā)生器此時(shí)表現(xiàn)為一個(gè)m (m=l,2,3 ) 位線性反饋移位寄存器，控制器的使能信號(hào)RN—gen為有效時(shí) 控制偽隨機(jī)數(shù)發(fā)生器產(chǎn)生偽隨機(jī)數(shù)序列，當(dāng)使能信號(hào)RN—geti 電平翻轉(zhuǎn)為無(wú)效時(shí)，偽隨機(jī)數(shù)發(fā)生器停止工作，保持當(dāng)前數(shù)據(jù)。
全文摘要
一種射頻識(shí)別標(biāo)簽芯片的偽隨機(jī)數(shù)產(chǎn)生電路及其產(chǎn)生方法，涉及射頻識(shí)別(RFID)技術(shù)。本發(fā)明的偽隨機(jī)數(shù)產(chǎn)生電路，它包括射頻識(shí)別標(biāo)簽芯片中的片上振蕩器和上電復(fù)位信號(hào)發(fā)生器。其結(jié)構(gòu)特點(diǎn)是，它還包括計(jì)數(shù)器、控制器、處理器和偽隨機(jī)數(shù)發(fā)生器。所述片上振蕩器、計(jì)數(shù)器、處理器和偽隨機(jī)數(shù)發(fā)生器依次相連，上電復(fù)位信號(hào)發(fā)生器經(jīng)控制器連接到偽隨機(jī)數(shù)發(fā)生器，控制器的另一路輸出連接計(jì)數(shù)器。同現(xiàn)有技術(shù)相比，本發(fā)明具有電路結(jié)構(gòu)簡(jiǎn)單、成本小、功耗低、面積小、便于集成的特點(diǎn)。
文檔編號(hào)G06K19/07GK101673351SQ20081022219
公開(kāi)日2010年3月17日 申請(qǐng)日期2008年9月11日 優(yōu)先權(quán)日2008年9月11日
發(fā)明者吳行軍, 馬長(zhǎng)明 申請(qǐng)人:北京同方微電子有限公司