隨機(jī)數(shù)后處理電路及方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及電子電路及數(shù)據(jù)處理技術(shù)領(lǐng)域，具體涉及一種隨機(jī)數(shù)后處理電路及方法。
【背景技術(shù)】
[0002]隨著信息通信技術(shù)的迅猛發(fā)展，在許多電子產(chǎn)品應(yīng)用里面信息安全變得越來(lái)越重要。特別是在智能卡通信系統(tǒng)里，信息安全更是重中之重。因此，信息加密技術(shù)在智能卡與讀卡器的通信系統(tǒng)中被廣泛應(yīng)用。加密技術(shù)的安全性，取決于每次通信時(shí)所使用到的“種子”碼，其中“種子”碼是由隨機(jī)數(shù)產(chǎn)生器產(chǎn)生的?，F(xiàn)在使用的智能卡技術(shù)中，大多數(shù)是采用偽隨機(jī)的方法產(chǎn)生“種子”碼的，偽隨機(jī)的“種子”碼是可以很容易被破解的，所以對(duì)整個(gè)交易系統(tǒng)的安全性構(gòu)成很大的威脅。因此，真隨機(jī)數(shù)產(chǎn)生器就顯得非常重要，特別是在對(duì)安全性要求高的應(yīng)用系統(tǒng)中。
[0003]眾所周知，隨機(jī)源的隨機(jī)性能的好壞直接決定了真隨機(jī)數(shù)發(fā)生器的質(zhì)量?；谖锢黼S機(jī)源產(chǎn)生的真隨機(jī)數(shù)雖然在隨機(jī)序列的長(zhǎng)度、獨(dú)立性等方面比偽隨機(jī)數(shù)發(fā)生器得到了突破性的進(jìn)展，但是其產(chǎn)生的真隨機(jī)數(shù)序列的隨機(jī)性不夠穩(wěn)定，隨機(jī)數(shù)的質(zhì)量不高，不能很好地滿(mǎn)足應(yīng)用需求。通常，還要對(duì)隨機(jī)源進(jìn)行后處理，使其輸出高質(zhì)量的真隨機(jī)序列。

【發(fā)明內(nèi)容】

[0004]本發(fā)明提供了一種隨機(jī)數(shù)后處理電路及方法，旨在提高物理隨機(jī)源產(chǎn)生的隨機(jī)數(shù)序列的質(zhì)量，使得最終所輸出的隨機(jī)序列具有均勻性好、獨(dú)立性高等特點(diǎn)，提高加密技術(shù)的安全性，在智能卡信息安全等方面有較高的實(shí)際應(yīng)用價(jià)值。本發(fā)明的目的由以下技術(shù)方案實(shí)現(xiàn):
[0005]一種隨機(jī)數(shù)后處理電路，包括:隨機(jī)數(shù)預(yù)處理器，其輸入端連接物理隨機(jī)源，輸出端連接隨機(jī)數(shù)質(zhì)量檢測(cè)器的輸入端，用于對(duì)物理隨機(jī)源產(chǎn)生的隨機(jī)序列進(jìn)行采樣與異或處理；隨機(jī)數(shù)質(zhì)量檢測(cè)器，其輸出端連接隨機(jī)數(shù)插入處理器的輸入端，用于檢測(cè)經(jīng)過(guò)預(yù)處理后的隨機(jī)序列是否通過(guò)設(shè)定要求，通過(guò)則提供隨機(jī)數(shù)插入使能信號(hào)insert_enl與insert_en2及通過(guò)檢測(cè)的隨機(jī)序列，否則不進(jìn)行操作；隨機(jī)數(shù)插入處理器，其輸出端分別連接移位寄存器I和移位寄存器2，隨機(jī)數(shù)插入處理器通過(guò)插入使能信號(hào)insert_enl與insert_en2分別對(duì)移位寄存器I和移位寄存器2在不同時(shí)刻插入通過(guò)檢測(cè)的隨機(jī)序列；移位寄存器I和移位寄存器2，各自的輸出端連接異或處理鏈網(wǎng)絡(luò)的相應(yīng)輸入端；異或處理鏈網(wǎng)絡(luò)，用于對(duì)移位寄存器I和移位寄存器2中的數(shù)據(jù)按位進(jìn)行異或處理后將最終的真隨機(jī)序列存到隨機(jī)數(shù)輸出寄存器，其輸出端連接隨機(jī)數(shù)輸出寄存器的輸入端；隨機(jī)數(shù)輸出寄存器，其輸出端作為隨機(jī)數(shù)后處理電路的輸出端。
[0006]作為具體的技術(shù)方案，所述隨機(jī)數(shù)預(yù)處理器包括D觸發(fā)器1、D觸發(fā)器2和異或門(mén)，D觸發(fā)器I的D端接入物理隨機(jī)源產(chǎn)生的隨機(jī)序列，CP端接入1.69M時(shí)鐘源，D觸發(fā)器I的數(shù)據(jù)輸出信號(hào)與D觸發(fā)器2數(shù)據(jù)輸出信號(hào)通過(guò)異或門(mén)進(jìn)行異或操作，得到的結(jié)果作為D觸發(fā)器2的數(shù)據(jù)輸入信號(hào)；D觸發(fā)器2的輸出信號(hào)為預(yù)處理后的隨機(jī)序列。
[0007]作為具體的技術(shù)方案，所述隨機(jī)數(shù)質(zhì)量檢測(cè)器包括寄存器bit_cnt和翻轉(zhuǎn)計(jì)數(shù)器toggle_Cnt，寄存器bit_cnt在隨機(jī)數(shù)預(yù)處理器開(kāi)始采樣物理隨機(jī)源序列時(shí)計(jì)數(shù)，每個(gè)時(shí)鐘周期bit_cnt寄存器加1，計(jì)數(shù)值達(dá)到48后重新計(jì)數(shù)；翻轉(zhuǎn)計(jì)數(shù)器toggle_cnt用于對(duì)預(yù)處理后得到的隨機(jī)序列進(jìn)行翻轉(zhuǎn)計(jì)數(shù)，預(yù)處理后的隨機(jī)序列每變化一次翻轉(zhuǎn)計(jì)數(shù)器toggle_cnt加1，在48個(gè)時(shí)鐘周期后停止計(jì)數(shù)；如果toggle_cnt計(jì)數(shù)結(jié)果大于4且小于48則檢測(cè)通過(guò)，否則認(rèn)為隨機(jī)序列不合要求；隨機(jī)數(shù)質(zhì)量檢測(cè)器還提供隨機(jī)數(shù)插入使能信號(hào)insert_enl與insert_en2，供隨機(jī)數(shù)插入器使用，其中，nsert_enl = I的條件為:寄存器bit_cnt = m，m 表不 2、8、14、20、26、32、38、44 ；nsert_en2 = I 的條件為:寄存器 bit_cnt=k，k 表示 5、11、17、23、29、35、41、47。
[0008]作為具體的技術(shù)方案，所述隨機(jī)數(shù)插入處理器包括兩個(gè)與門(mén)電路，第一與門(mén)電路的兩個(gè)輸入端分別接隨機(jī)數(shù)插入使能信號(hào)inSert_enl和檢測(cè)通過(guò)的隨機(jī)序列，輸出連接移位寄存器I ;第二與門(mén)電路的兩個(gè)輸入端分別接隨機(jī)數(shù)插入使能信號(hào)inSert_enl和檢測(cè)通過(guò)的隨機(jī)序列rng_pre，輸出連接移位寄存器2。
[0009]作為具體的技術(shù)方案，所述移位寄存器I和移位寄存器2都為8位移位寄存器，移位寄存器I移動(dòng)數(shù)據(jù)的方向?yàn)閺母呶籦it7到低位bitO ;移位寄存器2移動(dòng)數(shù)據(jù)的方向?yàn)閺牡臀籦itO到高位bit7。
[0010]作為具體的技術(shù)方案，所述異或處理鏈網(wǎng)絡(luò)包括八個(gè)異或門(mén)電路，對(duì)移位寄存器I和移位寄存器2中的數(shù)據(jù)按位進(jìn)行的異或操作，異或處理鏈網(wǎng)絡(luò)的異或操作結(jié)果送到隨機(jī)數(shù)輸出寄存器。
[0011]一種隨機(jī)數(shù)后處理方法，其特征在于，包括:(I)隨機(jī)數(shù)預(yù)處理器對(duì)物理隨機(jī)源輸出的隨機(jī)序列進(jìn)行采樣與異或處理；(2)隨機(jī)數(shù)質(zhì)量檢測(cè)器檢測(cè)經(jīng)過(guò)預(yù)處理后的隨機(jī)序列是否通過(guò)設(shè)定要求，通過(guò)則提供隨機(jī)數(shù)插入使能信號(hào)insert_enl、insert_en2及通過(guò)檢測(cè)的隨機(jī)序列并進(jìn)入步驟3，否則不進(jìn)行操作；(3)隨機(jī)數(shù)插入器通過(guò)插入使能信號(hào)insert_enl與insert_en2分別對(duì)移位寄存器I和移位寄存器2在不同時(shí)刻插入通過(guò)檢測(cè)的隨機(jī)序列；(4)移位寄存器I和移位寄存器2中的數(shù)據(jù)按位經(jīng)過(guò)異或處理后將最終的真隨機(jī)序列存到隨機(jī)數(shù)輸出寄存器。
[0012]作為具體的技術(shù)方案，所述隨機(jī)數(shù)預(yù)處理器對(duì)物理隨機(jī)源輸出的隨機(jī)序列進(jìn)行采樣與異或處理，具體為:物理隨機(jī)源產(chǎn)生的隨機(jī)序列經(jīng)過(guò)接有1.69M時(shí)鐘源的D觸發(fā)器1，對(duì)隨機(jī)序列進(jìn)行采樣與同步過(guò)程；D觸發(fā)器I的數(shù)據(jù)輸出信號(hào)與D觸發(fā)器2數(shù)據(jù)輸出信號(hào)進(jìn)行異或操作，得到的結(jié)果作為D觸發(fā)器2的數(shù)據(jù)輸入信號(hào)；D觸發(fā)器2的輸出信號(hào)為預(yù)處理后的隨機(jī)序列。
[0013]作為具體的技術(shù)方案，所述隨機(jī)數(shù)質(zhì)量檢測(cè)器檢測(cè)經(jīng)過(guò)預(yù)處理后的隨機(jī)序列是否通過(guò)設(shè)定要求，具體為:通過(guò)寄存器bit_cnt在隨機(jī)數(shù)預(yù)處理器開(kāi)始采樣物理隨機(jī)源序列時(shí)計(jì)數(shù)，每個(gè)時(shí)鐘周期bit_cnt寄存器加1，計(jì)數(shù)值達(dá)到48后重新計(jì)數(shù)；通過(guò)翻轉(zhuǎn)計(jì)數(shù)器toggle_Cnt對(duì)預(yù)處理后得到的隨機(jī)序列進(jìn)行翻轉(zhuǎn)計(jì)數(shù)，預(yù)處理后的隨機(jī)序列每變化一次翻轉(zhuǎn)計(jì)數(shù)器toggle_cnt加1，在48個(gè)時(shí)鐘周期后停止計(jì)數(shù)；如果toggle_cnt計(jì)數(shù)結(jié)果大于4且小于48則檢測(cè)通過(guò)，否則認(rèn)為隨機(jī)序列不合要求。
[0014]作為具體的技術(shù)方案，所述隨機(jī)數(shù)質(zhì)量檢測(cè)器提供隨機(jī)數(shù)插入使能信號(hào)insert_enl、insert_en2，具體為:隨機(jī)數(shù)插入使能信號(hào)nsert_enl = I的條件為:寄存器bit_cnt=m，m表示2、8、14、20、26、32、38、44 ;隨機(jī)數(shù)插入使能信號(hào)nsert_en2 = I的條件為:寄存器 bit_cnt = k，k 表示 5、11、17、23、29、35、41、47。
[0015]作為具體的技術(shù)方案，移位寄存器I和移位寄存器2中的數(shù)據(jù)按位經(jīng)過(guò)異或處理后將最終的真隨機(jī)序列存到隨機(jī)數(shù)輸出寄存器，具體為:所述移位寄存器I和移位寄存器2都為8位移位寄存器，移位寄存器I移動(dòng)數(shù)據(jù)的方向?yàn)閺母呶籦it7到低位bitO ;移位寄存器2移動(dòng)數(shù)據(jù)的方向?yàn)閺牡臀籦itO到高位bit7 ;通過(guò)八個(gè)異或門(mén)電路構(gòu)成的異或處理鏈網(wǎng)絡(luò)對(duì)移位寄存器I和移位寄存器2中的數(shù)據(jù)按位進(jìn)行的異或操作，異或處理鏈網(wǎng)絡(luò)的異或操作結(jié)果送到隨機(jī)數(shù)輸出寄存器。
[0016]本發(fā)明提供的隨機(jī)數(shù)后處理電路及方法，首先對(duì)物理源產(chǎn)生的隨機(jī)序列進(jìn)行預(yù)處理，然后通過(guò)對(duì)隨機(jī)數(shù)插入的控制，使后續(xù)的處理相當(dāng)于采用了兩路相互獨(dú)立且相同的數(shù)據(jù)源產(chǎn)生的隨機(jī)序列，最后經(jīng)過(guò)異或鏈網(wǎng)絡(luò)擾亂輸出位流，得到了高質(zhì)量的隨機(jī)數(shù)。此外對(duì)預(yù)處理后隨機(jī)數(shù)質(zhì)的量進(jìn)行了檢測(cè)，保證了最終隨機(jī)數(shù)的高隨機(jī)性。本發(fā)明的有益效果在于:本發(fā)明的預(yù)處理過(guò)程、隨機(jī)數(shù)插入過(guò)程與異或操作過(guò)程都可以提高隨機(jī)序列的隨機(jī)性，三個(gè)過(guò)程的級(jí)聯(lián)組合使用，可以使隨機(jī)數(shù)后處理電路得到高質(zhì)量的隨機(jī)數(shù)，以便更好的滿(mǎn)足實(shí)際的需要。
【附圖說(shuō)明】
[0017]圖1為本發(fā)明實(shí)施例提供的隨機(jī)數(shù)后處理電路的結(jié)構(gòu)框圖。
[0018]圖2為本發(fā)明實(shí)施例提供的隨機(jī)數(shù)后處理電路中隨機(jī)預(yù)處理單元的結(jié)構(gòu)圖。
[0019]圖3為本發(fā)明實(shí)施例提供的隨機(jī)數(shù)后處理電路中隨機(jī)數(shù)插入處理器、移位寄存器
1、移位寄存器2、異或處理鏈網(wǎng)絡(luò)和隨機(jī)數(shù)輸出寄存器部分的組合結(jié)構(gòu)圖。
【具體實(shí)施方式】
[0020]下面結(jié)合附圖對(duì)本發(fā)明進(jìn)行詳細(xì)闡述。
[0021]如圖1所示，本實(shí)施例提供的隨機(jī)數(shù)后處理電路包括:隨機(jī)數(shù)預(yù)處理器、隨機(jī)數(shù)質(zhì)量檢測(cè)器、隨機(jī)數(shù)插入處理器、移位寄存器1、移位寄存器2、異或處理鏈網(wǎng)絡(luò)和隨機(jī)數(shù)輸出寄存器；隨機(jī)數(shù)預(yù)處理器的輸入端連接物理隨機(jī)源，輸出端連接隨機(jī)數(shù)質(zhì)量檢測(cè)器的輸入端，隨機(jī)數(shù)質(zhì)量檢測(cè)器的輸出端連接隨機(jī)數(shù)插入處理器的輸入端，隨機(jī)數(shù)插入處理器的輸出端分別連接移位寄存器I和移位寄存器2，移位寄存器I和移位寄存器2的輸出端連接異或處理鏈網(wǎng)絡(luò)的輸入端，異或處理鏈網(wǎng)絡(luò)的輸出端連接隨機(jī)數(shù)輸出寄存器的輸入端，隨機(jī)數(shù)輸出寄存器的輸出端作為隨機(jī)數(shù)后處理電路的輸出端。
[0022]基于上述隨機(jī)數(shù)后處理電路的隨機(jī)數(shù)后處理，其主要包括:物理隨機(jī)源輸出序列首先送到隨機(jī)數(shù)預(yù)處理器；經(jīng)過(guò)預(yù)處理后的隨機(jī)數(shù)送到隨機(jī)數(shù)質(zhì)量檢測(cè)器；然后經(jīng)過(guò)隨機(jī)數(shù)插入器把隨機(jī)數(shù)分別送到移位寄存器I和移位寄存器2 ;移位寄存器I和移位寄存器2中的數(shù)據(jù)按位經(jīng)過(guò)異或處理后把最終的真隨機(jī)數(shù)存到隨機(jī)數(shù)輸出寄存器。以下結(jié)合附圖進(jìn)行詳細(xì)描述:
[0023]如圖2所示，隨機(jī)數(shù)預(yù)處理器包括D觸發(fā)器1、D觸發(fā)器2及異或門(mén)，D觸發(fā)器I的D端用于接入物理隨機(jī)源產(chǎn)生的隨機(jī)序列TRNG，CP端接入1.69M時(shí)鐘源，，這樣對(duì)隨機(jī)序列進(jìn)行了采樣與同步過(guò)程；D觸發(fā)器I的數(shù)據(jù)輸出信號(hào)與D觸發(fā)器2數(shù)據(jù)輸出信號(hào)通過(guò)異或門(mén)進(jìn)行異或操作，得到的結(jié)果作為D觸發(fā)器2的數(shù)據(jù)輸入信號(hào)；D觸發(fā)器2的輸出信號(hào)為預(yù)處理后的隨機(jī)序列:rng_pre，經(jīng)過(guò)預(yù)處理后提高了隨機(jī)序列的隨機(jī)性。
[0024]本實(shí)施例提供的隨機(jī)數(shù)質(zhì)量檢測(cè)器包括寄存器bit_cnt和翻轉(zhuǎn)計(jì)數(shù)器toggle_cnt，寄存器bit_cnt在開(kāi)始采樣物理隨機(jī)源序列時(shí)計(jì)數(shù)，每個(gè)時(shí)鐘周期bit_cnt寄存器加I，計(jì)數(shù)值達(dá)到48后重新計(jì)數(shù)；翻轉(zhuǎn)計(jì)數(shù)器toggle_c