用于生成被抑制的地址蹤跡的設(shè)備和方法
【專利說明】用于生成被抑制的地址蹤跡的設(shè)備和方法 發(fā)明領(lǐng)域
[0001] 發(fā)明領(lǐng)域一般設(shè)及計算機處理器蹤跡（trace)，更具體而言，設(shè)及生成被抑制的地 址蹤跡。
[000引背景
[0003] -個處理器，或一組處理器，執(zhí)行來自指令集，例如，指令集架構(gòu)（ISA)的指令。指 令集是設(shè)及編程的計算機體系結(jié)構(gòu)的一部分，并一般包括本機數(shù)據(jù)類型、指令、寄存器體系 結(jié)構(gòu)、尋址模式、存儲器體系結(jié)構(gòu)，中斷和異常處理，W及外部輸入和輸出（I/O)。應(yīng)該注意， 運里術(shù)語"指令"在本文中一般是指宏指令，例如，提供給處理器供執(zhí)行的指令或微指令，例 如，由處理器的解碼器解碼宏指令所產(chǎn)生的指令。
[0004] 附圖簡述
[0005] 本發(fā)明是作為示例說明的，而不僅限制于各個附圖的圖形，在附圖中，類似的參考 編號表示類似的元件，其中：
[0006]圖1示出了示例性的計算機體系結(jié)構(gòu)的框圖；
[0007] 圖2示出了被抑制的地址蹤跡的流程圖的實施例。
[0008]圖3示出了被抑制的地址蹤跡的流程圖的實施例。
[0009] 圖4示出了被抑制的地址蹤跡的流程圖的實施例。
[0010] 圖5 (A) -5做示出了被抑制的地址蹤跡的示例性執(zhí)行。
[0011] 圖6示出了使用蹤跡生成器的示例性架構(gòu)的框圖。
[0012] 圖7是根據(jù)本發(fā)明的一個實施例的寄存器架構(gòu)700的框圖。
[0013] 圖8A是示出根據(jù)本發(fā)明的各實施例的示例性有序流水線和示例性的寄存器重命 名的無序發(fā)布/執(zhí)行流水線的框圖。
[0014] 圖8B是示出根據(jù)本發(fā)明的各實施例的要包括在處理器中的有序架構(gòu)核的示例性 實施例和示例性的寄存器重命名的無序發(fā)布/執(zhí)行架構(gòu)核的框圖。
[0015] 圖9A是根據(jù)本發(fā)明的各實施例的單個處理器核的框圖，W及其與管忍上的互連 網(wǎng)絡(luò)的連接W及其第2級化2)緩存的本地子集。
[0016] 圖9B是根據(jù)本發(fā)明的實施例的圖9A中的處理器核的一部分的展開圖。
[0017]圖10是根據(jù)本發(fā)明的各實施例的可W具有一個W上的核，可W具有集成的存儲 器控制器，并可W具有集成的圖形的處理器的框圖。
[001引圖11是根據(jù)本發(fā)明的一個實施例的第一更具體的示例性系統(tǒng)的框圖。
[0019] 圖12是根據(jù)本發(fā)明的一個實施例的第二更具體的示例性系統(tǒng)的框圖。
[0020] 圖13是根據(jù)本發(fā)明的一個實施例的片上系統(tǒng)的框圖。
【具體實施方式】
[0021] 在下面的描述中，闡述了很多具體細節(jié)。然而，應(yīng)該理解，本發(fā)明的各實施例可W 在沒有運些具體細節(jié)的情況下實施。在其他情況下，沒有詳細示出已知的電路、結(jié)構(gòu)，W及 技術(shù)，W便不至于使對本描述的理解變得模糊。
[0022] 說明書中對"一個實施例"、"實施例"、"示例實施例"等等的引用表示所描述的實 施例可包括特定特征、結(jié)構(gòu)或特性，但是，每一個實施例可W不一定包括該特定特征、結(jié)構(gòu)， 或特征。此外，運樣的短語不一定是指同一個實施例。此外，當(dāng)結(jié)合一個實施例描述特定特 征、結(jié)構(gòu)或特性時，認(rèn)為在本領(lǐng)域技術(shù)人員學(xué)識范圍內(nèi)，可W與其他實施例一起實施運樣的 特征、結(jié)構(gòu)或特性，無論是否對此明確描述。
[002引 概覽
[0024]ISA與微體系結(jié)構(gòu)不同，該微體系結(jié)構(gòu)是實現(xiàn)ISA的處理器的內(nèi)部設(shè)計。帶有不同 的微體系結(jié)構(gòu)的處理器可W共享共同的指令集。例如，Intel底處理器，例如，Imel飯CoreTM 處理器，W及位于加利福尼亞州桑尼維爾的先進微器件公司（AdvancedMicroDevices, Inc.)處理器實現(xiàn)x86指令集的幾乎相同的版本（帶有被添加到較新的版本中的某些擴 展），但是，具有不同的內(nèi)部設(shè)計。例如，ISA的相同寄存器架構(gòu)可W使用已知的技術(shù)，W不 同的微架構(gòu)，W不同的方式來實現(xiàn)，包括專用物理寄存器，使用寄存器重命名機制（例如， 寄存器別名表（RAT)，重新排序緩沖器（ROB)W及隱退寄存器組的使用，W及使用多個圖W 及寄存器的池）的一個或多個動態(tài)分配的物理寄存器。除非另作說明，短語"寄存器體系 結(jié)構(gòu)"、"寄存器組"，W及寄存器是指對軟件和/或編程器W及指令指定寄存器的方式可見 的東西。在需要特殊性的情況下，形容詞"邏輯、體系結(jié)構(gòu)，或軟件可見的"將用于表示寄存 器體系結(jié)構(gòu)中的寄存器/文件，而不同的形容詞將用于指定給定微型體系結(jié)構(gòu)中的寄存器 (例如，物理寄存器、重新排序緩沖器、隱退寄存器、或寄存器池）。
[0025]指令集包括一個或多個指令格式。給定指令格式定義各種字段（比特數(shù)、比特的 位置）W指定，其中要執(zhí)行的操作W及將對其進行操作的操作數(shù)。給定指令是使用給定指 令格式來一般性地表達的，并指定操作和操作數(shù)。指令流是特定指令序列，其中，序列中的 每一指令都是某一個指令格式出現(xiàn)的指令。
[0026] 科學(xué)、金融、自動向量化的通用，MS(識別、挖掘W及合成）/視覺和多媒體應(yīng)用程 序（例如，2D/3D圖形、圖像處理、視頻壓縮/解壓縮、語音識別算法和音頻操縱）常常需要 對大量的數(shù)據(jù)項執(zhí)行相同操作（被稱為"數(shù)據(jù)并行性"）。單指令多數(shù)據(jù)（SIMD)是指使處 理器對多個數(shù)據(jù)項執(zhí)行相同操作的一種指令。SIMD技術(shù)特別適于能夠在邏輯上將寄存器 中的比特分割為若干個固定大小的數(shù)據(jù)元素的處理器，每一個元素都表示單獨的值。例如， 64比特寄存器中的比特可W被指定為作為四個單獨的16比特數(shù)據(jù)元素來被操作的源操作 數(shù)，每一個數(shù)據(jù)元素都表示單獨的16比特值。作為另一個示例，256比特寄存器中的比特可 W被指定為四個單獨的64比特打包的數(shù)據(jù)元素（四字（曲大小的數(shù)據(jù)元素），八個單獨的 32比特打包的數(shù)據(jù)元素（雙字（D)大小的數(shù)據(jù)元素），十六單獨的16比特打包的數(shù)據(jù)元素 (一字（W)大小的數(shù)據(jù)元素），或Ξ十二個單獨的8比特數(shù)據(jù)元素（字節(jié)度）大小的數(shù)據(jù)元 素）來被操作的源操作數(shù)。運種類型的數(shù)據(jù)被稱為打包的數(shù)據(jù)類型或向量數(shù)據(jù)類型，運種 數(shù)據(jù)類型的操作數(shù)被稱為打包數(shù)據(jù)操作數(shù)或向量操作數(shù)。換言之，打包數(shù)據(jù)項或向量是指 打包數(shù)據(jù)元素的序列；而打包數(shù)據(jù)操作數(shù)或向量操作數(shù)是SIMD指令（或被稱為打包數(shù)據(jù)指 令或向量指令）的源或目的地操作數(shù)。
[0027] 作為示例，一種類型的SIMD指令指定要W垂直方式對兩個源向量操作數(shù)執(zhí)行的 單個向量運算，W利用相同數(shù)量的數(shù)據(jù)元素，W相同數(shù)據(jù)元素順序，生成相同大小的目的地 向量操作數(shù)（也稱為結(jié)果向量操作數(shù)）。源向量操作數(shù)中的數(shù)據(jù)元素被稱為源數(shù)據(jù)元素， 而目的地向量操作數(shù)中的數(shù)據(jù)元素被稱為目的地或結(jié)果數(shù)據(jù)元素。運些源向量操作數(shù)是相 同大小，并包含相同寬度的數(shù)據(jù)元素，如此，它們包含相同數(shù)量的數(shù)據(jù)元素。兩個源向量操 作數(shù)中的相同比特位置中的源數(shù)據(jù)元素形成成對的數(shù)據(jù)元素（也被稱為對應(yīng)的數(shù)據(jù)元素； 良P，每一源操作數(shù)的數(shù)據(jù)元素位置0處的數(shù)據(jù)元素對應(yīng)，每一源操作數(shù)的數(shù)據(jù)元素位置1處 的數(shù)據(jù)元素對應(yīng)，等等）。由該SIMD指令所指定的操作分別地對運些源數(shù)據(jù)元素對中的每 一對執(zhí)行，W生成匹配的數(shù)量的結(jié)果數(shù)據(jù)元素，如此，每一對源數(shù)據(jù)元素都具有對應(yīng)的結(jié)果 數(shù)據(jù)元素。由于操作是垂直的并且由于結(jié)果向量操作數(shù)大小相同，具有相同數(shù)量的數(shù)據(jù)元 素，并且結(jié)果數(shù)據(jù)元素與源向量操作數(shù)W相同數(shù)據(jù)元素順序來存儲，因此，結(jié)果數(shù)據(jù)元素與 源向量操作數(shù)中的它們的對應(yīng)的源數(shù)據(jù)元素對處于結(jié)果向量操作數(shù)的相同比特位置。除此 示例性類型的SIMD指令之外，還有各種其他類型的SIMD指令（例如，只有一個或具有兩個 W上的源向量操作數(shù)的；W水平方式操作的；生成不同大小的結(jié)果向量操作數(shù)的，具有不 同大小的數(shù)據(jù)元素的，和/或具有不同的數(shù)據(jù)元素順序的）。應(yīng)該理解，術(shù)語目的地向量操 作數(shù)摂（或目的地操作數(shù)）被定義為執(zhí)行由指令所指定的操作的直接結(jié)果，包括將該目的 地操作數(shù)存儲在某一位置（寄存器或在由該指令所指定的存儲器地址），W便它可W作為 源操作數(shù)由另一指令訪問（由另一指令指定該同一個位置）。
[0028]指令集體系結(jié)構(gòu)可包括指定向量運算并且具有從運些向量寄存器中選擇源寄存 器和/或目的地寄存器的至少某些SIMD指令（示例性SIMD指令可W指定要對向量寄存器 中的一個或多個的內(nèi)容執(zhí)行的向量運算，該向量運算的結(jié)果被存儲在向量寄存器中的一個 中）。本發(fā)明的不同的實施例可W具有不同大小的向量寄存器并支持多一些/少一些/不 同大小的數(shù)據(jù)元素。
[002引 由SIMD指令所指定的多比特數(shù)據(jù)元素的大小（例如，字節(jié)、字、雙字、四倍長字） 確定向量寄存器內(nèi)的"數(shù)據(jù)元素位置"的比特位置，而向量操作數(shù)的大小確定數(shù)據(jù)元素的數(shù) 量。打包的數(shù)據(jù)元素是指存儲在特定位置的數(shù)據(jù)。換言之，取決于目的地操作數(shù)中的數(shù)據(jù) 元素的大小和目的地操作數(shù)的大小（目的地操作數(shù)中的總比特數(shù)）（或換句話說，取決于目 的地操作數(shù)的大小和目的地操作數(shù)內(nèi)的數(shù)據(jù)元素的數(shù)量），所產(chǎn)生的向量操作數(shù)內(nèi)的多比 特數(shù)據(jù)元素位置的比特位置變化（例如，如果所產(chǎn)生的向量操作數(shù)的目的地是向量寄存器 (在此討論中，向量寄存器和打包的數(shù)據(jù)元素寄存器可互換地使用），那么，目的地向量寄 存器內(nèi)的多比特數(shù)據(jù)元素位置的比特位置會變化）。例如，多比特數(shù)據(jù)元素的比特位置在 對32比特數(shù)據(jù)元素（數(shù)據(jù)元素位置0占用比特位置31 : 0,數(shù)據(jù)元素位置1占用比特位置 63 : 32,依次類推）進行操作的向量運算和對64比特數(shù)據(jù)元素（數(shù)據(jù)元素位置0占用比 特位置63 : 0,數(shù)據(jù)元素位置1占用比特位置127 : 64,依次類推）進行操作的向量運算 之間是不同的?？紤]了 8比特字節(jié)度)、16比特字（W)、32比特雙字值）或單精度浮點，W 及64比特四倍字（曲或雙精度浮點的數(shù)據(jù)元素大小，雖然其他寬度也是可W的。
[0030] 示例性計算機架構(gòu)
[0031] 諸如此處所討論的那些之類的處理器，一般執(zhí)行對操作數(shù)進行操作（例如，相加、 移動，等等）的指令。處理器蹤跡允許處理器的活動的輸出（例如，用于查看）。例如，處理 器蹤跡可W捕捉有關(guān)每一硬件線程上的軟件執(zhí)行的信息（例如，使用專用硬件設(shè)施），W便 在執(zhí)行完成之后，用戶或軟件可W處理捕捉到的蹤跡數(shù)據(jù)和/或重構(gòu)準(zhǔn)確的程序流。
[0032] 捕捉到的處理器蹤跡可W被收集在分組中，例如，對于每一個執(zhí)行的指令，一個或 多個分組。處理器蹤跡（例如，數(shù)據(jù)集）可包括控制流蹤跡，該蹤跡在它們的分組中包括定 時和程序流信息（例如，分支目標(biāo)、采取/不采取分支指示）和程序產(chǎn)生的模式相關(guān)的信息 (例如，狀態(tài)轉(zhuǎn)換）。在被輸出之前，運些分組可W被緩存在內(nèi)部（例如，在處理器中）。處理 器蹤跡（例如，輸出的數(shù)據(jù)集）可W通過將它寫入到文件，例如，存儲器，和/或諸如聯(lián)合測 試行為組織-調(diào)試端口（JointTestActionGroup-Debug化；rt:JTAG-DF〇 之類的端口，來 輸出。處理器蹤跡在被抑制之前可W被緩存在內(nèi)部，然后，發(fā)送到文件，例如，發(fā)送到存儲器 和/或端口。在一個實施例中，處理器地址蹤跡被輸出到調(diào)試器或性能評測器（profiler)。 處理器蹤跡可包括數(shù)據(jù)值值V)蹤跡和/或數(shù)據(jù)地址蹤跡，諸如數(shù)據(jù)線性地址值LA)。處理 器蹤跡可包括數(shù)據(jù)值值V)蹤跡分組和/或數(shù)據(jù)地址蹤跡分組，諸如數(shù)據(jù)線性地址值LA)。 由程序的存儲器訪問（例如，讀取或?qū)懭耄┧a(chǎn)生的數(shù)據(jù)值和數(shù)據(jù)地址蹤跡（例如，分組） 可能會產(chǎn)生大地不合需要的處理器蹤跡輸出，例如，數(shù)據(jù)集。被指令訪問的數(shù)據(jù)地址可能會 產(chǎn)生處理器蹤跡的大地不合需要的地址蹤跡（例如，分組）。在一個實施例中，處理器蹤跡 (例如，包括DV和DLA分組的輸出的數(shù)據(jù)集）超過只包括控制流分組的處理器蹤跡輸出的 大?。ɡ?，W比特為單位）的六十Ξ倍。在生成分組之前可W進行抑制（例如，在分組中 根本不包括地址，蹤跡[例如，分組]被緩存或不被緩存在內(nèi)部）。
[003引圖1是示例性的計算機體系結(jié)構(gòu)100的框圖。本領(lǐng)域已知的對膝上型設(shè)備、臺式 機、手持PC、個人數(shù)字助理、工程工作站、服務(wù)器、網(wǎng)絡(luò)設(shè)備、網(wǎng)絡(luò)集線器、交換機、嵌入式處 理器、數(shù)字信號處理器值SP)、圖形設(shè)備、視頻游戲設(shè)備、機頂盒、微控制器、蜂窩電話、便攜 式媒體播放器、手持設(shè)備W及具有處理器的各種其他電子設(shè)備的其他系統(tǒng)設(shè)計和配置也適 用于被抑制的地址蹤跡。一般地，能夠包含本文中所公開的處理器和/或其他執(zhí)行邏輯的 多個系統(tǒng)和電子設(shè)備一般適用于被抑制的地址蹤跡。
[0034]系統(tǒng)100符合本發(fā)明的一個實施例。系統(tǒng)100包括一個或多個處理器110、115,運 些處理器禪合到控制器中樞120。在一個實施例中，控制器中樞120包括圖形存儲器控制 器中樞（GMCH) 190和輸入/輸出中樞（I0H) 150 (可W在單獨的忍片上）；GMCH190包括禪 合到存儲器140和協(xié)處理器145的存儲器和圖形控制器；I0H150將輸入/輸出（I/O)設(shè) 備160禪合到GMCH190。可另選地，存儲器和圖形控制器中的一個或兩者都集成在處理器 內(nèi)（如此處所描述的），存儲器140和協(xié)處理器145利用I0H150,直接禪合到單個忍片中 的處理器110W及控制器中樞120。
[0035]在圖1中利用虛線表示額外的處理器115的可任選的本質(zhì)。每一處理器110、 115都可包括處理核（110A)中的一個或多個，例如，如本文中所描述的，并且可W是處理器 1100的某一版本。
[003引存儲器140可W是例如動態(tài)隨機存取存儲器值RAM)、相變存儲器（PCM)或運兩者 的組合。對于至少一個實施例，控制器中樞120經(jīng)由諸如前端總線（FSB)之類的多分支總 線、諸如快速通道互連（QPI)之類的點對點接口、或者類似的連接195與處理器110、115進 行通信。
[0037] 在一個實施例中，協(xié)處理器145是專用處理器，諸如例如高吞吐量（許多集成的 核）MIC處理器、網(wǎng)絡(luò)或通信處理器、壓縮引擎、圖形處理器、GPGPU、或嵌入式處理器等等。 在一個實施例中，控制器中樞120可W包括集成圖形加速器。
[0038]就包括架構(gòu)、微架構(gòu)、熱的，功率消耗特征等等的一系列優(yōu)點的度量而言，在物理 資源110、115之間可能會有各種差異。
[0039] 在一個實施例中，處理器110執(zhí)行控制一般類型的數(shù)據(jù)處理操作的指令。協(xié)處理 器指令可嵌入在運些指令中。處理器110將運些協(xié)處理器指令識別為應(yīng)當(dāng)由附連的協(xié)處理 器145執(zhí)行的類型。因此，處理器110在協(xié)處理器總線或者其他互連上將運些協(xié)處理器指 令（或者表示協(xié)處理器指令的控制信號）發(fā)布到協(xié)處理器145。協(xié)處理器145接受并執(zhí)行 所接收的協(xié)處理器指令。
[0040] 處理器110包括硬件蹤跡生成