專利名稱：嵌入式計(jì)算機(jī)系統(tǒng)用的系統(tǒng)主板的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種計(jì)算機(jī)系統(tǒng)主板，尤其涉及應(yīng)用于航空、航天領(lǐng)域中的高性能、高可靠性的嵌入式計(jì)算機(jī)系統(tǒng)的系統(tǒng)主板。
背景技術(shù)：
Compact PCI技術(shù)是一種基于標(biāo)準(zhǔn)PCI總線的小巧而堅(jiān)固的高性能總線技術(shù)。1994年P(guān)ICMG(PCI Computer Manufacturer’s Group，PCI工業(yè)計(jì)算機(jī)制造商聯(lián)盟)提出了Compact PCI技術(shù)，它定義了更加堅(jiān)固耐用的PCI版本。在電氣、邏輯和軟件方面，它與PCI標(biāo)準(zhǔn)完全兼容。
Compact PCI板具有以下特點(diǎn)PCI局部總線標(biāo)準(zhǔn)的Eurocard尺寸(根據(jù)IEEE 1101.1機(jī)械標(biāo)準(zhǔn))HD(高密度)2mm引腳與插座連接器(IEC認(rèn)可，Bellcore)一、PCI局部總線PCI即外圍設(shè)備互聯(lián)之意，1992年由Intel發(fā)布，很快成為商業(yè)PC機(jī)總線標(biāo)準(zhǔn)。PCI是一種獨(dú)立于處理器的數(shù)據(jù)總線，不但性能良好而且價(jià)格便宜。PCI局部總線大意兩種數(shù)據(jù)寬度32位和64位，總線速度可達(dá)66MHZ，理論數(shù)據(jù)處理能力32位為264MB/S，64位為528MB/S。大多數(shù)計(jì)算機(jī)和操作系統(tǒng)都支持PCI。因?yàn)橛写罅恐С諴CI的產(chǎn)品，使得PCI產(chǎn)品既便宜又容易買到。擁有這些優(yōu)勢(shì)，PCI總線非常適合在高速計(jì)算和高速數(shù)據(jù)通訊領(lǐng)域中應(yīng)用。
二、歐式插卡機(jī)械結(jié)構(gòu)歐式插卡機(jī)械結(jié)構(gòu)是一種由VMEbus推廣的工業(yè)級(jí)包裝標(biāo)準(zhǔn)。有兩種歐式插卡規(guī)格3U和6U。3U Compact PCI卡尺寸為160mm×100mm，6U卡為160mm×233.35mm，其具體形狀如圖1所示。Compact PCI卡的前面板符合IEEE 1101.1和IEEE 1101.10標(biāo)準(zhǔn)，并且可以包含可選的EMC密封圈以降低電磁干擾。典型情況下前面板包含I/O接口，LED指示燈和開關(guān)。Compact PCI也支持IEEE 1101.11的后面板I/O。由于其易于維護(hù)的特性，后面板I/O在電信設(shè)備上用的非常普遍。由于所有的連線都連接在后部轉(zhuǎn)接板上，前面的Compact PCI插卡沒有任何連線，因此可以在更換板卡時(shí)無需重新連線。
三、針孔連接器Compact PCI使用符合IEC-1076國(guó)際標(biāo)準(zhǔn)高密度氣密式針孔連接器，其2mm的金屬針腳具有低感抗和阻抗，從而減少了高速PCI總線引起的信號(hào)反射，使Compact PCI系統(tǒng)在單總線段即可達(dá)到8個(gè)槽，Compact PCI定義了5種接口J1到J5，規(guī)范只定義了J1和J2的信號(hào)線管腳。3U Compact PCI板卡只有J1和J2兩個(gè)接口，6U板J1到J5都包括。J1和J2在3U和6U Compact PCI板卡上的定義是一樣的，因此3U和6U Compact PCI板卡在電氣上是可以互換的。
Compact PCI系統(tǒng)由一個(gè)或一個(gè)以上的Compact PCI段組成，每一個(gè)段包括1塊系統(tǒng)板(System Slot)和7塊外圍板(Peripheral Slot)，板與板中心的間距為20.32mm。系統(tǒng)板為所有該段內(nèi)的板提供仲裁、時(shí)鐘分配和復(fù)位功能。系統(tǒng)板負(fù)責(zé)執(zhí)行系統(tǒng)的初始化，管理每一個(gè)本地板的IDSEL信號(hào)。在物理上，系統(tǒng)板可以插在背板上的任何位置。為了簡(jiǎn)化問題，規(guī)范規(guī)定最左邊的槽位為系統(tǒng)板的插槽(從背板前面看)，具體的位置如圖2所示。系統(tǒng)中卡為垂直安裝，以確保適當(dāng)?shù)纳?。氣流均勻，散熱性好?br> Compact PCI總線具有良好的機(jī)械特性。它增強(qiáng)了PCI系統(tǒng)在電信或其他條件惡劣的工業(yè)環(huán)境中的可維護(hù)性和可靠性。Compact PCI板遵從Eurocard封裝標(biāo)準(zhǔn)，從而為PCI環(huán)境增加了工業(yè)級(jí)別的可靠性與可維護(hù)性。Eurocard特性包括大量可選的板卡特性(可有4096個(gè)組合)，如前端面板封擋、減少電磁干擾的EMC保護(hù)特性等。Compact PCI電路板采用IEC規(guī)格的2mm插針插接連接器，其插槽電路板可從機(jī)箱前面插入，I/O板可從機(jī)箱前面插入也可以從背面插入。Compact PCI的連接器本身是高低不同的針和槽式連接器。這些針槽連接器可提供更快的傳播速度，減少總線/連接器接口上的反射，降低噪音，可更好地匹配阻抗，并且提高了機(jī)械可靠性。這些針槽連接器、封擋機(jī)制等綜合在一起，為每一塊板與系統(tǒng)間的連接提供更好的支持和耐久性，維護(hù)、修理和升級(jí)等也都得到明顯的簡(jiǎn)化。
Compact PCI總線是以PCI電氣規(guī)范為標(biāo)準(zhǔn)的高性能工業(yè)用總線。Compact PCI總線易于擴(kuò)展，可同時(shí)支持多達(dá)256個(gè)的標(biāo)準(zhǔn)PCI總線設(shè)備。它可在每個(gè)子系統(tǒng)中支持8個(gè)插槽，加上橋接芯片后，Compact PCI可很容易地?cái)U(kuò)展支持到32個(gè)插槽。
基于以上Compact PCI總線技術(shù)的優(yōu)點(diǎn)，該總線結(jié)構(gòu)正逐漸取代原有的總線結(jié)構(gòu)，被廣泛應(yīng)用于工業(yè)控制等領(lǐng)域的計(jì)算機(jī)系統(tǒng)中。目前APCI5000系列嵌入式工業(yè)控制機(jī)采用了Compact PCI總線技術(shù)，底板只有一個(gè)系統(tǒng)槽，單CPU板，其性能得到了大大提高，但是對(duì)于系統(tǒng)可靠性和計(jì)算機(jī)性能都要求較高的領(lǐng)域，例如航空、航天領(lǐng)域，其可靠性和性能都有待提高。
同時(shí)，現(xiàn)代航天科技的高速發(fā)展，需要航天計(jì)算機(jī)的數(shù)據(jù)處理能力大幅度提高，而目前國(guó)內(nèi)使用的航天計(jì)算機(jī)還不能達(dá)到這樣的高要求，為此，基于高性能CPU的計(jì)算機(jī)主板的研究開發(fā)就顯得尤為必要。一個(gè)航天電子系統(tǒng)是一個(gè)典型的層次結(jié)構(gòu)，越向上層，對(duì)計(jì)算機(jī)的處理能力的要求越高，同時(shí)對(duì)可靠性的要求也越高，不同的功能塊對(duì)計(jì)算機(jī)的處理能力要求不相同，數(shù)據(jù)信息交換的量也不同。目前，我國(guó)的航天電子系統(tǒng)在中低處理能力計(jì)算機(jī)和中低速率數(shù)據(jù)聯(lián)網(wǎng)傳輸方面已有較成熟的技術(shù)儲(chǔ)備，而在高性能計(jì)算機(jī)和高速數(shù)據(jù)傳輸方面和國(guó)際先進(jìn)水平還有明顯的差距。
此外，衛(wèi)星或飛船系統(tǒng)一般提供給27V電源給載荷，而多數(shù)的集成電路芯片采用的電壓為5V、3.3V、2.5V等；同時(shí)，為了控制和監(jiān)測(cè)計(jì)算機(jī)系統(tǒng)的工作方式，使其更加有效地為航天工程服務(wù)，須采用的先進(jìn)合理控制邏輯和有效的監(jiān)測(cè)手段?，F(xiàn)有計(jì)算機(jī)系統(tǒng)的結(jié)構(gòu)和板卡的設(shè)計(jì)都需要進(jìn)一步的改進(jìn)。
實(shí)用新型內(nèi)容本實(shí)用新型所要解決的技術(shù)問題是提供一種嵌入式計(jì)算機(jī)系統(tǒng)用的系統(tǒng)主板，提高系統(tǒng)主板的系統(tǒng)性能、處理能力和可靠性，并配合嵌入式計(jì)算機(jī)雙系統(tǒng)的特點(diǎn)，進(jìn)一步增加所述計(jì)算機(jī)系統(tǒng)的性能、系統(tǒng)可靠性及穩(wěn)定性。
為了解決上述技術(shù)問題，本實(shí)用新型提供的嵌入式計(jì)算機(jī)系統(tǒng)用的系統(tǒng)主板，包括一中央處理器芯片和同步動(dòng)態(tài)隨機(jī)存儲(chǔ)芯片，還包括一啟動(dòng)芯片、一快閃存儲(chǔ)芯片及一現(xiàn)場(chǎng)可編程門陣列芯片，上述芯片之間通過數(shù)據(jù)總線和地址總線進(jìn)行通訊，在所述系統(tǒng)主板上還定義有X端口和X端口總線，X端口分別連接到系統(tǒng)主板外的雙串口芯片和備份啟動(dòng)芯片，系統(tǒng)主板與嵌入式計(jì)算機(jī)系統(tǒng)基于COMPACT PCI總線和X端口總線結(jié)構(gòu)連接。
在上述方案中，所述系統(tǒng)主板的中央處理器芯片的只讀存儲(chǔ)空間分為RCS0地址空間和RCS1地址空間兩部分，其中RSC0地址空間的一部分用作啟動(dòng)芯片的地址空間，一部分用作輸入/輸出端口使用，稱為X端口；RCS1空間被配置成快閃存儲(chǔ)地址空間，為分區(qū)結(jié)構(gòu)，用作存放用戶程序。
在上述方案中，通過現(xiàn)場(chǎng)可編程門陣列芯片的譯碼邏輯，X端口的部分空間被用作X端口片選、雙串口片選、PCI設(shè)備的復(fù)位、喂狗、中斷讀入及中斷隔離控制等輔助邏輯。
在上述方案中，SYSEN#信號(hào)被引入中央處理器芯片內(nèi)，控制中央處理器芯片的MAA1信號(hào)，當(dāng)MAA1為高，中央處理器芯片工作在主模式下，相應(yīng)的系統(tǒng)主板也工作在主模式下，當(dāng)MAA1為低，中央處理器芯片工作在從模式下，相應(yīng)的系統(tǒng)主板也工作在從模式下；SYSEN#信號(hào)同時(shí)被引入系統(tǒng)主板中的現(xiàn)場(chǎng)可編程門陣列芯片中，控制備份啟動(dòng)芯片的地址、數(shù)據(jù)總線，當(dāng)系統(tǒng)主板工作在主模式板時(shí)，備份啟動(dòng)芯片的地址、數(shù)據(jù)總線通，當(dāng)系統(tǒng)主板工作在從模式時(shí)，備份啟動(dòng)芯片的地址、數(shù)據(jù)總線為高阻態(tài)。
在上述方案中，所述現(xiàn)場(chǎng)可編程門陣列芯片完成輔助邏輯，包括對(duì)所述快閃存儲(chǔ)芯片、啟動(dòng)芯片、X端口地址、控制總線的驅(qū)動(dòng)；同時(shí)所述啟動(dòng)芯片和X端口為+5V芯片，所述系統(tǒng)主板利用現(xiàn)場(chǎng)可編程門陣列芯片的5V Tolerance特性實(shí)現(xiàn)+3.3V的LVTTL電平同+5V的HCMOS電平的轉(zhuǎn)換；且所述系統(tǒng)主板的啟動(dòng)引導(dǎo)程序在系統(tǒng)主板外的板卡上有冗余備份，主、備份引導(dǎo)程序占用相同的物理空間，現(xiàn)場(chǎng)可編程門陣列芯片根據(jù)控制邏輯，保證只有工作在主模式下的系統(tǒng)主板使用X端口功能，也只有處于主模式下的系統(tǒng)主板可使用備份引導(dǎo)程序。
在上述方案中，BOOTSEL信號(hào)被引入現(xiàn)場(chǎng)可編程門陣列芯片中，通過所述現(xiàn)場(chǎng)可編程門陣列芯片內(nèi)的邏輯開關(guān)，控制啟動(dòng)的方式，當(dāng)BOOTSEL信號(hào)為低時(shí)，所述啟動(dòng)芯片的地址、數(shù)據(jù)總線被開啟，所述備份啟動(dòng)芯片的地址、數(shù)據(jù)總線被隔離；同樣當(dāng)BOOTSEL信號(hào)為高時(shí)，備份啟動(dòng)芯片的地址、數(shù)據(jù)總線被開啟，啟動(dòng)芯片的地址、數(shù)據(jù)總線被隔離。
在上述方案中，輸入SYSEN#信號(hào)為低時(shí)，輸入BOOTSEL信號(hào)為低，系統(tǒng)從位于工作在主模式下的系統(tǒng)主板上的啟動(dòng)芯片啟動(dòng)，BOOTSEL信號(hào)為高，系統(tǒng)從位于外部接口上的備份啟動(dòng)芯片啟動(dòng)；當(dāng)輸入SYSEN#信號(hào)為高時(shí)，系統(tǒng)只能從位于工作在主模式下的系統(tǒng)主板上的啟動(dòng)芯片啟動(dòng)。
在上述方案中，除所述喂狗外的信號(hào)當(dāng)SYSEN#信號(hào)為低時(shí)有效，當(dāng)SYSEN#信號(hào)為高時(shí)被隔離，從而保證工作在主模式下的系統(tǒng)主板對(duì)系統(tǒng)資源的控制。
在上述方案中，所述中央處理器芯片的隨機(jī)存儲(chǔ)空間為64M地址空間，數(shù)據(jù)寬度為64位+8位ECC校驗(yàn)，中央處理器芯片的數(shù)據(jù)總線直接和同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器芯片的數(shù)據(jù)總線連接，地址總線須經(jīng)過10Ω電阻排后和同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器(SDRAM)的地址總線連接，通過配置引腳可以選擇SDRAM的工作頻率。
在上述方案中，所述CPU板上有一塊1553B總線接口芯片，此接口芯片和所述中央處理器芯片的連接是通過PCI總線，在芯片內(nèi)部集成有PCI橋，將PCI信號(hào)轉(zhuǎn)換為本地信號(hào)，然后通過1553B總線，主板和外部系統(tǒng)就可以進(jìn)行通訊，只要提供電源，所述系統(tǒng)主板通過1553B總線和外部設(shè)備進(jìn)行通訊，成為一個(gè)單板計(jì)算機(jī)。
在上述方案中，所述系統(tǒng)主板采用了MPC8240系列CPU作為中央處理器芯片。
在上述方案中，所述系統(tǒng)主板滿足COMPACT PCI 3U標(biāo)準(zhǔn)或COMPACT PCI 6U標(biāo)準(zhǔn)。
綜上所述，本實(shí)用新型提供的嵌入式計(jì)算機(jī)系統(tǒng)用的系統(tǒng)主板，是根據(jù)嵌入式計(jì)算機(jī)系統(tǒng)雙系統(tǒng)、雙啟動(dòng)的特點(diǎn)設(shè)計(jì)的，通過X端口總線和PCI總線與整個(gè)計(jì)算機(jī)系統(tǒng)通訊，且通過X端口和X端口總線連接計(jì)算機(jī)系統(tǒng)中的電源/控制板上的備份啟動(dòng)芯片，通過引入的SYSEN#信號(hào)的高低，控制所述系統(tǒng)主板的主從工作模式，并引入BOOTSEL信號(hào)，從而實(shí)現(xiàn)所述系統(tǒng)的雙啟動(dòng)。由此，本實(shí)用新型提供的高性能計(jì)算機(jī)系統(tǒng)主板，功能強(qiáng)大，處理能力強(qiáng)，體積較小，功耗適中，且可靠性高。適用于航空航天等領(lǐng)域，特別適合對(duì)處理能力要求較高的項(xiàng)目。


圖1為本實(shí)用新型實(shí)施例的系統(tǒng)主板原理圖；圖2為本實(shí)用新型實(shí)施例的系統(tǒng)主板中現(xiàn)場(chǎng)可編程門陣列芯片控制雙啟動(dòng)邏輯圖；圖3為本實(shí)用新型實(shí)施例的系統(tǒng)主板中X端口地址空間分配圖；圖面說明系統(tǒng)主板——30；CPU芯片——31；同步動(dòng)態(tài)隨機(jī)存儲(chǔ)芯片(SDRAM)——32；啟動(dòng)芯片(BOOTROM芯片)——33；快閃存儲(chǔ)芯片(FLASHDISK)——34；現(xiàn)場(chǎng)可編程門陣列芯片(FPGA芯片)——35；PCI-1553B接口芯片——36；復(fù)位及看門狗電路——37；10歐姆電阻——38。
具體實(shí)施方式
以下結(jié)合附圖和具體實(shí)施例詳細(xì)說明本實(shí)用新型的技術(shù)方案。
如圖1所示，系統(tǒng)主板(CPU板)30遵循Compact PCI 3U標(biāo)準(zhǔn)，尺寸為160mm×100mm，具有J1和J2兩插件接口。該系統(tǒng)主板30包括CPU芯片31、同步動(dòng)態(tài)隨機(jī)存儲(chǔ)芯片(SDRAM)32、啟動(dòng)芯片(BOOTROM芯片)33、快閃存儲(chǔ)芯片(FLASHDISK)34、現(xiàn)場(chǎng)可編程門陣列芯片(FPGA芯片)35、PCI-1553B接口芯片36、復(fù)位及看門狗電路37、10歐姆電阻38、X端口(PORTX)(未示出)、數(shù)據(jù)總線、地址總線、PCI總線及X端口總線(PORTX總線)等。系統(tǒng)主板和整個(gè)計(jì)算機(jī)系統(tǒng)的連接是基于Compact PCI總線和PORTX總線結(jié)構(gòu)的。
在上述CPU板中CPU芯片31采用MPC8240，MPC8240是MOTOROLA公司生產(chǎn)的高性能片上系統(tǒng)，內(nèi)部集成32位超標(biāo)量PowerPC 603e處理器內(nèi)核、內(nèi)存控制器(支持ECC功能)、PCI總線控制器、DMA控制器、可編程中斷控制器等，運(yùn)行時(shí)鐘可達(dá)到250M赫茲，處理能力可達(dá)到250MIPS。
CPU芯片31的ROM空間分為兩部分，RCS0地址空間和RCS1地址空間，在設(shè)計(jì)中RCS0空間被配置成8位數(shù)據(jù)寬度、1M地址空間，用作系統(tǒng)啟動(dòng)的BOOTROM，RCS1空間被配置成64位數(shù)據(jù)寬度、8M地址空間，用作存放用戶程序，其結(jié)構(gòu)被配置成類似電子硬盤的分區(qū)結(jié)構(gòu)，在本系統(tǒng)中稱為FLASHDISK。
其中，CPU芯片31的RCS0地址空間既可為存儲(chǔ)設(shè)備使用又可為非存儲(chǔ)設(shè)備使用，即可以作為通用I/O端口使用，稱為X端口(PORTX)39，在本設(shè)計(jì)中，通過FPGA，將RCS0地址空間的部分地址用做PORTX使用，雙串口和備份BOOTROM均連接在PORTX總線上，同時(shí)PORTX的部分空間被用作PCI設(shè)備的復(fù)位、喂狗、中斷讀入、中斷隔離控制等輔助邏輯。
如圖3所示，在FPGA芯片35中，通過譯碼邏輯，將RCS0地址空間進(jìn)行了重新劃分，除高1M空間為引導(dǎo)程序(BOOTROM)區(qū)外，其余的1M空間被劃分為PORTX備用片選1、2，中斷隔離控制，PCI設(shè)備復(fù)位控制，雙串口片選，外部中斷讀入，喂狗等。除喂狗外，其余的信號(hào)當(dāng)SYSEN為低電平時(shí)有效，當(dāng)SYSEN為高電平時(shí)被隔離。這樣就可以保證作為主設(shè)備的CPU板對(duì)系統(tǒng)資源的控制。
掛接到RCS1地址空間的FLASHDISK被配置成類似硬盤的文件分區(qū)系統(tǒng)，多個(gè)用戶程序可以存放到其中，可以通過命令激活某個(gè)應(yīng)用程序，從而執(zhí)行相應(yīng)的任務(wù)。
CPU芯片31的RAM空間為64M地址空間，數(shù)據(jù)寬度為64位+8位ECC校驗(yàn)，使用了1片5合1同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器(SDRAM)，CPU的數(shù)據(jù)總線直接和同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器(SDRAM)芯片32的數(shù)據(jù)總線連接，地址總線須經(jīng)過10Ω電阻排后和同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器(SDRAM)的地址總線連接。通過配置引腳可以選擇同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器(SDRAM)芯片32的工作頻率，在本設(shè)計(jì)中，同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器(SDRAM)可工作在100MHZ頻率下，此時(shí)CPU芯片31工作頻率為200MHZ。
如圖1所示，在CPU板上的1553B接口芯片36和CPU芯片31通過PCI總線連接，在1553B接口芯片36內(nèi)部集成有PCI橋，將PCI信號(hào)轉(zhuǎn)換為L(zhǎng)OCAL信號(hào)，1553B總線由1553B總線A和1553B總線B組成，通過1553B總線接口CPU板就可以和外部系統(tǒng)進(jìn)行通訊。
只要給上述CPU板30提供電源，此高性能主板就可以通過1553B總線和外部設(shè)備進(jìn)行通訊，成為一個(gè)單板計(jì)算機(jī)。
綜上所述，所述FPGA完成輔助邏輯，包括對(duì)FLASHDISK、BOOTROM芯片、PORTX地址、控制總線的驅(qū)動(dòng)，完成對(duì)BOOTROM芯片和PORTX數(shù)據(jù)總線的驅(qū)動(dòng)。
同時(shí)由于BOOTROM芯片和PORTX均為+5V芯片，本系統(tǒng)利用FPGA的5V Tolerance特性實(shí)現(xiàn)+3.3V的LVTTL電平同+5V的HCMOS電平的轉(zhuǎn)換。
另外，由于本系統(tǒng)的BOOTROM在電源板上有冗余備份，主、備份BOOTROM占用相同的物理空間，F(xiàn)PGA根據(jù)電源板上的控制邏輯，保證只有處于主份狀態(tài)的CPU板才可使用PORTX接口功能，也只有處于主份狀態(tài)的CPU板才可使用備份BOOTROM。
如圖2所示，SYSEN#信號(hào)通過底板傳入CPU板，SYSEN#控制CPU的MAA1信號(hào)，當(dāng)MAA1信號(hào)為高，CPU工作在主模式(HOST)，當(dāng)MAA1信號(hào)為低，CPU工作在從模式(AGENT)。同樣SYSEN#信號(hào)被引入FPGA，控制備份啟動(dòng)芯片(BOOTROMBAK芯片)的地址數(shù)據(jù)總線，當(dāng)設(shè)備為HOST時(shí)，BOOTROMBAK芯片地址數(shù)據(jù)總線通，當(dāng)設(shè)備為AGENT時(shí)BOOTROMBAK地址數(shù)據(jù)總線為高阻態(tài)，即當(dāng)設(shè)備為HOST時(shí)，既可采用BOOTROM芯片上的引導(dǎo)程序(BOOTROM)啟動(dòng)，也可采用BOOTROMBAK芯片上的備份引導(dǎo)程序(BOOTROMBAK)啟動(dòng)；當(dāng)設(shè)備為AGENT時(shí)，只能采用BOOTROM芯片上的BOOTROM啟動(dòng)。
如圖2所示，BOOTSEL信號(hào)被引入FPGA中，通過FPGA中的邏輯開關(guān)，控制啟動(dòng)的方式，當(dāng)BOOTSEL信號(hào)為低時(shí)，BOOTROM芯片的地址、數(shù)據(jù)總線被開啟，BOOTROMBAK芯片的地址、數(shù)據(jù)總線被隔離；同樣當(dāng)BOOTSEL信號(hào)為高時(shí)，BOOTROMBAK芯片的地址、數(shù)據(jù)總線被開啟，BOOTROM芯片的地址、數(shù)據(jù)總線被隔離。
由上可知，上述系統(tǒng)中雙啟動(dòng)的實(shí)現(xiàn)是通過位于CPU板上的FPGA芯片35來控制完成，當(dāng)外部控制命令SYSEN#信號(hào)為低時(shí)(此時(shí)，該CPU板為主設(shè)備)，外部控制命令BOOTSEL信號(hào)為低，系統(tǒng)從位于該CPU板上的BOOTROM啟動(dòng)，BOOTSEL信號(hào)為高，系統(tǒng)通過PORTX從位于外部接口上的備份啟動(dòng)芯片(BOOTROMBAK芯片)啟動(dòng)，BOOTROMBAK芯片來自于電源/控制接口板；當(dāng)外部控制命令SYSEN#信號(hào)為高時(shí)(此時(shí)，該CPU板為從設(shè)備)，系統(tǒng)只能從位于該CPU板上的BOOTROM啟動(dòng)。以下為啟動(dòng)的過程1、系統(tǒng)主板插入系統(tǒng)插槽中，輸入的SYSEN#信號(hào)為低1)外部控制命令BOOTSEL信號(hào)為低，該系統(tǒng)主板為主設(shè)備(HOST)，并且從啟動(dòng)芯片(BOOTROM芯片)啟動(dòng)；啟動(dòng)完成，在超級(jí)終端打印出“系統(tǒng)從本地啟動(dòng)芯片(BOOTROM芯片)啟動(dòng)，HOST為該系統(tǒng)主板”；2)外部控制命令BOOTSEL信號(hào)為高，該系統(tǒng)主板為主設(shè)備(HOST)，并且從備份啟動(dòng)芯片(BOOTROMBAK芯片)啟動(dòng)，啟動(dòng)完成，在超級(jí)終端打印出“系統(tǒng)從備份啟動(dòng)芯片(BOOTROMBAK芯片)啟動(dòng)，HOST為該系統(tǒng)主板”。
2、上述系統(tǒng)主板插槽輸入的SYSEN#信號(hào)為高時(shí)系統(tǒng)主板只能從BOOTROM芯片啟動(dòng)，并且不能使用PORTX上的雙串口，超級(jí)終端無打印信息。
此外，本實(shí)用新型的技術(shù)方案同樣可應(yīng)用于Compact PCI 6U標(biāo)準(zhǔn)下，只是板卡的尺寸發(fā)生變化。
權(quán)利要求1.一種嵌入式計(jì)算機(jī)系統(tǒng)用的系統(tǒng)主板，包括一中央處理器芯片和同步動(dòng)態(tài)隨機(jī)存儲(chǔ)芯片，其特征在于還包括一啟動(dòng)芯片、一快閃存儲(chǔ)芯片及一現(xiàn)場(chǎng)可編程門陣列芯片，上述芯片之間通過數(shù)據(jù)總線和地址總線進(jìn)行通訊，在所述系統(tǒng)主板上還定義有X端口和X端口總線，X端口分別連接到系統(tǒng)主板外的雙串口芯片和備份啟動(dòng)芯片，系統(tǒng)主板與嵌入式計(jì)算機(jī)系統(tǒng)基于COMPACT PCI總線和X端口總線結(jié)構(gòu)連接。
2.如權(quán)利要求1所述的嵌入式計(jì)算機(jī)系統(tǒng)用的系統(tǒng)主板，其特征在于所述系統(tǒng)主板的中央處理器芯片的只讀存儲(chǔ)空間分為RCSO地址空間和RCS1地址空間兩部分，其中RSCO地址空間的一部分用作啟動(dòng)芯片的地址空間，一部分用作輸入/輸出端口使用，稱為X端口；RCS1空間被配置成快閃存儲(chǔ)地址空間，為分區(qū)結(jié)構(gòu)，用作存放用戶程序。
3.如權(quán)利要求2所述的嵌入式計(jì)算機(jī)系統(tǒng)用的系統(tǒng)主板，其特征在于通過現(xiàn)場(chǎng)可編程門陣列芯片的譯碼邏輯，X端口的部分空間被用作X端口片選、雙串口片選、PCI設(shè)備的復(fù)位、喂狗、中斷讀入及中斷隔離控制等輔助邏輯。
4.如權(quán)利要求1所述的嵌入式計(jì)算機(jī)系統(tǒng)用的系統(tǒng)主板，其特征在于，還包括一SYSEN#信號(hào)被引入中央處理器芯片內(nèi)，控制中央處理器芯片的MAA1信號(hào)，當(dāng)MAA1為高，中央處理器芯片工作在主模式下，相應(yīng)的系統(tǒng)主板也工作在主模式下，當(dāng)MAA1為低，中央處理器芯片工作在從模式下，相應(yīng)的系統(tǒng)主板也工作在從模式下；SYSEN#信號(hào)同時(shí)被引入系統(tǒng)主板中的現(xiàn)場(chǎng)可編程門陣列芯片中，控制備份啟動(dòng)芯片的地址、數(shù)據(jù)總線，當(dāng)系統(tǒng)主板工作在主模式板時(shí)，備份啟動(dòng)芯片的地址、數(shù)據(jù)總線通，當(dāng)系統(tǒng)主板工作在從模式時(shí)，備份啟動(dòng)芯片的地址、數(shù)據(jù)總線為高阻態(tài)。
5.如權(quán)利要求1、4所述的嵌入式計(jì)算機(jī)系統(tǒng)用的系統(tǒng)主板，其特征在于所述現(xiàn)場(chǎng)可編程門陣列芯片完成輔助邏輯，包括對(duì)所述快閃存儲(chǔ)芯片、啟動(dòng)芯片、X端口地址、控制總線的驅(qū)動(dòng)；同時(shí)所述啟動(dòng)芯片和X端口為+5V芯片，所述系統(tǒng)主板利用現(xiàn)場(chǎng)可編程門陣列芯片的5V Tolerance特性實(shí)現(xiàn)+3.3V的LVTTL電平同+5V的HCMOS電平的轉(zhuǎn)換；且所述系統(tǒng)主板的啟動(dòng)引導(dǎo)程序在系統(tǒng)主板外的板卡上有冗余備份，主、備份引導(dǎo)程序占用相同的物理空間，現(xiàn)場(chǎng)可編程門陣列芯片根據(jù)控制邏輯，保證只有工作在主模式下的系統(tǒng)主板使用X端口功能，也只有處于主模式下的系統(tǒng)主板可使用備份引導(dǎo)程序。
6.如權(quán)利要求1所述的嵌入式計(jì)算機(jī)系統(tǒng)用的系統(tǒng)主板，其特征在于，所述中央處理器芯片的隨機(jī)存儲(chǔ)空間為64M地址空間，數(shù)據(jù)寬度為64位+8位ECC校驗(yàn)，中央處理器芯片的數(shù)據(jù)總線直接和同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器芯片的數(shù)據(jù)總線連接，地址總線須經(jīng)過10Ω電阻排后和同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器(SDRAM)的地址總線連接，通過配置引腳可以選擇SDRAM的工作頻率。
7.如權(quán)利要求1所述的嵌入式計(jì)算機(jī)系統(tǒng)用的系統(tǒng)主板，其特征在于，所述CPU板上有一塊1553B總線接口芯片，此接口芯片和所述中央處理器芯片的連接是通過PCI總線，在芯片內(nèi)部集成有PCI橋，將PCI信號(hào)轉(zhuǎn)換為本地信號(hào)，然后通過1553B總線，主板和外部系統(tǒng)就可以進(jìn)行通訊，只要提供電源，所述系統(tǒng)主板通過1553B總線和外部設(shè)備進(jìn)行通訊，成為一個(gè)單板計(jì)算機(jī)。
8.如權(quán)利要求1所述的嵌入式計(jì)算機(jī)系統(tǒng)用的系統(tǒng)主板，其特征在于所述系統(tǒng)主板采用了MPC8240系列CPU作為中央處理器芯片。
9.如權(quán)利要求1所述的嵌入式計(jì)算機(jī)系統(tǒng)用的系統(tǒng)主板，其特征在于，所述系統(tǒng)主板滿足COMPACT PCI 3U標(biāo)準(zhǔn)或COMPACT PCI 6U標(biāo)準(zhǔn)。
專利摘要本實(shí)用新型涉及一種嵌入式計(jì)算機(jī)系統(tǒng)用的系統(tǒng)主板，包括一中央處理器芯片、一同步動(dòng)態(tài)隨機(jī)存儲(chǔ)芯片、一啟動(dòng)芯片、一快閃存儲(chǔ)芯片及一現(xiàn)場(chǎng)可編程門陣列芯片等，各個(gè)芯片之間通過數(shù)據(jù)總線和地址總線進(jìn)行通訊，在系統(tǒng)主板上還定義有X端口和X端口總線，X端口總線分別連接到系統(tǒng)主板外的雙串口和備份啟動(dòng)芯片，且系統(tǒng)主板與嵌入式計(jì)算機(jī)系統(tǒng)的連接是基于COMPACT PCI總線和X端口總線結(jié)構(gòu)。本實(shí)用新型提供的高性能計(jì)算機(jī)主板，功能強(qiáng)大，處理能力強(qiáng)，體積較小，功耗適中。適用于航空航天等領(lǐng)域，特別適合對(duì)處理能力要求較高的項(xiàng)目。
文檔編號(hào)G06F1/16GK2662316SQ20032012219
公開日2004年12月8日 申請(qǐng)日期2003年11月28日 優(yōu)先權(quán)日2003年11月28日
發(fā)明者安軍社, 李揚(yáng), 劉艷秋, 孫輝先, 陳曉敏, 張健, 辛敏成 申請(qǐng)人:中國(guó)科學(xué)院空間科學(xué)與應(yīng)用研究中心