本發(fā)明屬于模擬集成電路技術領域，涉及一種基于神經(jīng)網(wǎng)絡的帶隙基準電路。

背景技術：

基準電壓源作為ic設計中重要的單元電路之一，已經(jīng)廣泛應用于各種模擬集成電路、數(shù)字集成電路以及數(shù)?；旌霞呻娐分?，如a/d、d/a轉換器、ldo線性穩(wěn)壓器和鎖相環(huán)(pll)等系統(tǒng)。隨著半導體產(chǎn)業(yè)的迅速發(fā)展以及便攜式電子產(chǎn)品(例如手機、可穿戴電子設備等)的廣泛應用，其對待機時消耗極低功耗的需求越來越強烈，功耗的大小極大地影響著電子產(chǎn)品使用的時長。基準電壓源作為電源產(chǎn)品的一個重要組成模塊，對整體系統(tǒng)的功耗和精度有著很大影響。由widlar和brokaw提出的傳統(tǒng)帶隙基準電路利用雙極晶體管的基極-發(fā)射極電壓具有負溫度特性，而兩個雙極晶體管工作在不同電流密度下，其基極-發(fā)射極電壓差具有正溫度特性，對兩者進行相互補償，從而實現(xiàn)零溫度系數(shù)。然而這種方法存在以下問題：

1、由于運放的引入，使得運放的穩(wěn)定性對電路產(chǎn)生影響，而且為了使電路正常工作，運放消耗的電壓和電流一般較大，難以實現(xiàn)低功耗；

2、電路需要電阻，電阻的阻值容易受溫度影響，而且電阻需要消耗較大的電流以及面積，功耗難以降低；

3、為了讓電路輸出“帶隙電壓”，電源電壓無法降低到1.2v以下，限制了基準電路的功耗。

近些年也提出了許多非“帶隙”技術，這些技術一般采用閾值電壓vth和熱電壓vt相互補償?shù)募夹g；但是采用這些技術的很多電路依然需要引入電阻，從而無法實現(xiàn)低功耗、小面積和高溫度系數(shù)，并且psrr性能有待提高。

可見，上述各種因素限制了基準電壓源的各方面性能，有待改進。

技術實現(xiàn)要素：

針對上述存在問題或不足，為解決現(xiàn)有基準電壓源存在的功耗高、面積大、溫度特性和psrr性能不高的缺點，本發(fā)明提供了一種基于神經(jīng)網(wǎng)絡的帶隙基準電路。該帶隙基準電路不需要額外的偏置電路，最低可工作在0.8v的電源電壓下，在消耗低功耗的同時能提供很好的溫度特性以及psrr性能。

一種基于神經(jīng)網(wǎng)絡的帶隙基準電路，由啟動電路、自偏置及分壓電路、正溫度系數(shù)(proportionaltoabsolutetemperature，ptat)電壓產(chǎn)生電路、高階溫度補償電路、溫度補償控制模塊和psrr增強電路組成。

所述啟動電路與自偏置及分壓電路相連，其作用是在上電后使基準電路脫離0簡并點并使基準電路工作在設計的直流工作點上。

所述自偏置及分壓電路包括1個雙極晶體管q1、4個n型mos管和4個p型mos管。4個n型mos管分別為mn1、mn2、mn3、mn4；4個p型mos管，分別為mp1、mp2、mp3、mp4；q1的基極和集電極都接地電位，q1的發(fā)射極與mn4的柵、mp1的漏和ms2、ms3的柵相接；mn1的柵和漏相接同時接mn2的源，mn1的源和襯底相接同時接地電位；mn2的柵和漏相接同時接mn3的源；mn3的柵和漏相接同時接mn4的源；mp2的柵和漏相接同時接mn4的漏和mp1、mp7、mp11、mp15、mp17的柵；mp1、mp2的源分別和mp3、mp4的漏相接；mp1、mp2、mp3、mp4的襯底都和各自的源相接，mn1、mn2、mn3、mn4的襯底都和各自的源相接，以消除襯偏效應。

自偏置及分壓電路與啟動電路、高階溫度補償電路和ptat電壓產(chǎn)生電路相連，用于產(chǎn)生偏置電流為本級以及后級電路提供偏置，并對負溫度系數(shù)(complementarytoabsolutetemperature，ctat)的q1的基極-發(fā)射極電壓vbe進行分壓得到分壓后的電壓v’be；mp1、mp2、mp3、mp4構成共源共柵電流鏡，能夠抑制電源的波動，提高基準的psrr性能。

所述ptat電壓產(chǎn)生電路包括6個n型mos管和13個p型mos管。6個n型mos管分別為mn5、mn6、mn7、mn8、mn9和mn10，13個p型mos管，分別為mp5、mp6、mp7、mp8、mp9、mp10、mp11、mp12、mp13、mp14、mp15、mp16和mp22。mn5的柵和漏相接同時接mn6的柵、mp5的漏；mn5、mn6、mn7、mn8、mn9、mn10的源都接地電位；mp5的柵接mn1的漏、mp5的源和mp6的源相接同時接mp7的漏，mp6的柵和漏相接同時接mp9的柵，mp7的源和mp8的漏相接，mn7的柵和漏相接同時接mn8的柵、mp9的漏，mp9的源和mp10的源相接同時接mp11的漏，mp10的柵和漏相接同時接mp13的柵，mp11的源和mp12的漏相接，mn9的柵和漏相接同時接mn10的柵、mp13的漏，mp13的源和mp14的源相接同時接mp15的漏，mp14的柵和漏相接同時接基準輸出電壓vref和mp22的柵，mp15的源和mp16的漏相接，mp22的源和漏接地電位，mn5、mn6、mn7、mn8、mn9、mn10、mp5、mp6、mp7、mp8、mp9、mp10、mp11、mp12、mp13、mp14、mp15、mp16和mp22的襯底均與各自的源相接，以消除襯偏效應。

ptat電壓產(chǎn)生電路與自偏置及分壓電路、psrr增強電路相連，用于產(chǎn)生正溫度系數(shù)的電壓并與前級產(chǎn)生的ctat電壓疊加，使輸出電壓vref具有零溫度系數(shù)。

所述ptat電壓產(chǎn)生電路中的mn5和mn6、mn7和mn8、mn9和mn10構成電流鏡，分別確定每一支路的電流比例關系，其中mn5、mn7、mn9的寬長比分別依次對應為mn6、mn8、mn10的寬長比的n倍，n＞1，使得流過mp5、mp9、mp13的電流分別依次對應為流過mp6、mp10、mp14電流的n倍，從而使得ptat產(chǎn)生電路通過較少的級聯(lián)就可以得到零溫度系數(shù)的vref。mp7和mp8、mp11和mp12以及mp15和mp16分別構成共源共柵電流源，從前級偏置電路鏡像電流并為本級電路提供偏置，共源共柵結構可以很好的抑制電源的波動，從而提高電路的psrr性能，mp5和mp6、mp9和mp10以及mp13和mp14的柵源電壓之差具有正溫度特性，通過正溫度特性的電路與負溫度特性電路的疊加，可以得到零溫度特性的輸出電壓vref：

其中，vbgr表示硅的帶隙電壓，ln表示以自然數(shù)e為底數(shù)的對數(shù)，γ表示雙極型晶體管的基極-發(fā)射極電壓vbe的溫度系數(shù)，kb表示boltzmann常數(shù)，t表示絕對溫度，q表示單位電荷的電荷量，η表示亞閾值斜率因子，k5、k6、k9、k10、k13、k14分別是mp5、mp6、mp9、mp10、mp13、mp14的寬長比，v’be表示對q1的基極-發(fā)射極電壓vbe進行分壓得到的分壓后電壓，vgg，1、vgg，2、vgg，4分別是mp5和mp6、mp9和mp10、mp13和mp14的柵源電壓之差，mp22構成mos電容，可以濾除高頻電源波動，從而改善基準輸出電壓的psrr性能。

所述高階溫度補償電路包括1個n型mos管mc1和3個p型mos管。3個p型mos管分別為mc2、mc3和mc4；mc1的柵接mn3的柵，mc1的源接地，漏接mc2的漏和柵；mc2和mc3的柵相接，同時接mc1的漏；mc2、mc3、mc4的源都接mp3的源；mc3的漏接mc4的柵和源，同時接mp1的漏；mc1的襯底接地，mc2、mc3、mc4的襯底都接各自的源。

高階溫度補償電路與自偏置及分壓電路、溫度補償控制模塊相連，由低溫補償電路和高溫補償電路構成，分別用于在低溫和高溫下對基準電壓進行高階分段溫度補償，從而在整個溫度范圍內改善基準電壓的溫度特性；

所述高階溫度補償電路中，mc1、mc4的柵極都由神經(jīng)網(wǎng)絡產(chǎn)生的控制電壓控制，神經(jīng)網(wǎng)絡通過訓練在不同的溫度下產(chǎn)生目標控制電壓，以控制mc1、mc4產(chǎn)生的補償電流大小，從而分別在低溫和高溫下減小基準輸出電壓隨溫度的變化，改善基準輸出電壓的溫度特性。

所述溫度補償控制模塊由人工神經(jīng)網(wǎng)絡和溫度傳感器構成，與高階溫度補償電路與基準輸出相連。溫度傳感器用于探測并傳輸基準電路的溫度數(shù)據(jù)；人工神經(jīng)網(wǎng)絡為前饋網(wǎng)絡，其輸出端接高階溫度補償電路，作用是對輸入數(shù)據(jù)按照預期做出非線性響應，產(chǎn)生高階溫度補償電路所需要的控制電壓，即目標控制電壓；

所述psrr增強電路包括2個n型mos管和5個p型mos管。2個n型mos管分別為mn11和mn12；5個p型mos管，分別為mp17、mp18、mp19、mp20和mp21。mn11的柵和漏相接，同時接mp17的漏、mn12的柵；mn11、mn12的源都接地電位；mn12的漏接mp19的漏和mp12的柵，mp17的源接mp18的漏，mp19和mp20的柵相接同時與mn4的柵相接，mp19的源和mp20的漏相接，mp20的源和mp21的漏相接，mp21的源接vdd電位，mn11、mn12、mp17、mp18、mp19、mp20和mp21的襯底均與各自的源相接，以消除襯偏效應。

psrr增強電路用于提高基準電路的psrr特性，使輸出電壓vref不受電源電壓波動的影響。

所述psrr增強電路中mp17、mp18構成共源共柵電流源，給該電路提供偏置，mn11、mn12構成電流鏡，mp19、mp20、mp21構成負反饋結構，當vdd變化導致mp21漏電壓上升時，通過mp19、mp20、mp21的環(huán)路導致mp21的柵電壓也上升，從而mp21的漏電壓下降，反之亦然，通過負反饋環(huán)路可以顯著減小mp21漏端的電壓波動，從而改善基準電路的psrr性能。

進一步的，所述自偏置及分壓電路的4個n型mos管均采用深n阱工藝。

該基于神經(jīng)網(wǎng)絡的帶隙基準電路，其工作過程分為三個階段，具體為：

第一階段：數(shù)據(jù)采集；

在每一個不同的溫度ti下，i為溫度標號，在高階溫度補償電路上施加控制電壓vi1、vi2,vi1、vi2分別表示mc1的柵電壓和mc4的柵電壓，分別控制低溫補償電路和高溫補償電路，使得在不同的溫度點ti，基準輸出電壓和參考溫度t0下的基準電壓兩者偏差調節(jié)至設計精度范圍，記錄n組數(shù)據(jù)(ti,vi1,vi2)，得到訓練樣本y＝(ti,vi1,vi2)，1≤i≤n，此時訓練樣本y是三維數(shù)組，其中，t作為人工神經(jīng)網(wǎng)絡的輸入，v1、v2作為人工神經(jīng)網(wǎng)絡的輸出；

第二階段：人工神經(jīng)網(wǎng)絡的訓練；

control信號是人工神經(jīng)網(wǎng)絡狀態(tài)切換信號，該信號用于控制人工神經(jīng)網(wǎng)絡在學習狀態(tài)和工作狀態(tài)之間切換；

通過control信號控制人工神經(jīng)網(wǎng)絡處于學習狀態(tài)，第一階段采集的訓練樣本數(shù)據(jù)輸入到人工神經(jīng)網(wǎng)絡，神經(jīng)網(wǎng)絡對輸入變量做出響應，產(chǎn)生網(wǎng)絡輸出，然后對網(wǎng)絡輸出和目標輸出進行比較，當兩者的誤差不滿足預設的精度要求時，神經(jīng)網(wǎng)絡調整網(wǎng)絡權值w，直到誤差小于預設精度，則訓練結束；

第三階段：工作；

通過control信號控制神經(jīng)網(wǎng)絡處于工作狀態(tài)，神經(jīng)網(wǎng)絡根據(jù)第二階段訓練好的網(wǎng)絡權值對輸入做出響應，產(chǎn)生控制電壓，從而控制高階溫度補償電路，對基準輸出進行溫度補償。

本發(fā)明通過自偏置及分壓電路、ptat電壓產(chǎn)生電路共同實現(xiàn)了低功耗和小面積的性能；通過高階溫度補償電路、溫度補償控制模塊實現(xiàn)了高溫度系數(shù)性能；通過psrr增強電路實現(xiàn)了高psrr性能。

綜上所述，本發(fā)明相比現(xiàn)有基準電壓源，實現(xiàn)了低功耗、小面積和高溫度系數(shù)，并且psrr性能高。

附圖說明

圖1是本發(fā)明的結構框圖；

圖2是本發(fā)明的電路圖；

圖3是實施例的線性調整率特性示意圖；

圖4是實施例的psrr特性示意圖；

圖5是實施例的溫度特性示意圖。

具體實施方式

下面結合附圖和實施例對本發(fā)明做進一步的詳細說明。

參照圖2所示，本發(fā)明包括啟動電路、自偏置及分壓電路、ptat(proportionaltoabsolutetemperature)電壓產(chǎn)生電路、高階溫度補償電路、溫度補償控制模塊、psrr增強電路六個部分。

啟動電路與自偏置及分壓電路相連，其作用是在上電后使基準電路脫離“0”簡并點并使基準電路工作在合適的直流工作點上；

自偏置及分壓電路與啟動電路、高階溫度補償電路和ptat電壓產(chǎn)生電路相連，用于產(chǎn)生偏置電流為本級以及后級電路提供偏置，并對雙極晶體管q1的基極-發(fā)射極電壓進行分壓，產(chǎn)生較小的ctat(complementarytoabsolutetemperature)電壓；

ptat電壓產(chǎn)生電路與自偏置及分壓電路、psrr增強電路相連，用于產(chǎn)生正溫度系數(shù)的電壓并與前級產(chǎn)生的ctat電壓疊加，使輸出電壓vref具有零溫度系數(shù)；

高階溫度補償電路與自偏置及分壓電路、溫度補償控制模塊相連，有低溫補償電路和高溫補償電路，分別用于在低溫和高溫下對基準電壓進行高階分段溫度補償，從而在整個溫度范圍內改善基準電壓的溫度特性；

溫度補償控制模塊由人工神經(jīng)網(wǎng)絡和溫度傳感器構成，與高階溫度補償電路與基準輸出相連，溫度傳感器用于探測并傳輸基準電路的溫度數(shù)據(jù)，人工神經(jīng)網(wǎng)絡為前饋網(wǎng)絡，其輸出端接高階溫度補償電路，作用是對輸入數(shù)據(jù)按照預期做出非線性響應，產(chǎn)生高階溫度補償電路所需要的控制電壓；

control信號是人工神經(jīng)網(wǎng)絡狀態(tài)切換信號，該信號用于控制人工神經(jīng)網(wǎng)絡在學習狀態(tài)和工作狀態(tài)之間切換；

psrr增強電路用于提高基準電路的psrr特性，使輸出電壓vref不受電源電壓波動的影響。

采用三層bp神經(jīng)網(wǎng)絡模型的人工神經(jīng)網(wǎng)絡，包括由2個神經(jīng)元組成的輸入層ii(i＝1,2)、由4個神經(jīng)元組成的隱層hj(j＝1,2,3,4)以及由2個神經(jīng)元組成的輸出層ok(k＝1,2)，i、j、k分別為輸入層、隱層、輸出層神經(jīng)元的標號；輸入層接收所有神經(jīng)元傳遞的信號，并對其進行非線性處理后傳遞到輸出層神經(jīng)元，非線性變換由每個神經(jīng)元的激活函數(shù)決定，此處激活函數(shù)選為sigmoid函數(shù)，輸入層到隱層的傳遞由權值wij決定，隱層到輸出層的傳遞由權值決定。

本實施例基于bp神經(jīng)網(wǎng)絡，其工作過程分為三個階段，具體為：

第一階段：數(shù)據(jù)采集；

在每一個不同的溫度ti下，i為溫度標號，在高階溫度補償電路上施加控制電壓vi1、vi2,分別控制低溫補償電路和高溫補償電路，使得在不同的溫度點ti，基準輸出電壓和參考溫度t0下的基準電壓偏差基本為0，記錄數(shù)據(jù)(ti,vi1,vi2)，得到訓練樣本y＝(t,v1,v2)，此時訓練樣本y是三維數(shù)組，其中，t作為人工神經(jīng)網(wǎng)絡的輸入，v1、v2作為人工神經(jīng)網(wǎng)絡的輸出；

第二階段：人工神經(jīng)網(wǎng)絡的訓練；

control信號控制人工神經(jīng)網(wǎng)絡處于學習狀態(tài)，第一階段采集的訓練樣本數(shù)據(jù)輸入到人工神經(jīng)網(wǎng)絡，神經(jīng)網(wǎng)絡對輸入變量做出響應，產(chǎn)生網(wǎng)絡輸出，然后對網(wǎng)絡輸出和目標輸出進行比較，當兩者的誤差不滿足預設的精度要求時，神經(jīng)網(wǎng)絡調整網(wǎng)絡權值wij、直到誤差小于預設精度，則訓練結束。該階段包括信號正向傳播和誤差反向傳播兩個過程，具體如下：

信號正向傳播：信號通過輸入神經(jīng)元依次逐層傳遞，經(jīng)過隱層和輸出層的非線性處理，最后由輸出神經(jīng)元輸出，該過程網(wǎng)絡權值不變。

對于樣本s，bp神經(jīng)網(wǎng)絡的輸出表示為：

其中，是隱層和輸出層神經(jīng)元的激活函數(shù)，這里選擇sigmoid函數(shù)：

誤差反向傳播過程：將bp神經(jīng)網(wǎng)絡的輸出和目標輸出比較，當誤差較大時，將兩者的誤差信號作為輸入信號從網(wǎng)絡的輸出層逐層向前傳播。反向傳播使得bp神經(jīng)網(wǎng)絡的網(wǎng)絡權值朝著誤差函數(shù)減小的方向不斷修正，直到誤差減小到預設的精度。設樣本s的目標輸出為t^s，則所有樣本的誤差為：

其中，n是樣本數(shù)量。當該誤差比預設精度大時，神經(jīng)網(wǎng)絡調整權值，直到上式誤差減小到預設精度，則bp神經(jīng)網(wǎng)絡訓練完成。

第三階段：工作；

該階段control信號控制神經(jīng)網(wǎng)絡處于工作狀態(tài)，神經(jīng)網(wǎng)絡根據(jù)第二階段訓練好的網(wǎng)絡權值對輸入做出響應，產(chǎn)生控制電壓，從而控制高階溫度補償電路，對基準輸出進行溫度補償。

啟動電路包括1個p型mos管ms2，2個n型mos管，分別為ms1、ms3，ms1的柵接ms2和ms3的漏，ms1的源和襯底接“地”電位，ms1的漏接mp3、mp4的柵相接同時還接mp8、mp12、mp16、mp18的柵，ms2的柵與ms3的柵相接同時與q1的發(fā)射極相接，ms2的源與mp3的源相接，同時還與mp4、mp8、mp12、mp16、mp18、mp20的源、mp20的漏相接，ms3的源和襯底接“地”電位，ms2的襯底和vdd相接。啟動電路用于上電后使基準電路脫離“0”簡并點并使基準電路工作在合適的直流工作點上。ms2、ms3構成反相器，在剛上電的時候檢測q1的發(fā)射極電位并輸出高電壓使ms1開啟，電路啟動完成后，q1的發(fā)射極電位上升，反相器檢測到高電位使ms1關斷，啟動電路關閉，不消耗電流，不會對基準電路產(chǎn)生影響。

自偏置及分壓電路包括1個雙極晶體管q1、4個n型mos管，分別為mn1、mn2、mn3、mn4，這四個mos管都采用了深n阱工藝，4個p型mos管，分別為mp1、mp2、mp3、mp4，q1的基極和集電極都接“地”電位，q1的發(fā)射極接mn4的柵相接同時接mp1的漏和ms2、ms3的柵，mn1的柵和漏相接同時接mn2的源，mn1的源和襯底相接同時接“地”電位，mn2的柵和漏相接同時接mn3的源，mn3的柵和漏相接同時接mn4的源，mp2的柵和漏相接同時接mn4的漏和mp1、mp7、mp11、mp15、mp17的柵，mp1、mp2的源分別和mp3、mp4的漏相接，mp1、mp2、mp3、mp4的襯底都和各自的源相接，mn1、mn2、mn3、mn4的襯底都和各自的源相接，消除了襯偏效應。mp1、mp2、mp3、mp4構成共源共柵電流鏡，減小了溝道長度調制效應的影響并且提高了基準電壓電路的psrr性能。

所述ptat電壓產(chǎn)生電路包括6個n型mos管，分別為mn5、mn6、mn7、mn8、mn9、mn10，13個p型mos管，分別為mp5、mp6、mp7、mp8、mp9、mp10、mp11、mp12、mp13、mp14、mp15、mp16、mp22，mn5的柵和漏相接同時接mn6的柵、mp5的漏，mn5、mn6、mn7、mn8、mn9、mn10的源都接“地”電位，mp5的柵接mn1的漏、mp5的源和mp6的源相接同時接mp7的漏，mp6的柵和漏相接同時接mp9的柵，mp7的源和mp8的漏相接，mn7的柵和漏相接同時接mn8的柵、mp9的漏，mp9的源和mp10的源相接同時接mp11的漏，mp10的柵和漏相接同時接mp13的柵，mp11的源和mp12的漏相接，mn9的柵和漏相接同時接mn10的柵、mp13的漏，mp13的源和mp14的源相接同時接mp15的漏，mp14的柵和漏相接同時接輸出vref和mp22的柵，mp15的源和mp16的漏相接，mp22的源和漏接“地”電位，mn5、mn6、mn7、mn8、mn9、mn10、mp5、mp6、mp7、mp8、mp9、mp10、mp11、mp12、mp13、mp14、mp15、mp16、mp22的襯底都和各自的源相接，消除了襯偏效應。

工作在亞閾值區(qū)的mos管的電流表示為：

其中，k表示晶體管的寬長比，k＝w/l，w、l分別表示晶體管的寬和長，i0表示特征電流，μ表示載流子的遷移率，cox表示單位面積的柵氧化層電容，vt表示熱電壓，kb表示boltzmann常數(shù)，t表示絕對溫度，q表示單位電荷的電荷量，η表示亞閾值斜率因子，vgs表示晶體管的柵源電壓，vth表示晶體管的閾值電壓，vds表示晶體管的漏源電壓，exp表示以自然數(shù)e為底的指數(shù)函數(shù)。對于vds＞4vt，電流id近似與vds無關，可得到：

本發(fā)明中的自偏置及分壓電路中的關系表達式表示為：

vbe＝vgs1+vgs2+vgs3+vgs4(7)

其中，vbe表示雙極晶體管q1的基極-發(fā)射極電壓，vgs1、vgs2、vgs3、vgs4分別表示mn1、mn2、mn3、mn4的柵源電壓。

流過雙極晶體管的電流表示為：

其中ise表示特征電流，vbe表示雙極晶體管q1的基極-發(fā)射極電壓，vt表示熱電壓，exp表示以自然數(shù)e為底數(shù)的指數(shù)函數(shù)。

又因為mp1、mp2、mp3、mp4構成共源共柵電流鏡，保證流過q1的電流ie和流過mn1、mn2、mn3、mn4的電流相等，可得：

進而得到自偏置電路產(chǎn)生的偏置電流為：

其中，w/l表示mn1、mn2、mn3、mn4的寬長比，通過調節(jié)w/l的值可以得到所需要的偏置電流。

分壓電路中的雙極晶體管的基極-發(fā)射極電壓表示為：

vbe＝vbgr-γt(11)

其中vbgr表示硅的帶隙電壓，典型值為1.2v，γ表示雙極晶體管的基極-發(fā)射極電壓vbe的溫度系數(shù)。

為了得到較低的輸出電壓，加入了分壓電路，如圖1所示，由mn1、mn2、mn3和mn4構成，mn1、mn2、mn3和mn4的襯底與各自的源相接，從而消除襯底偏置效應，可得輸出電壓v'be為vbe的四分之一，即：

按照上述ptat電壓產(chǎn)生電路，可得：

vgg，1＝vgs5-vgs6(13)

由于所有mos管都工作在亞閾區(qū)，由公式(3)可得：

vgg，1＝vgs5-vgs6＝ηvtln(2k6/k5)(14)

其中，vgg，1表示mp5、mp6的柵源電壓差，vgs5、vgs6分別表示mp5、mp6的柵源電壓，k5、k6分別表示mp5、mp6的寬長比。

同理可得：

vgg，2＝vgs9-vgs10＝ηvtln(2k10/k9)(15)

vgg，3＝vgs13-vgs14＝ηvtln(2k14/k13)(16)

其中vgg，2、vgg，3分別表示mp9和mp10、mp13和mp14的柵源電壓差，k9、k10、k13、k14分別表示mp9、mp10、mp13、mp14的寬長比。

由上述級聯(lián)結構可得最后的輸出電壓為：

從上式可知，通過調節(jié)mp5、mp6、mp9、mp10、mp13和mp14的寬長比，以使等式的最后一項等于零，從而得出具有零溫度系數(shù)的輸出電壓。

為了提高本發(fā)明的psrr和線性調整率，本發(fā)明包含了一個由mp19、mp20、mp21構成的負反饋環(huán)路，以及由mp22構成的mos電容。當vdd變化導致mp21漏電壓上升時，通過mp20、mp21的環(huán)路導致mp21的柵電壓也上升，從而mp21的漏電壓下降，反之亦然，mos電容mp22與基準電路的輸出相接，可以在高頻處濾除輸出電壓的波動，從而進一步提高了基準電路在高頻處的psrr性能。

由圖3、圖4、圖5可以看出，psrr增強電路以及mos電容mp22對基準電路的線性調整率以及psrr性能改善明顯，高階溫度補償電路對基準電路的溫度系數(shù)特性改善明顯，并且整體電路實現(xiàn)了低功耗。

綜上所見，本發(fā)明相比現(xiàn)有基準電壓源，實現(xiàn)了低功耗、小面積和高溫度系數(shù)，并且psrr性能高。