一種基準(zhǔn)電路的制作方法
【專利摘要】本發(fā)明公開了一種基準(zhǔn)電路，包括：電流控制模塊、電壓控制模塊和電壓調(diào)整模塊；其中，電流控制模塊分別向電壓控制模塊的第一端和第二端以及電壓調(diào)整模塊的第一端輸出比值為1：1：n的電流，電壓控制模塊的第一端和第二端在接收到電流控制模塊輸出的相等的電流時(shí)可以使電壓調(diào)整模塊的第二端的電壓等于電壓調(diào)整模塊的第三端的電壓，電壓調(diào)整模塊在第二端的電壓等于第三端的電壓時(shí)可以調(diào)整基準(zhǔn)電路的輸出端輸出的電壓使其與溫度無關(guān)，這樣，基準(zhǔn)電路可以為集成電路提供基本不受溫度影響的電壓，從而可以優(yōu)化整個(gè)集成電路的性能。
【專利說明】
-種基準(zhǔn)電路
技術(shù)領(lǐng)域
[0001] 本發(fā)明設(shè)及集成電路技術(shù)領(lǐng)域，尤其設(shè)及一種基準(zhǔn)電路。
【背景技術(shù)】
[0002] 在現(xiàn)有的集成電路中，電源電壓容易受到外界環(huán)境的溫度的影響。電源電壓隨外 界環(huán)境的溫度的改變而變化，會(huì)直接或間接地影響整個(gè)集成電路的性能。
[0003] 因此，如何為集成電路提供基本不受外界環(huán)境的溫度的影響的電壓，是本領(lǐng)域技 術(shù)人員亟需解決的技術(shù)問題。

【發(fā)明內(nèi)容】

[0004] 有鑒于此，本發(fā)明實(shí)施例提供了一種基準(zhǔn)電路，用W為集成電路提供基本不受外 界環(huán)境的溫度的影響的電壓。
[0005] 因此，本發(fā)明實(shí)施例提供了一種基準(zhǔn)電路，包括：電流控制模塊、電壓控制模塊和 電壓調(diào)整模塊;其中，
[0006] 所述電流控制模塊的第一端與第一電平信號端相連，第二端與所述電壓控制模塊 的第一端相連，第=端與所述電壓控制模塊的第二端相連，第四端分別與所述電壓調(diào)整模 塊的第一端和所述基準(zhǔn)電路的輸出端相連，用于分別向所述電壓控制模塊的第一端和第二 端W及所述電壓調(diào)整模塊的第一端輸出比值為1:1 :n的電流;其中，n為正數(shù)；
[0007] 所述電壓控制模塊的第=端與所述電壓調(diào)整模塊的第二端相連，第四端與所述電 壓調(diào)整模塊的第=端相連，用于分別向所述電壓調(diào)整模塊的第二端和第=端輸出相等的電 壓；
[000引所述電壓調(diào)整模塊的第四端接地，用于調(diào)整所述輸出端輸出的電壓，使所述輸出 端輸出的電壓與溫度無關(guān)。
[0009] 在一種可能的實(shí)現(xiàn)方式中，在本發(fā)明實(shí)施例提供的上述基準(zhǔn)電路中，所述電壓調(diào) 整模塊，具體包括:第一=極管、第二=極管、第一電阻、第二電阻和第=電阻;其中，
[0010] 所述第一電阻的一端和所述第二電阻的一端分別與第一節(jié)點(diǎn)相連，所述第一電阻 的另一端與所述第一=極管的發(fā)射極相連，所述第二電阻的另一端接地；
[0011] 所述第=電阻的一端分別與所述電流控制模塊的第四端和所述輸出端相連，另一 端接地；
[0012] 所述第一=極管的基極和集電極W及所述第二=極管的基極和集電極分別接地， 所述第二=極管的發(fā)射極與所述電壓控制模塊的第四端相連。
[0013] 在一種可能的實(shí)現(xiàn)方式中，在本發(fā)明實(shí)施例提供的上述基準(zhǔn)電路中，所述電壓調(diào) 整模塊，還包括:第四電阻；
[0014] 所述第四電阻的一端與第二節(jié)點(diǎn)相連，另一端接地。
[0015] 在一種可能的實(shí)現(xiàn)方式中，在本發(fā)明實(shí)施例提供的上述基準(zhǔn)電路中，所述第二電 阻的電阻值等于所述第四電阻的電阻值。
[0016] 在一種可能的實(shí)現(xiàn)方式中，在本發(fā)明實(shí)施例提供的上述基準(zhǔn)電路中，所述電壓控 制模塊，具體包括:第一晶體管和第二晶體管;其中，
[0017] 所述第一晶體管的柵極分別與所述第二晶體管的柵極和漏極相連，所述第一晶體 管的源極與所述第一節(jié)點(diǎn)相連，所述第一晶體管的漏極與所述電流調(diào)整模塊的第二端相 連；
[0018] 所述第二晶體管的源極與所述第二節(jié)點(diǎn)相連。
[0019] 在一種可能的實(shí)現(xiàn)方式中，在本發(fā)明實(shí)施例提供的上述基準(zhǔn)電路中，所述第一晶 體管和所述第二晶體管均為N型晶體管。
[0020] 在一種可能的實(shí)現(xiàn)方式中，在本發(fā)明實(shí)施例提供的上述基準(zhǔn)電路中，所述電流控 制模塊，具體包括:第=晶體管、第四晶體管和第五晶體管;其中，
[0021] 所述第=晶體管的柵極和漏極、所述第四晶體管的柵極W及所述第五晶體管的柵 極分別與所述第一晶體管的漏極相連，所述第=晶體管的源極、所述第四晶體管的源極和 所述第五晶體管的源極分別與所述第一電平信號端相連；
[0022] 所述第四晶體管的漏極分別與所述第二晶體管的柵極和漏極W及所述第一晶體 管的柵極相連；
[0023] 所述第五晶體管的漏極與所述輸出端相連。
[0024] 在一種可能的實(shí)現(xiàn)方式中，在本發(fā)明實(shí)施例提供的上述基準(zhǔn)電路中，所述第=晶 體管、所述第四晶體管和所述第五晶體管均為P型晶體管。
[0025] 本發(fā)明實(shí)施例提供的上述基準(zhǔn)電路，包括:電流控制模塊、電壓控制模塊和電壓調(diào) 整模塊;其中，電流控制模塊分別向電壓控制模塊的第一端和第二端W及電壓調(diào)整模塊的 第一端輸出比值為1:1 :n的電流，電壓控制模塊的第一端和第二端在接收到電流控制模塊 輸出的相等的電流時(shí)可W使電壓調(diào)整模塊的第二端的電壓等于電壓調(diào)整模塊的第=端的 電壓，電壓調(diào)整模塊在第二端的電壓等于第=端的電壓時(shí)可W調(diào)整基準(zhǔn)電路的輸出端輸出 的電壓使其與溫度無關(guān)，運(yùn)樣，基準(zhǔn)電路可W為集成電路提供基本不受溫度影響的電壓，從 而可W優(yōu)化整個(gè)集成電路的性能。
【附圖說明】
[0026] 圖1為本發(fā)明實(shí)施例提供的基準(zhǔn)電路的結(jié)構(gòu)示意圖；
[0027] 圖2為本發(fā)明實(shí)施例提供的基準(zhǔn)電路的具體結(jié)構(gòu)示意圖之一；
[0028] 圖3為本發(fā)明實(shí)施例提供的基準(zhǔn)電路的具體結(jié)構(gòu)示意圖之二。
【具體實(shí)施方式】
[0029] 下面結(jié)合附圖，對本發(fā)明實(shí)施例提供的基準(zhǔn)電路的【具體實(shí)施方式】進(jìn)行詳細(xì)地說 明。
[0030] 本發(fā)明實(shí)施例提供的一種基準(zhǔn)電路，如圖1所示，包括：電流控制模塊1、電壓控制 模塊2和電壓調(diào)整模塊3;其中，
[0031] 電流控制模塊1的第一端Ia與第一電平信號端Refl相連，第二端Ib與電壓控制模 塊2的第一端2a相連，第=端Ic與電壓控制模塊2的第二端化相連，第四端Id分別與電壓調(diào) 整模塊3的第一端3a和基準(zhǔn)電路的輸出端Ou化Ut相連，用于分別向電壓控制模塊2的第一端 2a和第二端化W及電壓調(diào)整模塊3的第一端3a輸出比值為1:1 :n的電流;其中，n為正數(shù)；
[0032] 電壓控制模塊2的第=端2c與電壓調(diào)整模塊3的第二端3b相連，第四端2d與電壓調(diào) 整模塊3的第=端3c相連，用于分別向電壓調(diào)整模塊3的第二端3b和第=端3c輸出相等的電 壓；
[0033] 電壓調(diào)整模塊3的第四端3d接地，用于調(diào)整輸出端Output輸出的電壓，使輸出端 Ou化Ut輸出的電壓與溫度無關(guān)。
[0034] 本發(fā)明實(shí)施例提供的上述基準(zhǔn)電路，電流控制模塊分別向電壓控制模塊的第一端 和第二端輸出相等的電流，電壓控制模塊的第一端和第二端在接收到電流控制模塊輸出的 相等的電流時(shí)可W使電壓調(diào)整模塊的第二端的電壓等于電壓調(diào)整模塊的第=端的電壓，電 壓調(diào)整模塊在第二端的電壓等于第=端的電壓時(shí)可W調(diào)整基準(zhǔn)電路的輸出端輸出的電壓 使其與溫度無關(guān)，運(yùn)樣，基準(zhǔn)電路可W為集成電路提供基本不受溫度影響的電壓，從而可W 優(yōu)化整個(gè)集成電路的性能。
[0035] 在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的上述基準(zhǔn)電路中，第一電平信號端Refl的 電壓一般為正電壓。
[0036] 在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的上述基準(zhǔn)電路中，如圖2所示，電壓調(diào)整模 塊3，具體可W包括:第一=極管Ql、第二=極管Q2、第一電阻Rl、第二電阻R2和第=電阻R3; 其中，第一電阻Rl的一端和第二電阻R2的一端分別與第一節(jié)點(diǎn)A相連，第一電阻R2的另一端 與第一 S極管Ql的發(fā)射極相連，第二電阻R2的另一端接地;第S電阻R3的一端分別與電流 控制模塊1的第四端Id和輸出端Ou化Ut相連，另一端接地;第一=極管Ql的基極和集電極W 及第二=極管Q2的基極和集電極分別接地，第二=極管Q2的發(fā)射極與電壓控制模塊2的第 四端2d相連。
[0037] 本發(fā)明實(shí)施例提供的基準(zhǔn)電路中的電壓調(diào)整模塊3具體采用上述第一=極管Q1、 第二=極管Q2、第一電阻RU第二電阻R2和第=電阻R3作為具體結(jié)構(gòu)時(shí)的工作原理為:第一 電阻Rl與第一=極管Ql串聯(lián)后和第二=極管Q2并聯(lián)，第一電阻Rl兩端的電壓Vri為第二=極 管Q2的基極-發(fā)射極結(jié)電壓化62與第一=極管Ql的基極-發(fā)射極結(jié)電壓Vbei之差，即Vri =化62- 化el;由于S極管滿足公式Ic=IsXeXp[Vbe/Vt]，其中，Ic為集電極電流，Is為飽和電流，Vbe為 基極-發(fā)射極結(jié)電壓，Vt為熱電壓，Vt = kT/q，k為波耳茲曼常數(shù)，k= 1.38 X 10-23J/K，T為熱 力學(xué)溫度，即絕對溫度，常溫下.T = 3(K)K,n為由子的由補(bǔ)畳,0 = 1 .6 X 10-1 9C，因此，可W推 導(dǎo)出，第一電阻Rl兩端的電壓
假設(shè)第二=極 管Q2的發(fā)射極的面積是第一=極管Ql的發(fā)射極的面積的N倍，則第二=極管Q2的飽和電流
Is2是第一S極管Ql的飽和電流Isi的^，則上式可W簡化為 由此可知，第一 N 電阻Rl上的電流為
；第二電阻R2與第二S極管Q2并聯(lián)，第二電阻R2兩 端的電壓Vr2等于第二S極管Q2的基極-發(fā)射極結(jié)電壓Vbe2,第二電阻R2上的電流為
，電流控制模塊1向電壓控制模塊2的第一端2a輸出的電流為第一電阻Rl上 的電流與第二電阻R2上的電流之和，即
，由于電流控制模塊1分別向電壓 控制模塊2的第一端2a和第二端化W及電壓調(diào)整模塊3的第一端3a輸出的電流的比值為1: 1: n，因此，電流控制模塊1向電壓調(diào)整模塊3的第一端3a輸出的電流即第=電阻R3上的電流 為'
，由此可知，第S電阻R3兩端的電壓即基準(zhǔn)電路的輸出端Ou化Ut輸出 的電壓為
，其中，Vt與溫度呈正相關(guān)，Vbe2與溫度呈負(fù)相關(guān)，因 此，通過設(shè)計(jì)第一電阻RU第二電阻R2和第S電阻R3的電阻值即可使基準(zhǔn)電路的輸出端 Ou化Ut輸出的電壓基本不受溫度的影響;并且，通過計(jì)算和仿真得出，基準(zhǔn)電路的輸出端輸 出的電壓可W控制在0.6V左右，因此，本發(fā)明實(shí)施例提供的上述基準(zhǔn)電路還可W實(shí)現(xiàn)低電 壓輸出。
[0038] 在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的上述基準(zhǔn)電路中，如圖3所示，電壓調(diào)整模 塊3,還可W包括:第四電阻R4;第四電阻R4的一端與第二節(jié)點(diǎn)B相連，另一端接地;運(yùn)樣，可 W通過設(shè)計(jì)第一電阻R1、第二電阻R2、第S電阻R3和第四電阻R4的電阻值使基準(zhǔn)電路的輸 出端Ou化Ut輸出的電壓基本不受溫度的影響。
[0039] 較佳地，在本發(fā)明實(shí)施例提供的上述基準(zhǔn)電路中，在設(shè)計(jì)第一電阻RU第二電阻 R2、第S電阻R3和第四電阻R4的電阻值使基準(zhǔn)電路的輸出端Ou化Ut輸出的電壓基本不受溫 度的影響時(shí)，可W保持第二電阻R2的電阻值等于第四電阻的電阻值R4,運(yùn)樣，可W保證第二 電阻R2上的電流等于第四電阻上的電流，從而可W保證第一=極管Ql的集電極電流等于第 二S極管Q2的集電極電流，即Ici = Ic2,運(yùn)樣，可W將基準(zhǔn)電路的輸出端Ou化Ut輸出的電壓 簡化）
，從而可W簡化計(jì)算和仿真的過程。
[0040] 需要說明的是，在本發(fā)明實(shí)施例提供的上述基準(zhǔn)電路中，第一電阻RU第二電阻 R2、第S電阻R3和第四電阻R4可W采用阻值固定的電阻，通過合理設(shè)計(jì)第一電阻RU第二電 阻R2、第S電阻R3和第四電阻R4的阻值，使本發(fā)明實(shí)施例提供的上述基準(zhǔn)電路的輸出端 Ou化Ut輸出的電壓基本不受溫度的影響；或者，第一電阻Rl、第二電阻R2、第S電阻R3和第 四電阻R4也可W采用阻值可調(diào)的電阻，例如，可變電阻器，通過合理調(diào)整第一電阻RU第二 電阻R2、第S電阻R3和第四電阻R4的阻值，使本發(fā)明實(shí)施例提供的上述基準(zhǔn)電路的輸出端 Ou化Ut輸出的電壓基本不受溫度的影響;在此不做限定。
[0041] 在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的上述基準(zhǔn)電路中，如圖3所示，電壓控制模 塊2,具體可W包括:第一晶體管Tl和第二晶體管T2;其中，第一晶體管Tl的柵極分別與第二 晶體管T2的柵極和漏極相連，第一晶體管Tl的源極與第一節(jié)點(diǎn)A相連，第一晶體管Tl的漏極 與電流調(diào)整模塊1的第二端化相連;第二晶體管T2的源極與第二節(jié)點(diǎn)B相連。
[0042] 本發(fā)明實(shí)施例提供的基準(zhǔn)電路中的電壓控制模塊2具體采用上述第一晶體管Tl和 第二晶體管T2作為具體結(jié)構(gòu)時(shí)的工作原理為：電流控制模塊1分別向電壓控制模塊2的第一 端2a和第二端2b輸出相等的電流，即電流控制模塊1分別向第一晶體管Tl的漏極和第二晶 體管T2的漏極輸出相等的電流，即第一晶體管Tl工作在飽和區(qū)的電流等于第二晶體管T2工 作在飽和區(qū)的電流;晶體管工作在飽和區(qū)的電流滿足公式
，其中，Wn 為電子的遷移速率，Cdx為單位面積的有源層的電容是溝道的寬長比，Vgs是柵極與源極 之間的電壓，Vth為闊值電壓；因此，第一晶體管Tl的柵極與源極之間的電壓Vgsl等于第一晶 體管Tl的柵極與源極之間的電壓Vgs2,從而可W使第一節(jié)點(diǎn)A的電壓等于第二節(jié)點(diǎn)B的電壓， 即電壓調(diào)整模塊3的第二端3b的電壓等于電壓調(diào)整模塊3的第=端3c的電壓。本發(fā)明實(shí)施例 提供的上述基準(zhǔn)電路中的電壓控制模塊2采用上述錯(cuò)位電路的結(jié)構(gòu)，僅利用兩個(gè)晶體管即 可實(shí)現(xiàn)向電壓調(diào)整模塊3的第二端3b和第=端3c輸出相等的電壓，運(yùn)樣，可W簡化基準(zhǔn)電路 的結(jié)構(gòu)，降低基準(zhǔn)電路的功耗，從而可W實(shí)現(xiàn)低電壓輸入，將第一電平信號端Refl的電壓控 制在1.8V左右。
[0043] 在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的上述基準(zhǔn)電路中，如圖2和圖3所示，第一晶 體管Tl和第二晶體管T2可W均為N型晶體管。
[0044] 在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的上述基準(zhǔn)電路中，如圖2和圖3所示，電流控 制模塊1，具體可W包括:第S晶體管T3、第四晶體管T4和第五晶體管T5;其中，第S晶體管 T3的柵極和漏極、第四晶體管T4的柵極W及第五晶體管T5的柵極分別與第一晶體管Tl的漏 極相連，第S晶體管T3的源極、第四晶體管T4的源極和第五晶體管T5的源極分別與第一電 平信號端Refl相連;第四晶體管T4的漏極分別與第二晶體管T2的柵極和漏極W及第一晶體 管Tl的柵極相連;第五晶體管巧的漏極與輸出端Ou化Ut相連。
[0045] 本發(fā)明實(shí)施例提供的基準(zhǔn)電路中的電流控制模塊1具體采用上述第=晶體管T3、 第四晶體管T4和第五晶體管T5作為具體結(jié)構(gòu)時(shí)的工作原理為:采用鏡像電路的結(jié)構(gòu)，在第 =晶體管T3和第四晶體管T4的寬長比相等，且第=晶體管T3與第五晶體管巧的寬長比為1: n時(shí)，可W向電壓控制模塊2的第一端2a和第二端2bW及電壓調(diào)整模塊3的第一端3a輸出比 值為1:1 :n的電流。
[0046] 在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的上述基準(zhǔn)電路中，如圖2和圖3所示，第=晶 體管T3、第四晶體管T4和第五晶體管巧可W均為P型晶體管。
[0047] 需要說明的是，本發(fā)明實(shí)施例提供的上述基準(zhǔn)電路中提到的晶體管可W是金屬氧 化物半導(dǎo)體場效應(yīng)管(M0S，Me1:al Oxide Semiconductor),在此不做限定。
[004引本發(fā)明實(shí)施例提供的一種基準(zhǔn)電路，包括:電流控制模塊、電壓控制模塊和電壓調(diào) 整模塊;其中，電流控制模塊分別向電壓控制模塊的第一端和第二端W及電壓調(diào)整模塊的 第一端輸出比值為1:1 :n的電流，電壓控制模塊的第一端和第二端在接收到電流控制模塊 輸出的相等的電流時(shí)可W使電壓調(diào)整模塊的第二端的電壓等于電壓調(diào)整模塊的第=端的 電壓，電壓調(diào)整模塊在第二端的電壓等于第=端的電壓時(shí)可W調(diào)整基準(zhǔn)電路的輸出端輸出 的電壓使其與溫度無關(guān)，運(yùn)樣，基準(zhǔn)電路可W為集成電路提供基本不受溫度影響的電壓，從 而可W優(yōu)化整個(gè)集成電路的性能。
[0049]顯然，本領(lǐng)域的技術(shù)人員可W對本發(fā)明進(jìn)行各種改動(dòng)和變型而不脫離本發(fā)明的精 神和范圍。運(yùn)樣，倘若本發(fā)明的運(yùn)些修改和變型屬于本發(fā)明權(quán)利要求及其等同技術(shù)的范圍 之內(nèi)，則本發(fā)明也意圖包含運(yùn)些改動(dòng)和變型在內(nèi)。
【主權(quán)項(xiàng)】
1. 一種基準(zhǔn)電路，其特征在于，包括：電流控制模塊、電壓控制模塊和電壓調(diào)整模塊;其 中， 所述電流控制模塊的第一端與第一電平信號端相連，第二端與所述電壓控制模塊的第 一端相連，第三端與所述電壓控制模塊的第二端相連，第四端分別與所述電壓調(diào)整模塊的 第一端和所述基準(zhǔn)電路的輸出端相連，用于分別向所述電壓控制模塊的第一端和第二端以 及所述電壓調(diào)整模塊的第一端輸出比值為I: I :n的電流;其中，η為正數(shù)； 所述電壓控制模塊的第三端與所述電壓調(diào)整模塊的第二端相連，第四端與所述電壓調(diào) 整模塊的第三端相連，用于分別向所述電壓調(diào)整模塊的第二端和第三端輸出相等的電壓； 所述電壓調(diào)整模塊的第四端接地，用于調(diào)整所述輸出端輸出的電壓，使所述輸出端輸 出的電壓與溫度無關(guān)。2. 如權(quán)利要求1所述的基準(zhǔn)電路，其特征在于，所述電壓調(diào)整模塊，具體包括:第一三極 管、第二三極管、第一電阻、第二電阻和第三電阻;其中， 所述第一電阻的一端和所述第二電阻的一端分別與第一節(jié)點(diǎn)相連，所述第一電阻的另 一端與所述第一三極管的發(fā)射極相連，所述第二電阻的另一端接地； 所述第三電阻的一端分別與所述電流控制模塊的第四端和所述輸出端相連，另一端接 地； 所述第一三極管的基極和集電極以及所述第二三極管的基極和集電極分別接地，所述 第二三極管的發(fā)射極與所述電壓控制模塊的第四端相連。3. 如權(quán)利要求2所述的基準(zhǔn)電路，其特征在于，所述電壓調(diào)整模塊，還包括:第四電阻； 所述第四電阻的一端與第二節(jié)點(diǎn)相連，另一端接地。4. 如權(quán)利要求3所述的基準(zhǔn)電路，其特征在于，所述第二電阻的電阻值等于所述第四電 阻的電阻值。5. 如權(quán)利要求3所述的基準(zhǔn)電路，其特征在于，所述電壓控制模塊，具體包括:第一晶體 管和第二晶體管;其中， 所述第一晶體管的柵極分別與所述第二晶體管的柵極和漏極相連，所述第一晶體管的 源極與所述第一節(jié)點(diǎn)相連，所述第一晶體管的漏極與所述電流調(diào)整模塊的第二端相連； 所述第二晶體管的源極與所述第二節(jié)點(diǎn)相連。6. 如權(quán)利要求5所述的基準(zhǔn)電路，其特征在于，所述第一晶體管和所述第二晶體管均為 N型晶體管。7. 如權(quán)利要求5所述的基準(zhǔn)電路，其特征在于，所述電流控制模塊，具體包括:第三晶體 管、第四晶體管和第五晶體管;其中， 所述第三晶體管的柵極和漏極、所述第四晶體管的柵極以及所述第五晶體管的柵極分 別與所述第一晶體管的漏極相連，所述第三晶體管的源極、所述第四晶體管的源極和所述 第五晶體管的源極分別與所述第一電平信號端相連； 所述第四晶體管的漏極分別與所述第二晶體管的柵極和漏極以及所述第一晶體管的 柵極相連； 所述第五晶體管的漏極與所述輸出端相連。8. 如權(quán)利要求7所述的基準(zhǔn)電路，其特征在于，所述第三晶體管、所述第四晶體管和所 述第五晶體管均為P型晶體管。
【文檔編號】G05F1/565GK105955388SQ201610363419
【公開日】2016年9月21日
【申請日】2016年5月26日
【發(fā)明人】王糖祥
【申請人】京東方科技集團(tuán)股份有限公司