一種基于fpga和phy芯片的高速采樣裝置制造方法
【專利摘要】本實(shí)用新型公開了一種基于FPGA和PHY芯片的高速采樣裝置，包括FPGA單元、存儲單元、以太網(wǎng)PHY芯片單元和可變速率采樣A/D轉(zhuǎn)換單元；所述FPGA單元與可變速率采樣A/D單元通過LVDS接口連接；所述FPGA單元與存儲單元相互通信；FPGA單元輸出的MAC地址信號直接輸出至以太網(wǎng)PHY芯片單元中。本實(shí)用新型具有通用性強(qiáng)、采集速度高、通信速度高的特點(diǎn)，適用于電力行業(yè)的各種不同工程環(huán)境，來采集和分析傳感器所耦合到的各種信號。
【專利說明】—種基于FPGA和PHY芯片的高速采樣裝置

【技術(shù)領(lǐng)域】
[0001 ] 本實(shí)用新型涉及一種高速數(shù)據(jù)采集裝置，特別涉及一種基于FPGA和PHY芯片的高速采樣裝置。

【背景技術(shù)】
[0002]隨著電力行業(yè)的技術(shù)發(fā)展，智能電網(wǎng)的監(jiān)測與局放信號采集成為了其中的關(guān)鍵裝置及重要技術(shù)。高采樣頻率與較長的采樣周期決定了采集數(shù)據(jù)量相當(dāng)龐大，比如一個工頻周期為50Hz，若以采樣率100MHz，每個采樣點(diǎn)由16bit構(gòu)成，那么一秒有50個工頻周期，采集到的信號就是160MBPS的速率傳輸。
[0003]目前的采集裝置多為USB傳輸，但是USB類型的接口在電磁場環(huán)境較為復(fù)雜的電力行業(yè)工程應(yīng)用中抗靜電干擾能力較差，經(jīng)常會出現(xiàn)連接不上的情況。而一般的以太網(wǎng)實(shí)現(xiàn)方案多采用FPGA+DSP+PHY芯片來實(shí)現(xiàn)，硬件規(guī)模較大，成本較高。
實(shí)用新型內(nèi)容
[0004]針對上述現(xiàn)有技術(shù)中存在的問題，本實(shí)用新型目的是:提出一種采集速度高、存儲容量大、通用性強(qiáng)、性價比高，基于FPGA和PHY芯片的高速采樣裝置以解決上述問題。
[0005]本實(shí)用新型解決其技術(shù)問題所采用的技術(shù)方案是:
[0006]一種基于FPGA和PHY芯片的高速采樣裝置，包括:
[0007]FPGA單元、存儲單元、以太網(wǎng)PHY芯片單元和可變速率采樣A/D轉(zhuǎn)換單元；所述FPGA單元與可變速率采樣A/D單元通過LVDS接口連接；所述FPGA單元與存儲單元相互通信；FPGA單元輸出的MAC地址信號直接輸出至以太網(wǎng)PHY芯片單元中。
[0008]所述FPGA單元上還設(shè)有擴(kuò)展I/O 口。
[0009]所述存儲單元采用DDR3存儲器。
[0010]所述以太網(wǎng)PHY芯片上設(shè)有網(wǎng)卡接口。
[0011]本實(shí)用新型的有益效果是:
[0012](I)本實(shí)用新型采用FPGA實(shí)現(xiàn)對數(shù)據(jù)的采樣和存儲，節(jié)省了硬件規(guī)模和功耗；
[0013](2)采用以太網(wǎng)接口，增加了抗靜電干擾能力；
[0014](3)采用DDR3作為板上存儲，增加了數(shù)據(jù)流的讀取速度；
[0015](4)具有通用性強(qiáng)、采集速度高、通信速度高的特點(diǎn)，適用于電力行業(yè)的各種不同工程環(huán)境，來采集和分析傳感器所耦合到的各種信號。

【專利附圖】

【附圖說明】
[0016]圖1是本實(shí)用新型的結(jié)構(gòu)示意圖。

【具體實(shí)施方式】
[0017]以下結(jié)合附圖，對本實(shí)用新型做進(jìn)一步說明。
[0018]如圖1所示，一種基于FPGA和PHY芯片的高速采樣裝置，包括:FPGA單元、存儲單元、以太網(wǎng)PHY芯片單元和可變速率采樣A/D轉(zhuǎn)換單元；所述FPGA單元與可變速率采樣A/D單元通過LVDS接口連接；所述FPGA單元與存儲單元相互通信；FPGA單元輸出的MAC地址信號直接輸出至以太網(wǎng)PHY芯片單元中。
[0019]其中各單元功能如下:
[0020]FPGA單元主要完成信號的采集、傳輸、存儲和讀取功能。
[0021]本實(shí)用新型的可變速率采樣A/D轉(zhuǎn)換單元，采用高速A/D進(jìn)行數(shù)據(jù)采集，使用FPGA作為控制器直接負(fù)責(zé)數(shù)據(jù)采集部分與軟件系統(tǒng)之間的控制命令交互及數(shù)據(jù)傳輸，并完成存儲控制器的功能。
[0022]具體實(shí)施中，本實(shí)用新型采用Altera Cyclone V FPGA芯片實(shí)現(xiàn)高速A/D邏輯控制器，支持A/D芯片LVDS輸出協(xié)議，解決高速數(shù)據(jù)輸入輸出接口問題。所述存儲單元采用DDR3存儲器，確保實(shí)時數(shù)據(jù)讀取能力，解決高速數(shù)據(jù)流的存儲問題；通過FPGA控制的PHY芯片，支持千兆以太網(wǎng)傳輸，解決了高速實(shí)時通信的技術(shù)難點(diǎn)。
[0023]本實(shí)用新型采樣速率高，可以通過FPGA上的鎖相環(huán)對采樣頻率進(jìn)行調(diào)整以適應(yīng)不同信號頻率；板上信號傳輸快，采用LVDS和DDR3使的數(shù)據(jù)的采集、存儲的速度較同類產(chǎn)品大幅提高；所述FPGA單元上還設(shè)有擴(kuò)展I/O 口，擴(kuò)展I/O 口包括48針I(yè)DC插座，48針高速接插件與FPGA的48個用戶I/O連接，可以作為普通I/O、RS232、RS485、LVDS等通用接口與其他裝置連接；而且可配置性好，使用靈活方便，適應(yīng)各種工作環(huán)境。
[0024]本實(shí)用新型的裝置由模數(shù)轉(zhuǎn)換器、FPGA、存儲器和以太網(wǎng)通信部分組成；模數(shù)轉(zhuǎn)換器將輸入的模擬信號轉(zhuǎn)化為數(shù)字信號后經(jīng)FPGA做串轉(zhuǎn)并，采用FIFO的形式存儲在DDR3芯片中，同時由FPGA模擬一個MAC地址，以太網(wǎng)PHY芯片上設(shè)有網(wǎng)卡接口，與PHY芯片構(gòu)成千兆以太網(wǎng)通信部分，最終將采集到的信號通過網(wǎng)線傳送到上位機(jī)。與業(yè)界普遍的FPGA+DSP+PHY芯片相比，減少了硬件規(guī)模與器件種類，降低了成本的同時大大提高了系統(tǒng)的平均故障間隔時間。
[0025]以上所述的利用較佳的實(shí)施例詳細(xì)說明本實(shí)用新型，而非限制本實(shí)用新型的范圍。本領(lǐng)域技術(shù)人員可通過閱讀本實(shí)用新型后，做出細(xì)微的改變和調(diào)整，仍將不失為本實(shí)用新型的要義所在，亦不脫離本實(shí)用新型的精神和范圍。
【權(quán)利要求】
1.一種基于FPGA和PHY芯片的高速采樣裝置，其特征在于，包括: FPGA單元、存儲單元、以太網(wǎng)PHY芯片單元和可變速率采樣A/D轉(zhuǎn)換單元；所述FPGA單元與可變速率采樣A/D單元通過LVDS接口連接；所述FPGA單元與存儲單元相互通信；FPGA單元輸出的MAC地址信號直接輸出至以太網(wǎng)PHY芯片單元中。
2.如權(quán)利要求1所述的一種基于FPGA和PHY芯片的高速采樣裝置，其特征在于，所述FPGA單元上還設(shè)有擴(kuò)展I/O 口。
3.如權(quán)利要求1所述的一種基于FPGA和PHY芯片的高速采樣裝置，其特征在于，所述存儲單元采用DDR3存儲器。
4.如權(quán)利要求1所述的一種基于FPGA和PHY芯片的高速采樣裝置，其特征在于，所述以太網(wǎng)PHY芯片上設(shè)有網(wǎng)卡接口。
【文檔編號】G05B19/042GK204188983SQ201420681697
【公開日】2015年3月4日 申請日期:2014年11月12日 優(yōu)先權(quán)日:2014年11月12日
【發(fā)明者】沈慶河, 劉輝, 楊波, 劉嶸, 張有平, 何一甲 申請人:國家電網(wǎng)公司, 山東電力研究院