專利名稱：電子測(cè)量及控制模塊的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及測(cè)量控制裝置領(lǐng)域，詳細(xì)地講是電子測(cè)量及控制模塊。
背景技術(shù)：
眾所周知在測(cè)量控制領(lǐng)域，電子測(cè)控裝置廣泛采用的是Sbit 16bit數(shù)據(jù)寬度， 定點(diǎn)運(yùn)算單元CPU作為測(cè)控裝置的核心。由于CPU運(yùn)算能力限制，不可能進(jìn)行高速、高精度的數(shù)據(jù)運(yùn)算。為了提高數(shù)據(jù)運(yùn)算精度，一般采用浮點(diǎn)運(yùn)算，定點(diǎn)CPU如果要進(jìn)行浮點(diǎn)運(yùn)算， 就很容易產(chǎn)生溢出，這時(shí)，要么不斷地移位定標(biāo)，要么作截尾。要耗費(fèi)大量的程序空間和CPU 執(zhí)行時(shí)間。同時(shí)CPU不但要完成數(shù)據(jù)計(jì)算工作，還要擔(dān)負(fù)事務(wù)性管理工作，又消耗掉很多 CPU執(zhí)行時(shí)間，因此當(dāng)前測(cè)量控制裝置數(shù)據(jù)采集頻率一般最高為20HZ。另外，測(cè)量控制裝置采集的數(shù)據(jù)要傳送到上位機(jī)(PC機(jī))，對(duì)數(shù)據(jù)做進(jìn)一步處理。一般采用的通訊口絕大部分為 RS232串行接口，稍好一點(diǎn)為USB1. 1通訊口，這樣就限制了數(shù)據(jù)傳輸速率與準(zhǔn)確率。RS232 串口是一種較常用的端口，因?yàn)槠浣Y(jié)構(gòu)簡(jiǎn)單，使用方便，編程容易被大家廣泛采用。但其最高通訊速率為201A/S，并且無錯(cuò)誤校驗(yàn)功能，它就是一種低速率串行通訊，數(shù)據(jù)傳輸?shù)恼`碼率受電磁環(huán)境影響極大，可能造成大量的數(shù)據(jù)傳輸錯(cuò)誤。USB1. 1雖然有傳輸數(shù)據(jù)糾錯(cuò)功能，但其傳輸速率為12Mbps即1. 5M/秒。

發(fā)明內(nèi)容
本發(fā)明的目的就在于克服現(xiàn)有技術(shù)不足，提供一種高速、高精度的電子測(cè)量及控制模塊。本發(fā)明采用如下技術(shù)解決方案一種電子測(cè)量及控制模塊，包括CPU模塊，其特征是，CPU模塊與另一 CPU模塊之間通過高速雙口 RAM模塊連接，CPU模塊與RAM模塊、ROM模塊、D/A模塊、A/D模塊、BUS接口模塊之間利用16 32bit并行數(shù)據(jù)線連接 ’另一 CPU模塊與另一 RAM模塊、另一 ROM模塊、高數(shù)計(jì)數(shù)器、串行接口模塊、以太網(wǎng)模塊、高速USB2. 0模塊之間利用16bit并行數(shù)據(jù)總線連接；CPU模塊觸發(fā)A/D模塊，將外部輸入的模擬量轉(zhuǎn)換為數(shù)字量，然后CPU模塊發(fā)送讀命令，讀取A/D模塊中的數(shù)字量，并存入RAM模塊中，按照相應(yīng)的濾波算法，過濾掉采集信號(hào)中的無用噪聲，保留有效數(shù)據(jù)，有效數(shù)據(jù)一方面通過高速雙口 RAM模塊送往另一 CPU模塊，另一方面，CPU模塊根據(jù)控制命令，經(jīng)PID運(yùn)算，運(yùn)算結(jié)果送至D/A模塊，輸出模擬信號(hào)，控制外部機(jī)械設(shè)備；另一CPU模塊得到有效數(shù)據(jù)，分別送到高速 USB2. 0模塊、串行接口模塊發(fā)送至外部PC機(jī)或其它利用數(shù)據(jù)的設(shè)備，另一 CPU模塊根據(jù)網(wǎng)絡(luò)傳輸協(xié)議按照規(guī)定的數(shù)據(jù)格式發(fā)送數(shù)據(jù)至以太網(wǎng)接口模塊，同時(shí)另一 CPU模塊讀取高速計(jì)數(shù)器中的數(shù)據(jù)通過雙口 RAM模塊送往CPU模塊參加運(yùn)算。本發(fā)明的有益效果是，由于減少了定標(biāo)、移位和溢出檢查，擴(kuò)大了動(dòng)態(tài)范圍，提高了運(yùn)算精度，還大大節(jié)省了運(yùn)算時(shí)間和存儲(chǔ)空間，浮點(diǎn)運(yùn)算用硬件來實(shí)現(xiàn)，可以在單周期內(nèi)完成，這一優(yōu)點(diǎn)在實(shí)現(xiàn)高精度復(fù)雜算法時(shí)尤為突出，為復(fù)雜算法的實(shí)時(shí)處理提供了保證。


下面結(jié)合附圖和實(shí)施例對(duì)本發(fā)明進(jìn)一步說明。圖1是本發(fā)明裝置的原理方框圖。圖中 1. CPU模塊，2.高速雙口 RAM模塊，3. CPU模塊，4. RAM模塊，5. ROM模塊，6. D/A模塊，7.輸出接口，8. A/D模塊，9. BUS接口模塊，10.高速USB2. 0模塊，11. USB接口， 12.以太網(wǎng)模塊，13.網(wǎng)絡(luò)接口，14.串行接口模塊，15.數(shù)據(jù)接口，16.高數(shù)計(jì)數(shù)器，17.正交信號(hào)接口，18. ROM模塊，19. RAM模塊。
具體實(shí)施例方式下面結(jié)合附圖和具體實(shí)施例對(duì)本發(fā)明作進(jìn)一步說明，以助于理解本發(fā)明的內(nèi)容。如圖1所示，本發(fā)明CPU模塊3與另一 CPU模塊1之間通過高速雙口 RAM模塊2 連接，達(dá)到CPU模塊之間高速數(shù)據(jù)傳輸?shù)哪康?。CPU模塊3與RAM模塊4、ROM模塊5、D/A 模塊6、A/D模塊8、BUS接口模塊9之間利用16 32bit并行數(shù)據(jù)線連接；另一 CPU模塊1與另一 RAM模塊19、另一 ROM模塊18、高數(shù)計(jì)數(shù)器16、高可靠性串行接口模塊14、以太網(wǎng)模塊 12、高速USB2. 0模塊10之間利用16bit并行數(shù)據(jù)總線連接，高速USB2. 0模塊10連有USB 接口 11，高數(shù)計(jì)數(shù)器16、串行接口模塊14及以太網(wǎng)模塊12分別連有正交信號(hào)接口 17、數(shù)據(jù)接口 15、網(wǎng)絡(luò)接口 13;CPU模塊3觸發(fā)A/D模塊8 (模擬數(shù)字轉(zhuǎn)換模塊)，啟動(dòng)轉(zhuǎn)化功能，將外部輸入的模擬量轉(zhuǎn)換為數(shù)字量，然后CPU模塊3發(fā)送讀命令，讀取A/D模塊8 (模擬數(shù)字轉(zhuǎn)換模塊)中的數(shù)字量，并存入RAM模塊4中，按照相應(yīng)的濾波算法，過濾掉采集信號(hào)中的無用噪聲，保留有效數(shù)據(jù)，有效數(shù)據(jù)一方面通過高速雙口 RAM模塊2送往另一 CPU模塊1，另一方面，CPU模塊3根據(jù)控制命令，經(jīng)PID運(yùn)算，運(yùn)算結(jié)果送至D/A模塊6 (數(shù)字模擬轉(zhuǎn)換器)， D/A模塊6連接有輸出接口 7，輸出模擬信號(hào)，控制外部機(jī)械設(shè)備；另一 CPU模塊1得到有效數(shù)據(jù)，分別送到高速USB2. 0模塊10、高可靠性串行接口模塊14發(fā)送至外部PC機(jī)或其它利用數(shù)據(jù)的設(shè)備，另一 CPU模塊1根據(jù)網(wǎng)絡(luò)傳輸協(xié)議按照規(guī)定的數(shù)據(jù)格式發(fā)送數(shù)據(jù)至以太網(wǎng)接口模塊12，同時(shí)另一 CPU模塊1讀取高速計(jì)數(shù)器16中的數(shù)據(jù)通過雙口 RAM模塊2送往 CPU模塊3參加運(yùn)算。本發(fā)明采用雙32bit CPU技術(shù)，其中CPU模塊3專門工作于高速、高精度浮點(diǎn)數(shù)據(jù)運(yùn)算狀態(tài)，另一 CPU模塊1提供通訊、命令傳輸功能。采用雙CPU協(xié)調(diào)工作模式，優(yōu)化了測(cè)量與控制核心模塊數(shù)據(jù)運(yùn)算任務(wù)，各個(gè)任務(wù)工作時(shí)間得到合理安排。CPU模塊3為浮點(diǎn)運(yùn)算方式，32bit浮點(diǎn)運(yùn)算DSP的動(dòng)態(tài)范圍可以作到1536dB，由于減少了定標(biāo)、移位和溢出檢查， 擴(kuò)大了動(dòng)態(tài)范圍，提高了運(yùn)算精度，還大大節(jié)省了運(yùn)算時(shí)間和存儲(chǔ)空間。浮點(diǎn)運(yùn)算用硬件來實(shí)現(xiàn)，可以在單周期內(nèi)完成。這一優(yōu)點(diǎn)在實(shí)現(xiàn)高精度復(fù)雜算法時(shí)尤為突出，為復(fù)雜算法的實(shí)時(shí)處理提供了保證。因此該測(cè)量與控制核心模塊采集頻率可達(dá)到lkHZ。測(cè)試與控制核心模塊與外部設(shè)備通訊采用多種數(shù)據(jù)傳輸方式，包括高可靠性串行接口模塊14、以太網(wǎng)模塊 12、高速USB2.0模塊10?？衫枚喾N手段將采集的有效數(shù)據(jù)傳輸?shù)酵獠吭O(shè)備，方便數(shù)據(jù)共享，其中高速USB2. 0的最高傳輸速率為480MBPS即60MB/s。
權(quán)利要求
1. 一種電子測(cè)量及控制模塊，包括CPU模塊，其特征是CPU模塊與另一 CPU模塊之間通過高速雙口 RAM模塊連接，CPU模塊與RAM模塊、ROM模塊、D/A模塊、A/D模塊、BUS接口模塊之間利用16 32bit并行數(shù)據(jù)線連接；另一 CPU模塊與另一 RAM模塊、另一 ROM模塊、 高數(shù)計(jì)數(shù)器、串行接口模塊、以太網(wǎng)模塊、高速USB2.0模塊之間利用16bit并行數(shù)據(jù)總線連接；CPU模塊觸發(fā)A/D模塊，將外部輸入的模擬量轉(zhuǎn)換為數(shù)字量，然后CPU模塊發(fā)送讀命令， 讀取A/D模塊中的數(shù)字量，并存入RAM模塊中，按照相應(yīng)的濾波算法，過濾掉采集信號(hào)中的無用噪聲，保留有效數(shù)據(jù)，有效數(shù)據(jù)一方面通過高速雙口 RAM模塊送往另一 CPU模塊，另一方面，CPU模塊根據(jù)控制命令，經(jīng)PID運(yùn)算，運(yùn)算結(jié)果送至D/A模塊，輸出模擬信號(hào)，控制外部機(jī)械設(shè)備；另一CPU模塊得到有效數(shù)據(jù)，分別送到高速USB2. 0模塊、串行接口模塊發(fā)送至外部PC機(jī)或其它利用數(shù)據(jù)的設(shè)備，另一 CPU模塊根據(jù)網(wǎng)絡(luò)傳輸協(xié)議按照規(guī)定的數(shù)據(jù)格式發(fā)送數(shù)據(jù)至以太網(wǎng)接口模塊，同時(shí)另一 CPU模塊讀取高速計(jì)數(shù)器中的數(shù)據(jù)通過雙口 RAM模塊送往CPU模塊參加運(yùn)算。
全文摘要
本發(fā)明涉及一種電子測(cè)量及控制模塊，屬于測(cè)量控制裝置領(lǐng)域。包括CPU模塊，CPU模塊觸發(fā)A/D模塊，將外部輸入的模擬量轉(zhuǎn)換為數(shù)字量，然后CPU模塊發(fā)送讀命令，讀取A/D模塊中的數(shù)字量，并存入RAM模塊中，按照相應(yīng)的濾波算法，過濾掉采集信號(hào)中的無用噪聲，保留有效數(shù)據(jù)，有效數(shù)據(jù)一方面通過高速雙口RAM模塊送往另一CPU模塊，另一方面，CPU模塊根據(jù)控制命令，經(jīng)PID運(yùn)算，運(yùn)算結(jié)果送至D/A模塊，輸出模擬信號(hào)，控制外部機(jī)械設(shè)備；另一CPU模塊得到有效數(shù)據(jù)，分別送到高速USB2.0模塊、串行接口模塊發(fā)送至外部PC機(jī)或其它利用數(shù)據(jù)的設(shè)備，另一CPU模塊根據(jù)網(wǎng)絡(luò)傳輸協(xié)議按照規(guī)定的數(shù)據(jù)格式發(fā)送數(shù)據(jù)至以太網(wǎng)接口模塊，同時(shí)另一CPU模塊讀取高速計(jì)數(shù)器中的數(shù)據(jù)通過雙口RAM模塊送往CPU模塊參加運(yùn)算。
文檔編號(hào)G05B19/042GK102298342SQ20111007545
公開日2011年12月28日 申請(qǐng)日期2011年3月28日 優(yōu)先權(quán)日2011年3月28日
發(fā)明者陶英斌 申請(qǐng)人:陶英斌