專利名稱：一種低電壓帶隙基準(zhǔn)源產(chǎn)生電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及模擬集成電路設(shè)計領(lǐng)域，具體涉及一種給模擬電路提供低電壓、低溫度系數(shù)的基準(zhǔn)電壓源及相應(yīng)啟動電路。
背景技術(shù)：
帶隙基準(zhǔn)源電路的基本思想是把具有正溫度系數(shù)與負(fù)溫度系數(shù)特性的組件產(chǎn)生的電流或者電壓按照一定的比例進(jìn)行疊加，將產(chǎn)生的與溫度無關(guān)的輸出作為參考電壓或者電流。帶隙基準(zhǔn)源電路廣泛地應(yīng)用在A/D (Analog/Digital，模擬/數(shù)字)和D/A (Digital/Analog，數(shù)字/模擬)數(shù)據(jù)轉(zhuǎn)換系統(tǒng)中，和其他基準(zhǔn)相比，它具有以下優(yōu)點可以與標(biāo)準(zhǔn)的CMOS (Complementary Metal Oxide kmiconductor，互補(bǔ)金屬氧化物半導(dǎo)體)工藝兼容；溫度系數(shù)和電源抑制比能夠滿足一般系統(tǒng)的要求，可工作在低電壓下。傳統(tǒng)的帶隙基準(zhǔn)源電路產(chǎn)生一個約為1. 25V的穩(wěn)定電壓。在數(shù)據(jù)轉(zhuǎn)換器等高精度系統(tǒng)中，帶隙基準(zhǔn)源電路的溫度系數(shù)、PSRR (Power Supply Rejection Ratio，電源抑制比)性能直接影響系統(tǒng)整體性能。隨著技術(shù)的不斷發(fā)展，對這些系統(tǒng)的要求越來越高，從而對帶隙基準(zhǔn)源也提出了更高的要求。同時隨著工藝尺寸的縮小， 電源電壓不斷降低(電源電壓小于1. 25V)，傳統(tǒng)的帶隙基準(zhǔn)源已無法工作。另外，經(jīng)典的帶隙基準(zhǔn)源產(chǎn)生電路只對溫度的一階項進(jìn)行補(bǔ)償，其溫度系數(shù)偏高， 無法滿足高精度系統(tǒng)的要求，而對溫度的高階項進(jìn)行補(bǔ)償?shù)幕鶞?zhǔn)源產(chǎn)生電路，其結(jié)構(gòu)復(fù)雜， 功耗和面積均較大。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題是提供一種結(jié)構(gòu)簡單、功耗小的低電源電壓下工作的帶隙基準(zhǔn)源產(chǎn)生電路。本發(fā)明解決上述技術(shù)問題的技術(shù)方案如下
一種低電壓帶隙基準(zhǔn)源產(chǎn)生電路，包括啟動電路和與其電連接的帶隙基準(zhǔn)源產(chǎn)生電路，所述帶隙基準(zhǔn)源產(chǎn)生電路包括運算放大器、偏置電流產(chǎn)生電路和分壓電路，所述運算放大器的輸出端與偏置電流產(chǎn)生電路電連接，所述運算放大器的正相輸入端和負(fù)相輸入端與分壓電路電連接，所述偏置電流產(chǎn)生電路與分壓電路電連接，其中
所述分壓電路包括電阻R1A、電阻RlB、電阻R2A、電阻R2B、電阻R3、電阻R4、電阻R5、三極管Ql和三極管Q2 ；
所述電阻RlA的一端、運算放大器負(fù)相輸入端和偏置電流產(chǎn)生電路電連接于節(jié)點A ； 所述電阻RlB的一端、運算放大器正相輸入端和偏置電流產(chǎn)生電路電連接于節(jié)點B ； 所述電阻R4的一端和偏置電流產(chǎn)生電路電連接于節(jié)點E，所述節(jié)點E引出帶隙基準(zhǔn)源產(chǎn)生電路的輸出端；所述電阻RlA的另一端、電阻R2A的一端和三極管Ql的發(fā)射極電連接于節(jié)點C ； 所述電阻RlB的另一端、電阻R2B的一端、電阻R3的一端和電阻R5的一端電連接于節(jié)
占D ·
所述電阻R3的另一端、電阻R5的另一端和三極管Q2的發(fā)射極電連接； 所述電阻R4的另一端、電阻R2A的另一端、電阻R2B的另一端、三極管Ql的基極、三極管Ql的集電極、三極管Q2的基極和三極管Q2的集電極均接地。本發(fā)明的有益效果是通過電阻R1A、電阻R1B、電阻R2A、電阻R2B、電阻R3、電阻 R4和電阻R5進(jìn)行分壓，將部分電壓加在三極管Ql和三極管Q2的發(fā)射極上，這樣從本發(fā)明的低電壓帶隙基準(zhǔn)源產(chǎn)生電路中所體現(xiàn)出的帶隙電壓便是材料帶隙電壓(由制造本發(fā)明低電壓帶隙基準(zhǔn)源產(chǎn)生電路所采用材料的禁帶寬度決定的電壓)的一部分，從而產(chǎn)生低電壓帶隙基準(zhǔn)源。與對溫度的高階項進(jìn)行補(bǔ)償?shù)幕鶞?zhǔn)源產(chǎn)生電路相比，本發(fā)明的低電壓帶隙基準(zhǔn)源產(chǎn)生電路結(jié)構(gòu)簡單、功耗小，并節(jié)省了占用面積。在上述技術(shù)方案的基礎(chǔ)上，本發(fā)明還可以做如下改進(jìn)。進(jìn)一步，所述電阻RlA和電阻RlB的電阻值相等，所述電阻R2A和電阻R2B的電阻
值相等。進(jìn)一步，所述電阻R1A、電阻R1B、電阻R2A、電阻R2B、電阻R3和電阻R4具有正溫度系數(shù)，所述電阻R5具有負(fù)溫度系數(shù)。進(jìn)一步，所述運算放大器為單端輸出運算放大器。進(jìn)一步，所述偏置電流產(chǎn)生電路包括晶體管M1A、晶體管MlB和晶體管MlC;所述晶體管MlA的柵極、晶體管MlB的柵極和晶體管MlC的柵極均與所述運算放大器的輸出端電連接；所述晶體管MlA的漏極與節(jié)點A電連接；所述晶體管MlB的漏極與節(jié)點B電連接；所述晶體管MlC的漏極與節(jié)點E電連接；所述晶體管MlA的源極、晶體管MlB的的源極和晶體管MlC的源極均與電源VDD電連接。進(jìn)一步，所述晶體管M1A、晶體管MlB和晶體管MlC均為PMOS (P-channel Metal Oxide Semiconductor, P溝道金屬氧化物半導(dǎo)體)晶體管。進(jìn)一步，所述晶體管M1A、晶體管MlB和晶體管MlC的尺寸相同。進(jìn)一步，所述啟動電路包括PMOS 晶體管 MSI、NMOS (N-channel Metal Oxide kmiconductor，N溝道金屬氧化物半導(dǎo)體)晶體管MS2和匪OS晶體管MS3 ；所述PMOS晶體管MSl的源極與電源VDD電連接；所述PMOS晶體管MSl的柵極、PMOS晶體管MSl的漏極、 NMOS晶體管MS2的漏極和NMOS晶體管MS3的柵極電連接；所述NMOS晶體管MS3的漏極與所述運算放大器的輸出端電連接；所述NMOS晶體管MS2的柵極與所述節(jié)點A電連接；所述匪OS晶體管MS2的源極和匪OS晶體管MS3的源極接地。采用上述進(jìn)一步方案的有益效果是，使得啟動電路結(jié)構(gòu)簡單、功耗低，并可使帶隙基準(zhǔn)源產(chǎn)生電路工作在正常的工作點，避免啟動失敗。本發(fā)明低電壓帶隙基準(zhǔn)源產(chǎn)生電路中，所述電阻RlA和電阻RlB的電阻值相等，所述電阻R2A和電阻R2B的電阻值相等，所述晶體管M1A、晶體管MlB和晶體管MlC的尺寸相同，使得流經(jīng)PMOS晶體管MlA和PMOS晶體管MlB的電流大小相等，節(jié)點A處和節(jié)點B處的電壓相等，節(jié)點C處和節(jié)點D處的電壓相等，使得流進(jìn)三極管Ql和三極管Q2發(fā)射極的電流相等，從而使得對低電壓帶隙基準(zhǔn)源產(chǎn)生電路中的電阻、PMOS晶體管和三極管的選取和設(shè)
5置更為簡單，并利于對帶隙基準(zhǔn)源產(chǎn)生電路的輸出端的輸出電壓進(jìn)行計算。本發(fā)明低電壓帶隙基準(zhǔn)源產(chǎn)生電路中通過調(diào)節(jié)具有負(fù)溫度系數(shù)的電阻R5的電阻值，以間接調(diào)節(jié)電阻R2B和電阻R5的電阻值比值，從而使得本電路的高階誤差最小化；通過調(diào)節(jié)電阻R3的電阻值，以間接調(diào)節(jié)電阻R2B和電阻R3的電阻值比值，使得本電路的線性誤差最小化；通過調(diào)節(jié)電阻R4的電阻值，以間接調(diào)節(jié)電阻R2B和電阻R4的電阻值比值，從而使得本發(fā)明低電壓帶隙基準(zhǔn)源產(chǎn)生電路產(chǎn)生低的基準(zhǔn)電壓進(jìn)行輸出。本發(fā)明低電壓帶隙基準(zhǔn)源產(chǎn)生電路中的分壓電路，不但可以產(chǎn)生低溫度系數(shù)的基準(zhǔn)源，而且僅多用一個具有不同溫度系數(shù)的電阻，使得其結(jié)構(gòu)簡單，功耗和面積小。本發(fā)明低電壓帶隙基準(zhǔn)源產(chǎn)生電路基于標(biāo)準(zhǔn)CMOS工藝，不需要額外的工藝，易于實現(xiàn)；本發(fā)明低電壓帶隙基準(zhǔn)源產(chǎn)生電路能夠產(chǎn)生低壓低溫度系數(shù)的基準(zhǔn)電壓源，而且不需要復(fù)雜的二階溫度補(bǔ)償電路，從而簡化電路設(shè)計，降低功耗；同時基準(zhǔn)源的大小可以通過調(diào)整電阻R4的電阻值進(jìn)行調(diào)節(jié)；本發(fā)明中的啟動電路結(jié)構(gòu)簡單，可以使帶隙基準(zhǔn)源產(chǎn)生電路工作在正常的工作點，避免啟動失敗。


圖1為本發(fā)明低電壓帶隙基準(zhǔn)源產(chǎn)生電路的電路原理圖。附圖中，各標(biāo)號所代表的部件列表如下
1、帶隙基準(zhǔn)源產(chǎn)生電路，2、啟動電路，101、分壓電路，102、偏置電流產(chǎn)生電路。
具體實施例方式以下結(jié)合附圖對本發(fā)明的原理和特征進(jìn)行描述，所舉實例只用于解釋本發(fā)明，并非用于限定本發(fā)明的范圍。如圖1所示，本發(fā)明低電壓帶隙基準(zhǔn)源產(chǎn)生電路包括啟動電路2和與其電連接的帶隙基準(zhǔn)源產(chǎn)生電路1，所述帶隙基準(zhǔn)源產(chǎn)生電路1包括運算放大器Al、偏置電流產(chǎn)生電路 102和分壓電路101，所述運算放大器Al的輸出端與偏置電流產(chǎn)生電路102電連接，所述運算放大器Al的正相輸入端和負(fù)相輸入端與分壓電路101電連接。其中，所述分壓電路101包括電阻R1A、電阻R1B、電阻R2A、電阻R2B、電阻R3、電阻 R4、電阻R5、三極管Ql和三極管Q2 ；所述電阻RlA的一端、運算放大器Al負(fù)相輸入端和偏置電流產(chǎn)生電路102電連接于節(jié)點A ；所述電阻RlB的一端、運算放大器Al正相輸入端和偏置電流產(chǎn)生電路102電連接于節(jié)點B ；所述電阻R4的一端和偏置電流產(chǎn)生電路102電連接于節(jié)點E，所述節(jié)點E引出帶隙基準(zhǔn)源產(chǎn)生電路1的輸出端；所述電阻RlA的另一端、電阻R2A的一端和三極管Ql的發(fā)射極電連接于節(jié)點C ；所述電阻RlB的另一端、電阻R2B的一端、電阻R3的一端和電阻R5的一端電連接于節(jié)點D ；所述電阻R3的另一端、電阻R5的另一端和三極管Q2的發(fā)射極相連；所述電阻R4的另一端、電阻R2A的另一端、電阻R2B的另一端、三極管Ql的基極、三極管Ql的集電極、三極管Q2的基極和三極管Q2的集電極均接地。所述偏置電流產(chǎn)生電路102包括晶體管M1A、晶體管MlB和晶體管MlC ；所述晶體管MlA的柵極、晶體管MlB的柵極和晶體管MlC的柵極均與所述運算放大器Al的輸出端電連接；所述晶體管MlA的漏極與節(jié)點A電連接；所述晶體管MlB的漏極與節(jié)點B電連接；所述晶體管MlC的漏極與節(jié)點E電連接；所述晶體管MlA的源極、晶體管MlB的的源極和晶體管MlC的源極均與電源VDD電連接。所述啟動電路2包括PMOS晶體管MSl、NM0S晶體管MS2和匪OS晶體管MS3 ；所述 PMOS晶體管MSl的源極與電源VDD電連接；所述PMOS晶體管MSl的柵極、PMOS晶體管MSl 的漏極、NMOS晶體管MS2的漏極和NMOS晶體管MS3的柵極電連接于節(jié)點F ；所述NMOS晶體管MS3的漏極與所述運算放大器的輸出端電連接；所述NMOS晶體管MS2的柵極與所述節(jié)點 A電連接；所述NMOS晶體管MS2的源極和NMOS晶體管MS3的源極接地。圖1所示的低電壓帶隙基準(zhǔn)源產(chǎn)生電路中，所述電阻RlA和電阻RlB的電阻值相等，所述電阻R2A和電阻R2B的電阻值相等；所述電阻R1A、電阻R1B、電阻R2A、電阻R2B、電阻R3和電阻R4具有正溫度系數(shù)，所述電阻R5具有負(fù)溫度系數(shù)；所述運算放大器Al為單端輸出運算放大器；所述晶體管M1A、晶體管MlB和晶體管MlC均為PMOS晶體管；所述晶體管 M1A、晶體管MlB和晶體管MlC的尺寸相同。本發(fā)明的低電壓帶隙基準(zhǔn)源產(chǎn)生電路的原理如下。圖1中，三極管Ql和三極管Q2的電流和其發(fā)射極-基極電壓之間關(guān)系為
權(quán)利要求
1.一種低電壓帶隙基準(zhǔn)源產(chǎn)生電路，包括啟動電路和與其電連接的帶隙基準(zhǔn)源產(chǎn)生電路，所述帶隙基準(zhǔn)源產(chǎn)生電路包括運算放大器、偏置電流產(chǎn)生電路和分壓電路，所述運算放大器的輸出端與偏置電流產(chǎn)生電路電連接，所述運算放大器的正相輸入端和負(fù)相輸入端與分壓電路電連接，所述偏置電流產(chǎn)生電路與分壓電路電連接，其特征在于所述分壓電路包括電阻R1A、電阻RlB、電阻R2A、電阻R2B、電阻R3、電阻R4、電阻R5、三極管Ql和三極管Q2 ；所述電阻RlA的一端、運算放大器負(fù)相輸入端和偏置電流產(chǎn)生電路電連接于節(jié)點A ； 所述電阻RlB的一端、運算放大器正相輸入端和偏置電流產(chǎn)生電路電連接于節(jié)點B ； 所述電阻R4的一端和偏置電流產(chǎn)生電路電連接于節(jié)點E，所述節(jié)點E引出帶隙基準(zhǔn)源產(chǎn)生電路的輸出端；所述電阻RlA的另一端、電阻R2A的一端和三極管Ql的發(fā)射極電連接； 所述電阻RlB的另一端、電阻R2B的一端、電阻R3的一端和電阻R5的一端電連接； 所述電阻R3的另一端、電阻R5的另一端和三極管Q2的發(fā)射極電連接； 所述電阻R4的另一端、電阻R2A的另一端、電阻R2B的另一端、三極管Ql的基極、三極管Ql的集電極、三極管Q2的基極和三極管Q2的集電極均接地。
2.根據(jù)權(quán)利要求1所述的低電壓帶隙基準(zhǔn)源產(chǎn)生電路，其特征在于所述電阻RlA和電阻RlB的電阻值相等，所述電阻R2A和電阻R2B的電阻值相等。
3.根據(jù)權(quán)利要求1所述的低電壓帶隙基準(zhǔn)源產(chǎn)生電路，其特征在于所述電阻R1A、電阻R1B、電阻R2A、電阻R2B、電阻R3和電阻R4具有正溫度系數(shù)，所述電阻R5具有負(fù)溫度系數(shù)。
4.根據(jù)權(quán)利要求1所述的低電壓帶隙基準(zhǔn)源產(chǎn)生電路，其特征在于所述運算放大器為單端輸出運算放大器。
5.根據(jù)權(quán)利要求1至4任一項所述的低電壓帶隙基準(zhǔn)源產(chǎn)生電路，其特征在于 所述偏置電流產(chǎn)生電路包括晶體管M1A、晶體管MlB和晶體管MlC ；所述晶體管MlA的柵極、晶體管MlB的柵極和晶體管MlC的柵極均與所述運算放大器的輸出端電連接；所述晶體管MlA的漏極與節(jié)點A電連接； 所述晶體管MlB的漏極與節(jié)點B電連接； 所述晶體管MlC的漏極與節(jié)點E電連接；所述晶體管MlA的源極、晶體管MlB的的源極和晶體管MlC的源極均與電源VDD電連接。
6.根據(jù)權(quán)利要求5所述的低電壓帶隙基準(zhǔn)源產(chǎn)生電路，其特征在于所述晶體管M1A、 晶體管MlB和晶體管MlC均為PMOS晶體管。
7.根據(jù)權(quán)利要求6所述的低電壓帶隙基準(zhǔn)源產(chǎn)生電路，其特征在于所述晶體管M1A、 晶體管MlB和晶體管MlC的尺寸相同。
8.根據(jù)權(quán)利要求1至4任一項所述的低電壓帶隙基準(zhǔn)源產(chǎn)生電路，其特征在于 所述啟動電路包括PMOS晶體管MS1、NMOS晶體管MS2和匪OS晶體管MS3 ； 所述PMOS晶體管MSl的源極與電源VDD電連接；所述PMOS晶體管MSl的柵極、PMOS晶體管MSl的漏極、NMOS晶體管MS2的漏極和NMOS晶體管MS3的柵極電連接；所述NMOS晶體管MS3的漏極與所述運算放大器的輸出端電連接； 所述NMOS晶體管MS2的柵極與所述節(jié)點A電連接； 所述NMOS晶體管MS2的源極和NMOS晶體管MS3的源極接地。
全文摘要
本發(fā)明涉及一種低電壓帶隙基準(zhǔn)源產(chǎn)生電路，包括啟動電路和與其電連接的帶隙基準(zhǔn)源產(chǎn)生電路，所述帶隙基準(zhǔn)源產(chǎn)生電路包括運算放大器、偏置電流產(chǎn)生電路和分壓電路，所述運算放大器的輸出端與偏置電流產(chǎn)生電路電連接，所述運算放大器的正相輸入端和負(fù)相輸入端與分壓電路電連接，所述偏置電流產(chǎn)生電路與分壓電路電連接，其中所述分壓電路由多個電阻和三極管組成，通過分壓電路中多個電阻進(jìn)行分壓，從而將部分電壓加在三極管發(fā)射極上，將材料帶隙電壓中的一部分電壓進(jìn)行輸出，從而產(chǎn)生低電壓帶隙基準(zhǔn)源。與對溫度的高階項進(jìn)行補(bǔ)償?shù)幕鶞?zhǔn)源產(chǎn)生電路相比，本發(fā)明的低電壓帶隙基準(zhǔn)源產(chǎn)生電路結(jié)構(gòu)簡單、功耗小，并節(jié)省了占用面積。
文檔編號G05F3/30GK102385412SQ201010269350
公開日2012年3月21日 申請日期2010年9月1日 優(yōu)先權(quán)日2010年9月1日
發(fā)明者莊奕琪, 李勇強(qiáng), 湯華蓮, 胡濱, 趙輝 申請人:國民技術(shù)股份有限公司