一種電壓基準源的制作方法
【技術領域】
[0001]本實用新型涉及電壓基準源。
【背景技術】
[0002]設計了一種電壓基準源。

【發(fā)明內容】

[0003]本實用新型旨在提供一種電壓基準源。
[0004]一種電壓基準源，包括第一 PM0S管、第一電阻、第二 PM0S管、第三PM0S管、第一NM0S管、第四PM0S管、第二 NM0S管、第三NM0S管、第五PM0S管、第二電阻、第六PM0S管和第三電阻:
[0005]所述第一 PM0S管的柵極接所述第三PM0S管的柵極和所述第四PM0S管的柵極和漏極和所述第六PM0S管的柵極和所述第二 NM0S管的漏極，漏極接所述第二 PM0S管的柵極和所述第一電阻的一端，源極接電源電壓VCC ;
[0006]所述第一電阻的一端接所述第一 PM0S管的漏極和所述第二 PM0S管的柵極，另一端接地；
[0007]所述第二 PM0S管的柵極接所述第一 PM0S管的漏極和所述第一電阻的一端，漏極所述第三PM0S管的漏極和所述第一 NM0S管的柵極和漏極和所述第二 NM0S管的柵極，源極接電源電壓VCC ;
[0008]所述第三PM0S管的柵極接所述第一 PM0S管的柵極和所述第四PM0S管的柵極和漏極和所述第二 NM0S管的漏極和所述第六PM0S管的柵極，漏極接所述第二 PM0S管的漏極和所述第一 NM0S管的柵極和漏極和所述第二 NM0S管的柵極，源極接電源電壓VCC ;
[0009]所述第一 NM0S管的柵極和漏極接在一起再接所述第二 PM0S管的漏極和所述第三PM0S管的漏極和所述第二 NM0S管的柵極，源極接地；
[0010]所述第四PM0S管的柵極和漏極接在一起再接所述第一 PM0S管的柵極和所述第三PM0S管的柵極和所述第六PM0S管的柵極和所述第二 NM0S管的漏極，源極接電源電壓VCC ;
[0011]所述第二 NM0S管的柵極接所述第二 PM0S管的漏極和所述第三PM0S管的漏極和所述第一 NM0S管的柵極和漏極，漏極所述第一 PM0S管的柵極和所述第三PM0S管的柵極和所述第四PM0S管的柵極和漏極和所述第六PM0S管的柵極，源極接所述第三NM0S管的漏極；
[0012]所述第三NM0S管的柵極接所述第五PM0S管的柵極和漏極和所述第二電阻的一端;
[0013]所述第五PM0S管的柵極和漏極接在一起再接所述第二電阻的一端和所述第三NM0S管的柵極，源極接電源電壓VCC ;
[0014]所述第二電阻的一端接所述第三NM0S管的柵極和所述第五PM0S管的柵極和漏極，另一端接地；
[0015]所述第六PM0S管的柵極接所述第一 PM0S管的柵極和所述第三PM0S管的柵極和所述第四PM0S管的柵極和漏極和所述第二 NM0S管的漏極，漏極接所述第三電阻的一端并作為電壓基準源的輸出端VREF，源極接電源電壓VCC ;
[0016]所述第三電阻的一端接所述第六PM0S管的漏極并作為電壓基準源的輸出端VREF，另一端接地。
[0017]所述第一 PM0S管、所述第一電阻和所述第二 PM0S管構成啟動電路部分，所述第二PM0S管的柵極通過所述第一電阻接地而導通，有啟動電流傳給由所述第一 NM0S管、所述第二 NM0S管和所述第三NM0S管構成電壓基準源的核心部分，啟動電流通過所述第一 NM0S管鏡像給所述第二 NM0S管進而使整個電流源開始工作，再通過所述第四PM0S管和所述第三PM0S管反饋電路傳給電流源的核心部分；啟動電路提供啟動電流后，電流源正常工作后，由于所述第一 PM0S管導通使得所述第三PM0S管的柵極拉高，所述第三PM0S管的漏極就不會有電流流出，使啟動電路部分關閉；所述第三NM0S管處于線性電阻狀態(tài)，所述第三NM0S管的RDS電阻呈正溫度系數；而所述第一 NM0S管的閾值電壓呈負溫度系數；所述第三NM0S管源漏之間的電流為所述第一 NM0S管的閾值電壓除以所述第三NM0S管的RDS電阻，該電流為負溫度系數，該電流通過所述第四PM0S管鏡像給所述第六PM0S管漏極流出在所述第三電阻上產生電壓，所述第三電阻可以采用具有正溫度系數的基區(qū)電阻RBASE，這樣就可以得到零溫度系數的基準電壓VREF。
【附圖說明】
[0018]圖1為本實用新型的電壓基準源的電路圖。
【具體實施方式】
[0019]以下結合附圖對本【實用新型內容】進一步說明。
[0020]一種電壓基準源，如圖1所示，包括第一 PM0S管101、第一電阻102、第二 PM0S管103、第三 PM0S 管 104、第一 NM0S 管 105、第四 PM0S 管 106、第二 NM0S 管 107、第三 NM0S 管108、第五PM0S管109、第二電阻110、第六PM0S管111和第三電阻112:
[0021 ] 所述第一 PM0S管101的柵極接所述第三PM0S管104的柵極和所述第四PM0S管106的柵極和漏極和所述第六PM0S管111的柵極和所述第二 NM0S管107的漏極，漏極接所述第二 PM0S管103的柵極和所述第一電阻102的一端，源極接電源電壓VCC ;
[0022]所述第一電阻102的一端接所述第一 PM0S管101的漏極和所述第二 PM0S管103的柵極，另一端接地；
[0023]所述第二 PM0S管103的柵極接所述第一 PM0S管101的漏極和所述第一電阻102的一端，漏極所述第三PM0S管104的漏極和所述第一 NM0S管105的柵極和漏極和所述第二 NM0S管107的柵極，源極接電源電壓VCC ;
[0024]所述第三PM0S管104的柵極接所述第一 PM0S管101的柵極和所述第四PM0S管106的柵極和漏極和所述第二 NM0S管107的漏極和所述第六PM0S管111的柵極，漏極接所述第二 PM0S管103的漏極和所述第一 NM0S管105的柵極和漏極和所述第二 NM0S管107的柵極，源極接電源電壓VCC ；
[0025]所述第一 NM0S管105的柵極和漏極接在一起再接所述第二 PM0S管103的漏極和所述第三PMOS管104的漏極和所述第二 NMOS管107的柵極，源極接地；
[0026]所述第四PM0S管106的柵極和漏極接在一起再接所述第一 PM0S管101的柵極和所述第三PM0S管104的柵極和所述第六PM0S管111的柵極和所述第二 NM0S管107的漏極，源極接電源電壓VCC ；
[0027]所述第二 NM0S管107的柵極接所述第二 PM0S管103的漏極和所述第三PM0S管104的漏極和所述第一 NM0S管105的柵極和漏極，漏極所述第一 PM0S管101的柵極和所述第三PM0S管104的柵極和所述第四PM0S管106的柵極和漏極和所述第六PM0S管111的柵極，源極接所述第三NM0S管108的漏極；
[0028]所述第三NM0S管108的柵極接所述第五PM0S管109的柵極和漏極和所述第二電阻110的一端；
[0029]所述第五PM0S管109的柵極和漏極接在一起再接所述第二電阻110的一端和所述第三NM0S管108的柵極，源極接電源電壓VCC ;
[0030]所述第二電阻110的一端接所述第三NM0S管108的柵極和所述第五PM0S管109的柵極和漏極，另一端接地；
[0031 ] 所述第六PM0S管111的柵極接所述第一 PM0S管101的柵極和所述第三PM0S管104的柵極和所述第四PM0S管106的柵極和漏極和所述第二 NM0S管107的漏極，漏極接所述第三電阻112的一端并作為電壓基準源的輸出端VREF，源極接電源電壓VCC ;
[0032]所述第三電阻112的一端接所述第六PM0S管111的漏極并作為電壓基準源的輸出端VREF，另一端接地。
[0033]所述第一 PM0S管101、所述第一電阻102和所述第二 PM0S管103構成啟動電路部分，所述第二 PM0S管103的柵極通過所述第一電阻102接地而導通，有啟動電流傳給由所述第一 NM0S管105、所述第二 NM0S管107和所述第三NM0S管108構成電壓基準源的核心部分，啟動電流通過所述第一 NM0S管105鏡像給所述第二 NM0S管107進而使整個電流源開始工作，再通過所述第四PM0S管106和所述第三PM0S管104反饋電路傳給電流源的核心部分；啟動電路提供啟動電流后，電流源正常工作后，由于所述第一PM0S管101導通使得所述第三PM0S管103的柵極拉高，所述第三PM0S管103的漏極就不會有電流流出，使啟動電路部分關閉；所述第三NM0S管108處于線性電阻狀態(tài)，所述第三NM0S管108的RDS電阻呈正溫度系數；而所述第一 NM0S管105的閾值電壓呈負溫度系數；所述第三NM0S管108源漏之間的電流為所述第一 NM0S管105的閾值電壓除以所述第三NM0S管108的RDS電阻，該電流為負溫度系數，該電流通過所述第四PM0S管106鏡像給所述第六PM0S管111漏極流出在所述第三電阻112上產生電壓，所述第三電阻112可以采用具有正溫度系數的基區(qū)電阻RBASE，這樣就可以得到零溫度系數的基準電壓VREF。
【主權項】
1.一種電壓基準源，其特征在于:包括第一 PMOS管、第一電阻、第二 PMOS管、第三PMOS管、第一 NMOS管、第四PMOS管、第二 NMOS管、第三NMOS管、第五PMOS管、第二電阻、第六PMOS管和第三電阻； 所述第一 PMOS管的柵極接所述第三PMOS管的柵極和所述第四PMOS管的柵極和漏極和所述第六PMOS管的柵極和所述第二 NMOS管的漏極，漏極接所述第二 PMOS管的柵極和所述第一電阻的一端，源極接電源電壓VCC ; 所述第一電阻的一端接所述第一 PMOS管的漏極和所述第二 PMOS管的柵極，另一端接地； 所述第二 PMOS管的柵極接所述第一 PMOS管的漏極和所述第一電阻的一端，漏極所述第三PMOS管的漏極和所述第一 NMOS管的柵極和漏極和所述第二 NMOS管的柵極，源極接電源電壓VCC ； 所述第三PMOS管的柵極接所述第一 PMOS管的柵極和所述第四PMOS管的柵極和漏極和所述第二 NMOS管的漏極和所述第六PMOS管的柵極，漏極接所述第二 PMOS管的漏極和所述第一 NMOS管的柵極和漏極和所述第二 NMOS管的柵極，源極接電源電壓VCC ; 所述第一 NMOS管的柵極和漏極接在一起再接所述第二 PMOS管的漏極和所述第三PMOS管的漏極和所述第二 NMOS管的柵極，源極接地； 所述第四PMOS管的柵極和漏極接在一起再接所述第一 PMOS管的柵極和所述第三PMOS管的柵極和所述第六PMOS管的柵極和所述第二 NMOS管的漏極，源極接電源電壓VCC ; 所述第二 NMOS管的柵極接所述第二 PMOS管的漏極和所述第三PMOS管的漏極和所述第一 NMOS管的柵極和漏極，漏極所述第一 PMOS管的柵極和所述第三PMOS管的柵極和所述第四PMOS管的柵極和漏極和所述第六PMOS管的柵極，源極接所述第三NMOS管的漏極； 所述第三NMOS管的柵極接所述第五PMOS管的柵極和漏極和所述第二電阻的一端； 所述第五PMOS管的柵極和漏極接在一起再接所述第二電阻的一端和所述第三NMOS管的柵極，源極接電源電壓VCC ； 所述第二電阻的一端接所述第三NMOS管的柵極和所述第五PMOS管的柵極和漏極，另一端接地； 所述第六PMOS管的柵極接所述第一 PMOS管的柵極和所述第三PMOS管的柵極和所述第四PMOS管的柵極和漏極和所述第二 NMOS管的漏極，漏極接所述第三電阻的一端并作為電壓基準源的輸出端VREF，源極接電源電壓VCC ; 所述第三電阻的一端接所述第六PMOS管的漏極并作為電壓基準源的輸出端VREF，另一端接地。
【專利摘要】本實用新型公開了一種電壓基準源。電壓基準源包括第一PMOS管、第一電阻、第二PMOS管、第三PMOS管、第一NMOS管、第四PMOS管、第二NMOS管、第三NMOS管、第五PMOS管、第二電阻、第六PMOS管和第三電阻。
【IPC分類】G05F1/565
【公開號】CN204990059
【申請?zhí)枴緾N201520709194
【發(fā)明人】周宇坤
【申請人】杭州寬?？萍加邢薰?br>【公開日】2016年1月20日
【申請日】2015年9月10日