一種基準(zhǔn)電壓源的制作方法
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及基準(zhǔn)電壓源。
【背景技術(shù)】
[0002]為了得到基準(zhǔn)電壓，設(shè)計(jì)了基準(zhǔn)電壓源。

【發(fā)明內(nèi)容】

[0003]本實(shí)用新型旨在提供一種基準(zhǔn)電壓源。
[0004]一種基準(zhǔn)電壓源，包括第一 PMOS管、第一 NPN管、第一 NMOS管、第一電阻、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第二 NPN管、第三NPN管、第二電阻、第三電阻、第一運(yùn)算放大器、第六PMOS管、第四電阻、第五電阻、第六電阻:
[0005]所述第一 PMOS管的柵極接地，漏極接所述第一 NMOS管的柵極和所述第一 NPN管的集電極，源極接電源電壓VCC ；
[0006]所述第一 NPN管的基極接所述第二 NPN管的基極和所述第三NPN管的基極和所述第五電阻的一端和所述第六電阻的一端，集電極接所述第一 PMOS管的漏極和所述第一NMOS管的柵極，發(fā)射極接地；
[0007]所述第一 NMOS管的柵極接所述第一 PMOS管的漏極和所述第一 NPN管的集電極，漏極接所述第二 PMOS管的柵極和所述第三PMOS管的柵極和所述第四PMOS管的柵極和漏極和所述第五PMOS管的柵極和所述第二 NPN管的集電極和所述第一運(yùn)算放大器的正輸入端，源極接所述第一電阻的一端；
[0008]所述第一電阻的一端接所述第一 NMOS管的源極，另一端接地；
[0009]所述第二 PMOS管的柵極接所述第三PMOS管的柵極和所述第四PMOS管的柵極和漏極和所述第五PMOS管的柵極和所述第一 NMOS管的漏極，漏極接所述第四PMOS管的源極，源極接電源電壓VCC ；
[0010]所述第三PMOS管的柵極接所述第二 PMOS管的柵極，漏極接所述第五PMOS管的源極，源極接電源電壓VCC ；
[0011]所述第四PMOS管的柵極和漏極接在一起再接所述第二 PMOS管的柵極和所述第三PMOS管的柵極和所述第一 NMOS管的漏極和所述第一運(yùn)算放大器的正輸入端，源極接所述第二 PMOS管的漏極；
[0012]所述第五PMOS管的柵極接所述第四PMOS管的柵極和漏極，漏極接所述第三NPN管的集電極和所述第一運(yùn)算放大器的負(fù)輸入端，源極接所述第三PMOS管的漏極；
[0013]所述第二 NPN管的基極接所述第一 NPN管的基極和所述第三NPN管的基極和所述第五電阻的一端和所述第七電阻的一端，集電極接所述第四PMOS管的柵極和漏極和所述第一運(yùn)算放大器的負(fù)輸入端，發(fā)射極接所述第二電阻的一端；
[0014]所述第三NPN管的基極接所述第一 NPN管的基極和所述第二 NPN管的基極和所述第五電阻的一端和所述第六電阻的一端，集電極接所述第五PMOS管的漏極和所述第一運(yùn)算放大器的正輸入端，發(fā)射極接所述第二電阻的一端和所述第三電阻的一端；
[0015]所述第二電阻的一端接所述第二 NPN管的發(fā)射極，另一端接所述第三NPN管的發(fā)射極和所述第三電阻的一端；
[0016]所述第三電阻的一端接所述第二電阻的一端和所述第三NPN管的發(fā)射極，另一端接地；
[0017]所述第一運(yùn)算放大器的正輸入端接所述第五PMOS管的漏極和所述第三NPN管的集電極，負(fù)輸入端接所述第四PMOS管的柵極和漏極和所述第二 NPN管的集電極，輸出端接所述第六PMOS管的柵極；
[0018]所述第六PMOS管的柵極接所述第一運(yùn)算放大器的輸出端，漏極接所述第四電阻的一端，源極接電源電壓VCC;
[0019]所述第四電阻的一端接所述第六PMOS管的漏極，另一端接所述第五電阻的一端并作為基準(zhǔn)電壓VREF輸出端；
[0020]所述第五電阻的一端接所述第四電阻的一端，另一端接所述第六電阻的一端和所述第一 NPN管的基極和所述第二 NPN管的基極和所述第三NPN管的基極；
[0021]所述第六電阻的一端接所述第五電阻的一端和所述第一 NPN管的基極和所述第二 NPN管的基極和所述第三NPN管的基極。
[0022]所述第一 PMOS管、所述第一 NPN管、所述第一 NMOS管、所述第一電阻構(gòu)成啟動(dòng)電路，所述第一 PMOS管的柵極接地而導(dǎo)通，把所述第一 NMOS管的柵極電壓拉高而使得所述第一 NMOS管導(dǎo)通，有啟動(dòng)電流通過所述第四PMOS管鏡像給所述第五PMOS管再把電流傳給帶隙基準(zhǔn)核心電路部分；所述第二 NPN管、所述第三NPN管、所述第二電阻構(gòu)成基準(zhǔn)電壓源的核心部分；所述第一運(yùn)算放大器、所述第六PMOS管、所述第四電阻、所述第五電阻、所述第六電阻構(gòu)成反饋電路部分，從而穩(wěn)定基準(zhǔn)電壓VREF基準(zhǔn)電壓，m為所述第二 NPN管和所述第三NPN管的發(fā)射極面積比值；啟動(dòng)電路提供啟動(dòng)電流后，電壓基準(zhǔn)源正常工作后，由于所述第一 NPN管導(dǎo)通使得所述第一 NMOS管的柵極拉低，所述第一 NMOS管的漏極就不會(huì)有電流流出，使啟動(dòng)電路部分關(guān)閉。
【附圖說明】
[0023]圖1為本實(shí)用新型的一種基準(zhǔn)電壓源的電路圖。
【具體實(shí)施方式】
[0024]以下結(jié)合附圖對(duì)本【實(shí)用新型內(nèi)容】進(jìn)一步說明。
[0025]一種基準(zhǔn)電壓源，如圖1所示，包括第一 PMOS管101、第一 NPN管102、第一 NMOS管103、第一電阻104、第二 PMOS管105、第三PMOS管106、第四PMOS管107、第五PMOS管108、第二 NPN管109、第三NPN管110、第二電阻111、第三電阻112、第一運(yùn)算放大器113、第六PMOS管114、第四電阻115、第五電阻116、第六電阻117:
[0026]所述第一 PMOS管101的柵極接地，漏極接所述第一 NMOS管103的柵極和所述第一 NPN管102的集電極，源極接電源電壓VCC ;
[0027]所述第一 NPN管102的基極接所述第二 NPN管109的基極和所述第三NPN管110的基極和所述第五電阻116的一端和所述第六電阻117的一端，集電極接所述第一 PMOS管101的漏極和所述第一 NMOS管103的柵極，發(fā)射極接地；
[0028]所述第一 NMOS管103的柵極接所述第一 PMOS管101的漏極和所述第一 NPN管102的集電極，漏極接所述第二 PMOS管105的柵極和所述第三PMOS管106的柵極和所述第四PMOS管107的柵極和漏極和所述第五PMOS管108的柵極和所述第二 NPN管109的集電極和所述第一運(yùn)算放大器113的正輸入端，源極接所述第一電阻104的一端；
[0029]所述第一電阻104的一端接所述第一 NMOS管103的源極，另一端接地；
[0030]所述第二 PMOS管105的柵極接所述第三PMOS管106的柵極和所述第四PMOS管107的柵極和漏極和所述第五PMOS管108的柵極和所述第一 NMOS管103的漏極，漏極接所述第四PMOS管107的源極，源極接電源電壓VCC ;
[0031]所述第三PMOS管106的柵極接所述第二 PMOS管105的柵極，漏極接所述第五PMOS管108的源極，源極接電源電壓VCC ;
[0032]所述第四PMOS管107的柵極和漏極接在一起再接所述第二 PMOS管105的柵極和所述第三PMOS管106的柵極和所述第一 NMOS管103的漏極和所述第一運(yùn)算放大器113的正輸入端，源極接所述第二 PMOS管105的漏極；