專(zhuān)利名稱(chēng)：用于jtag測(cè)試asic中的兆單元的方法和裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路測(cè)試的改進(jìn)。具體地說(shuō)，本發(fā)明包括在芯片級(jí)測(cè)試專(zhuān)用集成電路“ASIC”中的兆單元(megacell)的方法和裝置。
相關(guān)技術(shù)描述電路設(shè)計(jì)和新的集成電路封裝技術(shù)的日趨復(fù)雜為測(cè)試集成電路和印刷線路板帶來(lái)了越來(lái)越多的問(wèn)題。數(shù)字硬件的軟件測(cè)試正在得到不斷地改進(jìn)，然而如果在設(shè)計(jì)元器件時(shí)不考慮其測(cè)試性的話(huà)，那么對(duì)復(fù)雜電路的測(cè)試將變得更加困難。
一種已經(jīng)引起注意的電路測(cè)試方法是由International Joint TestsAction Group(JTAG)頒布的IEEE 1149.1邊界掃描標(biāo)準(zhǔn)(在本文中引用作為參考文件)。該標(biāo)準(zhǔn)的一個(gè)應(yīng)用包括通過(guò)設(shè)置移位寄存器元件的菊花鏈以形成圍繞集成電路元件周邊的通路來(lái)設(shè)計(jì)串行邊界掃描測(cè)試(Serial boundary Scanned Testing)的元件。串行測(cè)試背后的想法是使串行數(shù)據(jù)移入并通過(guò)一些集成電路元件。把串行數(shù)據(jù)送到已知電路的輸入端以便產(chǎn)生由電路功能確定的輸出。主測(cè)試電路把返回的數(shù)據(jù)與期望結(jié)果(即依賴(lài)于已知電路功能的結(jié)果)相比較。換句話(huà)說(shuō)，如果電路運(yùn)行正常的話(huà)，送入受測(cè)試電路的串行數(shù)據(jù)產(chǎn)生已知的輸出。如果返回到主測(cè)試電路的數(shù)據(jù)流不是預(yù)期的，那么測(cè)試電路將檢測(cè)電路中的故障。通過(guò)對(duì)數(shù)據(jù)流中的偏差進(jìn)行仔細(xì)分析(在軟件控制下)可以分離出電路中的任何故障。
如上述簡(jiǎn)要解釋的那樣，還可以把元件的邊界掃描測(cè)試延伸到對(duì)大規(guī)模集成(VLSI)電路例如ASIC的測(cè)試。ASIC包括通過(guò)IC封裝上提供的輸出管腳通常不能達(dá)到的內(nèi)部邏輯電路。這種ASIC中的內(nèi)部邏輯電路一般是由賣(mài)主作為具有確定輸入和輸出的模塊提供的，而且通常稱(chēng)之為兆單元(megacell)。在某些電路板中，把賣(mài)主提供的ASIC中的兆單元的測(cè)試輸入端和輸出端連接到IC封裝的專(zhuān)用管腳上以便使生產(chǎn)者通過(guò)IC封裝上的外部管腳能夠?qū)φ讍卧M(jìn)行測(cè)試。然而，為測(cè)試元件而設(shè)置的附加管腳在IC的正常工作和運(yùn)行時(shí)一般是沒(méi)用的。此外，由于增加了管腳的數(shù)量，所以設(shè)置額外的測(cè)試管腳有時(shí)需要生產(chǎn)者把IC封裝增大到下一級(jí)更大尺寸的圓片和/或封裝。這樣，IC封裝需要采取更大的印刷電路板的面積，而且由于大尺寸圓片一般比較貴，所以將增加成本。
此外，標(biāo)準(zhǔn)JTAG功能描述一個(gè)ASIC中的兆單元由JTAG單元內(nèi)部圍繞。然而，采用這種測(cè)試結(jié)構(gòu)與賣(mài)主對(duì)其所提供的兆單元的一般測(cè)試方式是不一致的。也就是說(shuō)，兆單元的賣(mài)主通常對(duì)他們的兆單元有一個(gè)標(biāo)準(zhǔn)測(cè)試。雖然賣(mài)主提供的標(biāo)準(zhǔn)測(cè)試矢量和測(cè)試方法對(duì)測(cè)試兆單元來(lái)說(shuō)已靈活到足以在測(cè)試他們的兆單元時(shí)改變管腳順序，但是對(duì)賣(mài)主來(lái)說(shuō)需要很高的成本才能改變標(biāo)準(zhǔn)測(cè)試的功能。例如，標(biāo)準(zhǔn)的賣(mài)主測(cè)試可以通過(guò)JTAG端口進(jìn)行串行加載和與兆單元并行施加，但是由于JTAG鏈的長(zhǎng)度加倍而使測(cè)試時(shí)間變長(zhǎng)，所以使得成本過(guò)高。
發(fā)明概述按照本發(fā)明的一個(gè)方面，是采用JTAG接口輸入傳統(tǒng)JTAG指令，把賣(mài)主提供的ASIC內(nèi)兆單元的多個(gè)測(cè)試輸入和輸出信號(hào)送到輸出管腳以代替AISC的制造者在ASIC的芯片級(jí)測(cè)試時(shí)使用的在輸出管腳上產(chǎn)生的常規(guī)信號(hào)。這樣就不需要用附加的管腳來(lái)測(cè)試兆單元。由此可以節(jié)省管腳和避免使生產(chǎn)者因這些額外的管腳而不得不制造下一級(jí)更大尺寸的圓片和/或封裝。這樣可降低印刷電路板的面積，而且由于小的圓片尺寸一般不貴，所以能降低成本。JTAG接口不按照其固有的方式使用(即，對(duì)測(cè)試儀來(lái)說(shuō)作為專(zhuān)用接口使用)。相反，用其把ASIC接入測(cè)試模式，從而在不增加新管腳的情況下使賣(mài)主的標(biāo)準(zhǔn)兆單元測(cè)試能夠運(yùn)行。
一個(gè)方面，本發(fā)明是一個(gè)系統(tǒng)，用該系統(tǒng)可減少具有JTAG測(cè)試能力的集成電路(IC)封裝上的外部管腳的數(shù)量。這個(gè)系統(tǒng)包括形成在IC封裝中的定制設(shè)計(jì)的數(shù)字邏輯電路。定制設(shè)計(jì)的數(shù)字邏輯電路具有多個(gè)輸入端和輸出端。這個(gè)系統(tǒng)進(jìn)一步包括一個(gè)在IC封裝中形成包括在IC封裝中以便與定制設(shè)計(jì)的數(shù)字邏輯電路連通和與其具有一致功能的具有獨(dú)立功能的標(biāo)準(zhǔn)化兆單元。兆單元組件具有用于測(cè)試兆單元功能性的測(cè)試輸入端和測(cè)試輸出端。該系統(tǒng)還包括一個(gè)具有多個(gè)輸出端的JTAG邊界掃描數(shù)據(jù)測(cè)試寄存器，該寄存器存儲(chǔ)了用于測(cè)試IC封裝輸入和輸出信號(hào)完整性的測(cè)試矢量。此外，該系統(tǒng)包括第一選擇電路，其多個(gè)第一輸入端連接到數(shù)據(jù)測(cè)試寄存器的至少一個(gè)輸出端和兆單元組件的至少一個(gè)測(cè)試輸出端上，而且第一選擇電路還進(jìn)一步接收第一選擇輸入信號(hào)并根據(jù)第一選擇輸入信號(hào)提供一個(gè)第一輸入信號(hào)作為輸出信號(hào)；該系統(tǒng)還包括第二選擇電路，其多個(gè)第二輸入端連接到第一選擇電路的輸出端和定制設(shè)計(jì)的數(shù)字邏輯電路的至少一個(gè)輸出端上，而且第二選擇電路還進(jìn)一步接收第二選擇輸入信號(hào)并根據(jù)第二選擇輸入信號(hào)提供一個(gè)第二輸入信號(hào)作為輸出信號(hào)。本發(fā)明的系統(tǒng)還包括一個(gè)存儲(chǔ)指令位的JTAG指令寄存器，其中可用指令位來(lái)確定到第一選擇電路中的第一選擇輸入和到第二選擇電路中的第二選擇輸入。最后，該系統(tǒng)還包括多個(gè)與第二選擇電路輸出端相關(guān)的外部管腳，以便當(dāng)指令寄存器置位時(shí)在外部管腳上產(chǎn)生兆單元測(cè)試輸出信號(hào)從而使第一和第二選擇電路向外部管腳輸送兆單元的測(cè)試輸入和輸出信號(hào)。
另一方面，本發(fā)明涉及一種測(cè)試集成電路中兆單元的方法，所述集成電路以兆單元作為集成電路中的集成電路元件。兆單元產(chǎn)生至少一個(gè)測(cè)試輸出信號(hào)，該信號(hào)在集成電路工作期間不連到集成電路外部。集成電路產(chǎn)生多個(gè)信號(hào)，這些信號(hào)在集成電路工作期間作為輸出信號(hào)加到集成電路的各管腳上。該方法包括通過(guò)JTAG輸入管腳向集成電路施加串行指令以將集成電路置于預(yù)定的測(cè)試模式；選擇性地禁止來(lái)自集成電路一個(gè)相應(yīng)第一管腳的多個(gè)輸出信號(hào)中的一個(gè)信號(hào)；把測(cè)試輸出信號(hào)選擇性地從兆單元發(fā)送到所禁止的輸出信號(hào)的那個(gè)相應(yīng)第一管腳上；通過(guò)該集成電路的第二管腳向兆單元施加測(cè)試輸入信號(hào)激勵(lì)該兆單元完成一個(gè)測(cè)試操作；和在集成電路的該相應(yīng)第一管腳處監(jiān)視兆單元的測(cè)試輸出。
附圖簡(jiǎn)介

圖1是表示JTAG測(cè)試電路結(jié)構(gòu)的示意性方框圖。
圖2是表示IC電路的示意性方框圖，所述IC電路包含一個(gè)兆單元，其具有一個(gè)與IC外部管腳相連的測(cè)試輸入/輸出終端。
圖3是表示TAP控制電路運(yùn)行情況的狀態(tài)圖，TAP控制電路用于控制JTAG測(cè)試電路。
圖4是表示改進(jìn)的JTAG測(cè)試電路的示意性方框圖，該電路提供了一個(gè)內(nèi)部兆單元與一個(gè)外部管腳之間的連接。
本發(fā)明的詳細(xì)描述圖1是表示為使用JTAG IEEE 1149.1菊花鏈?zhǔn)竭吔鐠呙璐袦y(cè)試系統(tǒng)進(jìn)行測(cè)試而構(gòu)成的集成電路(IC)芯片100的示意性方框圖。圖1中示出的示范性JTAG系統(tǒng)包括一個(gè)主圖形發(fā)生器/比較器102，其在線105上輸出數(shù)據(jù)/指令信號(hào)，在線107上輸出模式信號(hào)，而在線109上輸出時(shí)鐘信號(hào)。應(yīng)注意到，按照傳統(tǒng)的術(shù)語(yǔ)，數(shù)據(jù)/指令信號(hào)線105也稱(chēng)作TDI信號(hào)線，模式信號(hào)線107也稱(chēng)作TMS信號(hào)線，時(shí)鐘信號(hào)線109也稱(chēng)作TCK信號(hào)線。把圖形發(fā)生器/比較器102的輸出線105，107和109連接到從IC 100伸出的外部輸入管腳上以便使IC 100中的TAP控制器狀態(tài)機(jī)110通過(guò)線105、107、和109接收信號(hào)。
TAP控制器狀態(tài)機(jī)110通過(guò)串行數(shù)據(jù)線117和時(shí)鐘啟動(dòng)線119與數(shù)據(jù)移位寄存器115相連。TAP控制器狀態(tài)機(jī)110還通過(guò)串行指令線122和時(shí)鐘啟動(dòng)線124與指令移位寄存器120相連。這里要注意的是，通常，TDI線105、串行數(shù)據(jù)線117和串行指令線122連接到一個(gè)共用節(jié)點(diǎn)上而線105、117和122的不同僅在于把它們作為進(jìn)位數(shù)據(jù)、指令或是兩者來(lái)考慮。
數(shù)據(jù)移位寄存器115與閂鎖數(shù)據(jù)寄存器130并聯(lián)連接，而指令移位寄存器120與閂鎖指令寄存器140并聯(lián)連接。閂鎖數(shù)據(jù)寄存器130中的每個(gè)位存儲(chǔ)單元都與IC 100中的復(fù)用器第一輸入端相連。例如，如圖1所示，閂鎖數(shù)據(jù)寄存器130的一個(gè)存儲(chǔ)單元通過(guò)線147與2∶1復(fù)用器145的第一輸入端相連接。同樣，閂鎖數(shù)據(jù)寄存器130中的每個(gè)存儲(chǔ)單元均連接到IC100中的復(fù)用器輸入端；然而，為了簡(jiǎn)化說(shuō)明，在圖1中僅示出了一個(gè)與閂鎖數(shù)據(jù)寄存器130相連的復(fù)用器145。
閂鎖指令寄存器140與譯碼器150并聯(lián)連接，譯碼器用于對(duì)存儲(chǔ)在閂鎖指令寄存器140中的指令進(jìn)行譯碼。譯碼器150向IC 100中的每個(gè)JTAG復(fù)用器提供選擇輸出信號(hào)(即，用復(fù)用器向JTAG提供強(qiáng)制性的輸出電平)。然而，同樣為了簡(jiǎn)化說(shuō)明，在圖1中示出了通過(guò)線152僅向復(fù)用器145提供單一選擇輸出信號(hào)的譯碼器150。
復(fù)用器145的第二輸入端通過(guò)線162與IC 100中的常規(guī)集成電路160相連。IC 100中的常規(guī)集成電路160是能在正常運(yùn)行期間(即，不對(duì)IC 100進(jìn)行測(cè)試時(shí))完成IC 100所能完成的特定功能的電路。復(fù)用器145的輸出通過(guò)線165與IC 100表面上的輸出管腳相連。
數(shù)據(jù)移位寄存器115和指令移位寄存器120分別輸出串行數(shù)據(jù)和指令數(shù)據(jù)到線172、174作為對(duì)2∶1復(fù)用器170的第一和第二輸入，該2∶1復(fù)用器170本身又向圖形發(fā)生器/比較器102送出一條串行數(shù)據(jù)返回線175。
工作時(shí)，圖形發(fā)生器/比較器102產(chǎn)生數(shù)據(jù)和/或指令圖形(通常稱(chēng)為測(cè)試矢量)，這些圖形經(jīng)線105串行傳輸?shù)絋AP控制器狀態(tài)機(jī)110。圖形發(fā)生器/比較器102還分別通過(guò)線107、109向TAP控制器狀態(tài)機(jī)110提供模式和時(shí)鐘信號(hào)。正如下面將參照?qǐng)D3更詳細(xì)說(shuō)明的那樣，TAP控制器狀態(tài)機(jī)110響應(yīng)該模式和時(shí)鐘信號(hào)把線105供給的數(shù)據(jù)或指令移入數(shù)據(jù)移位寄存器115(即，當(dāng)沿線105提供數(shù)據(jù)時(shí))或指令移位寄存器120(即通過(guò)線105提供指令時(shí))。在TAP控制器狀態(tài)機(jī)110的控制下，將移入數(shù)據(jù)移位寄存器115的數(shù)據(jù)和移入指令移位寄存器120中的指令同步到它們各自的移位寄存器115、120中。因此，例如，如果要把70個(gè)數(shù)據(jù)位移入數(shù)據(jù)移位寄存器115和把30個(gè)指令位移入指令移位寄存器120，那么把每個(gè)數(shù)據(jù)和指令位移入它們各自的移位寄存器總共將需花費(fèi)100個(gè)時(shí)鐘周期。當(dāng)然，如下面將要詳細(xì)說(shuō)明的那樣，還需要額外的時(shí)鐘周期把數(shù)據(jù)從圖形發(fā)生器/比較器102輸送到TAP控制器狀態(tài)機(jī)110并改變TAP控制器狀態(tài)機(jī)110的模式以便使TAP控制器狀態(tài)機(jī)110在時(shí)鐘啟動(dòng)線119、124上產(chǎn)生合適的控制信號(hào)。
一旦把對(duì)IC 100的所指定的輸入和輸出端進(jìn)行測(cè)試用的合適數(shù)據(jù)移入移位寄存器115、120，移位寄存器115和120將把包含在移位寄存器115和120中的數(shù)據(jù)和指令并行地鎖入各自的閂鎖寄存器130、140中。鎖入寄存器140中的指令由譯碼器150譯碼以選擇合適的復(fù)用器145以及IC 100中任何其它JTAG復(fù)用器(未示出)的輸出。如上面所簡(jiǎn)述的那樣，每個(gè)JTAG復(fù)用器(例如圖1中示出的復(fù)用器145)都接受一個(gè)與該閂鎖數(shù)據(jù)寄存器130相連的JTAG的輸入。因此，例如，由譯碼器150通過(guò)線152啟動(dòng)復(fù)用器145以選擇與寄存器130中的存儲(chǔ)單元相連的輸入147。這樣，就可強(qiáng)制復(fù)用器145的輸出端165輸出存儲(chǔ)在寄存器130中的比特值。用這種方式，便可在線165上測(cè)試IC 100在輸出連接中的故障。例如，如果通過(guò)線147連接到復(fù)用器145上的存儲(chǔ)單元包含有高電壓電平位(即，對(duì)應(yīng)于數(shù)字1)，那么在IC 100的輸出管腳處測(cè)得的復(fù)用器145沿線165的輸出應(yīng)該是數(shù)字1。如果該輸出管腳沒(méi)有產(chǎn)生數(shù)字1，那么連接IC 100的測(cè)試電路將登記一個(gè)錯(cuò)誤，從而可認(rèn)定IC 100有故障。要根據(jù)由圖形發(fā)生器/比較器102送入的指令對(duì)由譯碼器150指定的每個(gè)輸入和輸出進(jìn)行這種測(cè)定。
當(dāng)然，雖然在圖1中沒(méi)有示出，但是顯然，可以把多個(gè)IC串聯(lián)成菊花鏈結(jié)構(gòu)以便使圖形發(fā)生器/比較器102能夠在同一時(shí)刻為多個(gè)IC移入數(shù)據(jù)和指令。因此，IC100包括復(fù)用器170，其在TAP控制器狀態(tài)機(jī)110的控制下通過(guò)線172或174選擇性地通過(guò)寄存器115移出數(shù)據(jù)或是通過(guò)寄存器120移出指令。最后，通過(guò)串行返回線175把從最后一個(gè)IC輸出的數(shù)據(jù)送回到圖形發(fā)生器/比較器102。
圖2是表示IC 200的示意性方框圖，其除了包含通常的集成電路220之外還包括賣(mài)主提供的兆單元210。兆單元210在IC 200中以功能部件的形式工作，它通過(guò)線225接收來(lái)自常規(guī)電路220的輸出同時(shí)向常規(guī)電路220輸出信號(hào)。
賣(mài)主提供的兆單元210與常規(guī)電路220的區(qū)別在于賣(mài)主提供的兆單元210具有由賣(mài)主設(shè)計(jì)的標(biāo)準(zhǔn)化結(jié)構(gòu)和功能，而常規(guī)電路通常是由ASIC設(shè)計(jì)者定制設(shè)計(jì)的。因此，兆單元的模件具有獨(dú)立的功能(即，用兆單元能夠在各種不同的回路中完成同樣的功能從而使其這種功能基本上獨(dú)立于IC 200中的其它電路)。此外，通常用那些測(cè)試整個(gè)IC200之外的一組單獨(dú)測(cè)試矢量來(lái)分別測(cè)試兆單元210的功能性。
因此，例如，ASIC設(shè)計(jì)者使用諸如UARTS、相位鎖定回路等標(biāo)準(zhǔn)功能邏輯模塊作為ASIC設(shè)計(jì)的一部分。ASIC賣(mài)主為這些標(biāo)準(zhǔn)功能邏輯塊提供的結(jié)構(gòu)使ASIC設(shè)計(jì)者能將其與定制的ASIC相結(jié)合。將這些標(biāo)準(zhǔn)功能塊稱(chēng)為兆單元，兆單元的賣(mài)主一般都提供芯片制造廠在生產(chǎn)過(guò)程中測(cè)試ASIC中的兆單元用的測(cè)試矢量。通常，可以將ASIC作為整體進(jìn)行測(cè)試，但是如果在整個(gè)單元中發(fā)現(xiàn)故障，那么將很難判斷該故障是由ASIC設(shè)計(jì)者提供結(jié)構(gòu)的傳統(tǒng)電路引起還是由單元賣(mài)主提供的兆單元電路引起。為此，要用單元賣(mài)主提供的測(cè)試矢量來(lái)單獨(dú)測(cè)試兆單元。此外，由于該測(cè)試將通過(guò)賣(mài)主提供的試驗(yàn)完成，所以ASIC設(shè)計(jì)者不必把精力集中到對(duì)兆單元進(jìn)行窮盡測(cè)試。
然而，正如圖2所示，為了測(cè)試象兆單元210這樣的兆單元，需要在ASIC 200的外表面上設(shè)置多個(gè)輸出管腳235以便對(duì)兆單元210的輸出端進(jìn)行測(cè)試。把賣(mài)主提供的測(cè)試矢量送到測(cè)試輸入端230，測(cè)量在測(cè)試輸出端235上得到的圖形并判斷兆單元是否正常工作。對(duì)兆單元功能性測(cè)試的工作一般在芯片廠內(nèi)進(jìn)行(即，作為生產(chǎn)后的測(cè)試)，而不必在芯片正常工作狀態(tài)下的使用后進(jìn)行。因此，例如，當(dāng)正常運(yùn)行期間IC200在電路中工作時(shí)，可以?xún)H使用工作狀態(tài)下的輸入和輸出端240。因此，在IC200正常工作期間輸出管腳235是多余的。如同在下面將參照?qǐng)D4更詳細(xì)描述的那樣，本發(fā)明在包含兆單元電路的IC封裝上設(shè)置的輸出管腳數(shù)減少。本發(fā)明的節(jié)約是很明顯的(例如，可以省去1-2打數(shù)量級(jí)的管腳)，因此可以使用成本高效(即更小)的小片尺寸和IC封裝。
圖3是狀態(tài)圖，其說(shuō)明TAP控制器110響應(yīng)模式和時(shí)鐘線107、109上提供的控制信號(hào)的工作情況。TAP控制器狀態(tài)機(jī)110開(kāi)始處于空閑狀態(tài)300，該狀態(tài)構(gòu)成了掃描操作之間的控制器狀態(tài)。當(dāng)有輸入信號(hào)時(shí)，只要TMS保持低電平，TAP控制器110將一直處于空閑狀態(tài)300。在空閑狀態(tài)300下，只有出現(xiàn)特定的指令時(shí)才在選定的測(cè)試邏輯中產(chǎn)生動(dòng)作，這在現(xiàn)有技術(shù)中是公知的。就送到指令寄存器140中對(duì)在空閑TAP控制器狀態(tài)300執(zhí)行不起作用的指令而言，由當(dāng)前指令選定的所有測(cè)試數(shù)據(jù)寄存器都應(yīng)保持它們?cè)鹊臓顟B(tài)(即，空閑)。而且在TAP控制器110處于空閑狀態(tài)300時(shí)，送入指令寄存器140中的指令不發(fā)生變化。
當(dāng)TMS(沿線107的模式信號(hào))為高電平而且TCK信號(hào)為上升沿(線109中的時(shí)鐘)時(shí)，TAP控制器110轉(zhuǎn)換到選擇數(shù)據(jù)寄存器掃描狀態(tài)305。選擇數(shù)據(jù)寄存器掃描狀態(tài)305是一個(gè)臨時(shí)控制器狀態(tài)，其中由當(dāng)前指令選定的所有測(cè)試數(shù)據(jù)寄存器都保持它們?cè)鹊臓顟B(tài)。如果TMS為低電平同時(shí)TCK為上升沿時(shí)，那么TAP控制器110將轉(zhuǎn)換到捕獲數(shù)據(jù)寄存器狀態(tài)315，如果TMS保持高電平，且TCK為上升沿，那么TAP控制器狀態(tài)機(jī)110將轉(zhuǎn)換到選擇指令寄存器掃描狀態(tài)310。
如果TAP控制器狀態(tài)機(jī)110轉(zhuǎn)換到捕獲數(shù)據(jù)寄存器狀態(tài)315，那么在這種狀態(tài)下，可以在TCK的上升沿把數(shù)據(jù)從移位數(shù)據(jù)寄存器115并行送入數(shù)據(jù)寄存器130。如果JTAG測(cè)試電路不包括并行送入數(shù)據(jù)寄存器130，或者說(shuō)如果對(duì)于選定的測(cè)試不需要捕獲，那么數(shù)據(jù)寄存器保持它原先的狀態(tài)不變。而且，存儲(chǔ)在指令寄存器140、120中的位保持不變，同時(shí)控制器狀態(tài)機(jī)110處于捕獲數(shù)據(jù)的寄存器狀態(tài)315。當(dāng)TMS保持低電平和TCK為上升沿且TAP控制器110處于捕獲數(shù)據(jù)的寄存器數(shù)據(jù)315時(shí)，控制器進(jìn)入移位數(shù)據(jù)寄存器狀態(tài)320。然而，如果TCK為上升沿時(shí)TMS保持高電平，那么TAP控制器狀態(tài)機(jī)110從捕獲數(shù)據(jù)的寄存器狀態(tài)315直接轉(zhuǎn)移到出口數(shù)據(jù)寄存器狀態(tài)325。在移位數(shù)據(jù)寄存器狀態(tài)320中，沿著線105并通過(guò)線117把數(shù)據(jù)移入數(shù)據(jù)移位寄存器115。當(dāng)TMS保持低電平時(shí)，在對(duì)TCK施加每個(gè)上升沿時(shí)，通過(guò)線117把附加位的數(shù)據(jù)移入數(shù)據(jù)移位寄存器115中。只要TMS保持低電平，TAP控制器110就繼續(xù)處于移位寄存器狀態(tài)320。因此，當(dāng)在狀態(tài)320下TMS保持低電平時(shí)，需要把與送入移位寄存器115中的預(yù)定測(cè)試矢量同樣多的數(shù)據(jù)位移入移位寄存器115中。
當(dāng)TAP控制器110處于移位數(shù)據(jù)寄存器狀態(tài)320以及TCK為上升沿時(shí)，同時(shí)TMS保持高電平，TAP控制器狀態(tài)機(jī)110進(jìn)入出口數(shù)據(jù)寄存器狀態(tài)325。出口數(shù)據(jù)寄存器狀態(tài)325是臨時(shí)控制器狀態(tài)。如果TMS保持高電平，TCK的上升沿使TAP控制器110進(jìn)入更新數(shù)據(jù)寄存器數(shù)據(jù)狀態(tài)340，然而如果在TCK為上升沿的同時(shí)TMS保持低電平，那么TAP控制器110進(jìn)入暫停數(shù)據(jù)寄存器狀態(tài)330。暫停數(shù)據(jù)寄存器狀態(tài)330使測(cè)試數(shù)據(jù)寄存器315的移位暫時(shí)停止。在TMS保持低電平的同時(shí)TAP控制器110維持在暫停數(shù)據(jù)寄存器狀態(tài)330。當(dāng)TMS保持高電平和TCK為上升沿時(shí)，TAP控制器狀態(tài)機(jī)110進(jìn)入出口2的數(shù)據(jù)寄存器狀態(tài)335，這也是一個(gè)臨時(shí)控制器狀態(tài)。如果在TMS保持低電平的同時(shí)TCK為上升沿，那么TAP控制器狀態(tài)機(jī)110返回到移位數(shù)據(jù)寄存器狀態(tài)320。然而，如果在TCK為上升沿時(shí)TMS保持高電平，那么TAP控制器狀態(tài)機(jī)110從出口2的數(shù)據(jù)寄存器狀態(tài)335轉(zhuǎn)換到更新數(shù)據(jù)寄存器狀態(tài)340。如圖1所示，移位數(shù)據(jù)寄存器115包括響應(yīng)指令寄存器140中的某些指令把數(shù)據(jù)移入相關(guān)移位寄存器通路115的同時(shí)防止其轉(zhuǎn)換成數(shù)據(jù)寄存器130中的數(shù)據(jù)的鎖定并行輸出端。因此，在更新數(shù)據(jù)寄存器狀態(tài)340下，在TCK的下降沿，把來(lái)自移位寄存器115的數(shù)據(jù)鎖存在移位寄存器115的并行輸出端上。因此，除了在執(zhí)行自檢期間所需的操作(例如，響應(yīng)設(shè)計(jì)時(shí)的特定公開(kāi)指令所產(chǎn)生的空閑狀態(tài)期間)之外，應(yīng)把該數(shù)據(jù)存儲(chǔ)在鎖定數(shù)據(jù)寄存器130中以便使寄存器130中的數(shù)據(jù)除了在更新數(shù)據(jù)寄存器狀態(tài)下之外不發(fā)生變化。就每個(gè)狀態(tài)305-335而言，存儲(chǔ)在指令移位寄存器120和指令閂鎖數(shù)據(jù)寄存器140中的指令在TAP控制器110處于更新數(shù)據(jù)寄存器狀態(tài)340時(shí)不發(fā)生變化。當(dāng)TAP控制器處于更新數(shù)據(jù)寄存器狀態(tài)和TCK為上升沿時(shí)，TAP控制器110在TMS保持高電平時(shí)進(jìn)入選擇數(shù)據(jù)寄存器掃描狀態(tài)305或在TMS保持低電平時(shí)進(jìn)入空閑狀態(tài)300。
在TAP控制器狀態(tài)機(jī)110處于選擇數(shù)據(jù)寄存器狀態(tài)305時(shí)，如果TMS保持高電平，并且TCK處于上升沿，那么TAP控制器狀態(tài)機(jī)110轉(zhuǎn)換到選擇指令寄存器掃描狀態(tài)310。
如果TAP控制器狀態(tài)機(jī)110轉(zhuǎn)換到捕獲指令寄存器狀態(tài)345，那么在這種狀態(tài)下，可以在TCK的上升沿把指令從移位指令寄存器120并行加載指令寄存器140。如果JTAG測(cè)試電路不包括并行加載指令寄存器140，或者如果對(duì)選定的測(cè)試不需要捕獲，那么指令移位寄存器120保持它原先的狀態(tài)不變。而且，當(dāng)TAP控制器狀態(tài)機(jī)110處于所捕獲的指令寄存器狀態(tài)345時(shí)，存儲(chǔ)在數(shù)據(jù)寄存器130、115中的位保持不變。當(dāng)TAP控制器110處于捕獲指令寄存器狀態(tài)345和TMS保持低電平且TCK為上升沿時(shí)，控制器進(jìn)入移位指令寄存器狀態(tài)350。然而，如果TCK為上升沿時(shí)TMS保持高電平，那么TAP控制器狀態(tài)機(jī)110直接從捕獲指令寄存器狀態(tài)345轉(zhuǎn)換到出口指令寄存器狀態(tài)355。在移位指令寄存器狀態(tài)350，指令沿著線105并通過(guò)線122移入指令移位寄存器120。在TMS保持低電平時(shí)在出現(xiàn)每個(gè)TCK上升沿情況下，在線122上把附加的指令位移入指令移位寄存器120中。只要TMS保持低電平TAP控制器110就繼續(xù)處于移位指令寄存器狀態(tài)350。因此，當(dāng)TMS在狀態(tài)350下保持低電平時(shí)，需要把與送入移位寄存器120中的預(yù)定指令矢量同樣多的指令位移入寄存器120中。
在TMS保持高電平且TAP控制器110處于移位指令寄存器狀態(tài)350和TCK出現(xiàn)上升沿時(shí)，TAP控制器狀態(tài)機(jī)110進(jìn)入出口指令寄存器狀態(tài)355。出口指令寄存器狀態(tài)355是一種臨時(shí)控制器狀態(tài)。如果TMS保持高電平，TCK的上升沿將使TAP控制器110進(jìn)入更新指令寄存器狀態(tài)370，而如果在TCK為上升沿時(shí)TMS保持低電平，那么TAP控制器110進(jìn)入暫停指令寄存器狀態(tài)360。
暫停指令寄存器狀態(tài)360允許測(cè)試指令寄存器345的移位暫時(shí)停止。當(dāng)TMS保持低電平時(shí)，TAP控制器110維持在暫停指令寄存器狀態(tài)360。當(dāng)TMS保持高電平和TCK為上升沿時(shí)，TAP控制器狀態(tài)機(jī)110進(jìn)入出口-2的指令寄存器狀態(tài)365，該狀態(tài)也是臨時(shí)控制器狀態(tài)。如果當(dāng)TMS保持低電平時(shí)TCK為上升沿，那么TAP控制器狀態(tài)機(jī)110將返回移位指令寄存器狀態(tài)350。然而，如果在TCK為上升沿時(shí)TMS保持高電平，那么TAP控制器狀態(tài)機(jī)110從出口-2的指令寄存器狀態(tài)365轉(zhuǎn)換到更新指令寄存器狀態(tài)370。如圖1中所示，移位指令寄存器120包括在響應(yīng)指令寄存器140的特定指令把指令移入相關(guān)移位寄存器通路120時(shí)，防止其變成指令寄存器140中的指令的閂鎖并行輸出端。因此，在更新指令寄存器狀態(tài)370下，在TCK的下降沿把來(lái)自移位寄存器120的指令鎖存在移位寄存器120的并行輸出端上。這樣便可以把這些指令存在閂鎖指令寄存器140中，由此，除非在執(zhí)行自測(cè)時(shí)所需(即，與設(shè)計(jì)特定的公開(kāi)指令相應(yīng)的空閑狀態(tài)期間)的運(yùn)行，應(yīng)把這些指令存儲(chǔ)在鎖定數(shù)據(jù)寄存器140中以便使寄存器140的指令除了在更新指令寄存器狀態(tài)下之外不發(fā)生變化。就每個(gè)狀態(tài)310和345-365而言，存儲(chǔ)在數(shù)據(jù)移位寄存器115和閂鎖數(shù)據(jù)寄存器130中的數(shù)據(jù)在TAP控制器110處于更新指令寄存器狀態(tài)370時(shí)不發(fā)生變化。當(dāng)TAP控制器處于更新指令寄存器狀態(tài)370和TCK為上升沿時(shí)，TAP控制器110在TMS保持高電平時(shí)進(jìn)入選擇數(shù)據(jù)寄存器掃描狀態(tài)305，或在TMS保持低電平時(shí)進(jìn)入空閑狀態(tài)300。
在選擇指令寄存器狀態(tài)310下，如果在TCK為上升沿時(shí)TMS保持高電平，那么TAP控制器110將進(jìn)入測(cè)試邏輯復(fù)位狀態(tài)342。當(dāng)TAP控制器狀態(tài)機(jī)110進(jìn)入測(cè)試邏輯復(fù)位狀態(tài)342時(shí)，測(cè)試邏輯被禁止，從而在片系統(tǒng)邏輯的正常運(yùn)算(即，響應(yīng)通過(guò)系統(tǒng)管腳接收到的信號(hào))能夠繼續(xù)不受限制。當(dāng)TMS保持高電平時(shí)，TAP控制器110維持在測(cè)試邏輯復(fù)位狀態(tài)342。通過(guò)在TCK為上升沿期間使TMS保持低電平，TAP控制器狀態(tài)機(jī)110將進(jìn)入空閑狀態(tài)300。
圖4是表示IC 400中的示范性?xún)?nèi)部JTAG測(cè)試電路的示意性方框圖。為了簡(jiǎn)化對(duì)本發(fā)明的說(shuō)明，在圖4中未示出TAP狀態(tài)控制器110，數(shù)據(jù)和指令移位寄存器115、120，和其它有關(guān)的JTAG電路。然而，對(duì)本領(lǐng)域的普通技術(shù)人員來(lái)說(shuō)很明顯，IC400包括上述JTAG電路，而且這些電路具有與上述基本相同的工作狀態(tài)。IC400可以包括例如專(zhuān)用集成電路(ASIC)，這種集成電路帶有由ASIC設(shè)計(jì)者設(shè)計(jì)的定制數(shù)字電路(在圖4中示為常規(guī)電路410)和賣(mài)主提供的由ASIC設(shè)計(jì)者加到定制ASIC中的兆單元結(jié)構(gòu)(在圖4中示為兆單元電路420)。常規(guī)電路410通過(guò)輸入和輸出線422與兆單元電路420相連。例如，兆單元電路420可以包括標(biāo)準(zhǔn)運(yùn)算邏輯單元，微處理器，或其它具有標(biāo)準(zhǔn)設(shè)計(jì)和能在ASIC400中作為獨(dú)立模塊使用的電路。
常規(guī)電路410通過(guò)線433，435接收從外部管腳如423、425輸入的信號(hào)。當(dāng)然，很明顯，常規(guī)電路410通常能接收數(shù)十甚至數(shù)百數(shù)量級(jí)的輸入信號(hào)，但是為了使本發(fā)明的描述更清楚，在圖中只示出了將輸入端423、425連接到常規(guī)電路410上的情況。除了通過(guò)線422向兆單元電路420輸出信號(hào)之外，常規(guī)電路410還可以通過(guò)與2∶1復(fù)用器440的第一輸入端相連的線437向兆單元電路420輸出特定信號(hào)。復(fù)用器440還通過(guò)第二輸入端447接收從外部管腳445輸入的信號(hào)。如圖4所示，復(fù)用器440的輸出通過(guò)線449送到兆單元420的一個(gè)輸入端。
復(fù)用器440通過(guò)線452接收從譯碼器450的選擇輸入信號(hào)。兆單元電路420還接收來(lái)自“與”門(mén)455和“或”門(mén)457的測(cè)試輸入信號(hào)。當(dāng)然，應(yīng)該清楚，兆單元電路420一般包括多個(gè)測(cè)試輸入端，但是在圖中所示出的“與”門(mén)455和“或”門(mén)457只給出了輸入到兆單元電路420中的兩個(gè)示范性測(cè)試輸入端?！芭c”門(mén)455通過(guò)線452接收第一輸入信號(hào)和通過(guò)線433接收來(lái)自輸入管腳423的第二輸入信號(hào)。此外，“或”門(mén)457通過(guò)線452接收第一反向輸入信號(hào)并通過(guò)線435接收來(lái)自輸入管腳425的第二輸入信號(hào)。雖然在圖4中沒(méi)有示出，但是應(yīng)認(rèn)為存在管腳輸入和輸出緩沖器，只是由于為了簡(jiǎn)化說(shuō)明而沒(méi)有示出。
常規(guī)電路410通過(guò)線462與JTAG輸出端復(fù)用器460的輸入端相連接。而且，很顯然，常規(guī)電路410通常包括數(shù)十或數(shù)百數(shù)量級(jí)的輸出端，然而，為了描述得更清楚，在圖4中只示出了輸出端462。把2∶1復(fù)用器460的輸出通過(guò)線464送到外部管腳。2∶1復(fù)用器460的選擇輸入由譯碼器450通過(guò)線466提供。按照傳統(tǒng)的電路，在將2∶1復(fù)用器460的第二輸入直接連接到鎖存邊界掃描數(shù)據(jù)寄存器以便在將合適的選擇信號(hào)送到2∶1復(fù)用器460的輸入端時(shí)，JTAG標(biāo)準(zhǔn)輸入值能強(qiáng)迫輸出端465等于JTAG位。然而，按照本發(fā)明，復(fù)用器460的第二輸入端還可以接收從兆單元電路420經(jīng)由2∶1復(fù)用器470并通過(guò)線472輸出的信號(hào)。
具體地說(shuō)，2∶1復(fù)用器470通過(guò)線474接收來(lái)自兆單元電路420的第一輸入信號(hào)。2∶1復(fù)用器470通過(guò)線476進(jìn)一步接收來(lái)自鎖存邊界掃描數(shù)據(jù)寄存器480的第二輸入信號(hào)。最后，2∶1復(fù)用器470通過(guò)線478接收來(lái)自譯碼器450的選擇輸入信號(hào)。譯碼器450對(duì)包含在鎖存指令寄存器484中的指令進(jìn)行譯碼。
在正常(即非測(cè)試)運(yùn)行期間，常規(guī)電路410和兆單元電路420通過(guò)多個(gè)輸入管腳(通過(guò)輸入管腳423、425和445)接收輸入信號(hào)并按照ASIC設(shè)計(jì)處理這些輸入信號(hào)以便向多個(gè)輸出管腳(例如輸出管腳465)提供合適的輸出值。在正常運(yùn)行期間，常規(guī)電路410和兆單元電路420通過(guò)內(nèi)部電路路徑(例如電路路徑422、437、449和474)交換信息以便使兆單元電路420能夠起到完成支持ASIC400全部工作等指定功能的作用。
因此，為了測(cè)試ASIC中兆單元電路的功能性，通常需要把兆單元的某些輸入和輸出線引到ASIC外部的管腳上以便于芯片制造廠能夠獨(dú)立利用兆單元賣(mài)主提供的測(cè)試矢量來(lái)測(cè)試兆單元電路。當(dāng)然，如上面詳細(xì)描述的那樣，這將導(dǎo)致需在IC表面上設(shè)置一些在IC正常運(yùn)行時(shí)不使用的多條管腳。因此，按照本發(fā)明，為了為大規(guī)模電路420設(shè)置一條輸出通路而特意改變了設(shè)在ASIC 400中的JTAG電路，從而使芯片廠可以在不需要在ASIC400上設(shè)置附加輸出管腳的情況下對(duì)兆單元電路420進(jìn)行測(cè)試。
具體地說(shuō)，附加的復(fù)用器470允許用送到復(fù)用器460的第二輸入信號(hào)交替地作為JTAG的輸出信號(hào)或者兆單元的輸出信號(hào)，這由選擇線478上的來(lái)自譯碼器450的信號(hào)進(jìn)行確定。因此，除了把兆單元420的測(cè)試輸出線474直接連到外部管腳上之外，還可以用可交替輸出JTAG標(biāo)準(zhǔn)邊界掃描輸出值或常規(guī)電路輸出值的同一條輸出線464輸出來(lái)自大規(guī)模電路420的測(cè)試信號(hào)。對(duì)線464上三種可能的輸出信號(hào)(即來(lái)自常規(guī)電路410的輸出，來(lái)自兆單元電路420的輸出或來(lái)自鎖存數(shù)據(jù)寄存器480的JTAG邊界掃描輸出)之一的選擇是在譯碼器450的控制下進(jìn)行的，所述控制由包含在鎖存指令寄存器484中的指令確定。因此，實(shí)施本發(fā)明時(shí)可以要求在鎖定指令寄存器484中設(shè)置附加的存儲(chǔ)單元或譯碼模式，以便提供附加的控制信號(hào)。然而，由于JTAG測(cè)試電路中的當(dāng)前指令寄存器通常是由用戶(hù)確定的，所以可以用備用譯碼狀態(tài)來(lái)提供附加控制信息。
當(dāng)按照本發(fā)明的方法測(cè)試兆單元電路420時(shí)，把測(cè)試矢量輸入信號(hào)(由兆單元賣(mài)主提供)送到選定的外部輸入管腳(例如管腳423、425)。當(dāng)線425上的信號(hào)保持高電平時(shí)，施加到端423、425上的測(cè)試矢量輸入信號(hào)通過(guò)“與”門(mén)455和“或”門(mén)457到達(dá)兆單元電路420的測(cè)試輸入端。本領(lǐng)域的普通技術(shù)人員都知道，當(dāng)不處于測(cè)試模式時(shí)，線452上的信號(hào)將是低電平，“與”門(mén)455和“或”門(mén)457的輸出分別處于低電平和高電平，從而在正常運(yùn)行期間可防止輸入到兆單元電路420中的測(cè)試信號(hào)發(fā)生變化。當(dāng)加在輸入端423、425上的標(biāo)準(zhǔn)測(cè)試矢量輸入信號(hào)輸送到兆單元電路420的測(cè)試輸入端時(shí)，兆單元電路420將響應(yīng)多條輸出線上的測(cè)試矢量輸入信號(hào)而輸出信號(hào)。在圖4所示的例子中，為了簡(jiǎn)化說(shuō)明只示出了輸出線474；然而，很顯然，為了完整地測(cè)試兆單元電路420的功能特性，應(yīng)該為多個(gè)2∶1復(fù)用器(例如復(fù)用器470)設(shè)置多條輸出線。
兆單元電路420響應(yīng)測(cè)試矢量輸入信號(hào)產(chǎn)生的信號(hào)輸出通過(guò)線474作為第一輸入信號(hào)送入復(fù)用器470。當(dāng)處于兆單元測(cè)試模式時(shí)，閂鎖指令寄存器484進(jìn)一步包含使譯碼器450確立線478上的選擇信號(hào)以選擇線474上的兆單元測(cè)試輸出信號(hào)的指令位。因此在復(fù)用器470的輸出端把兆單元電路420響應(yīng)測(cè)試矢量輸入信號(hào)的輸出送到線472上。譯碼器450根據(jù)寄存器484中的指令還向線464提供信號(hào)以選擇輸入線472以便把線464上的兆單元電路測(cè)試輸出信號(hào)送到輸出管腳465上。如果兆單元電路420的運(yùn)行正常，那么測(cè)試矢量輸入信號(hào)將在輸出管腳上顯示相應(yīng)的測(cè)試矢量輸出圖形，由此便形成了與兆單元電路420連通的通路。因此，當(dāng)把測(cè)試矢量送到輸入管腳423、425上時(shí)，在輸出管腳465上便能指示兆單元電路420的功能性。用這種方式，可以在不在ASIC400上設(shè)置附加輸出管腳的情況下來(lái)測(cè)試兆單元電路420的功能性。
在不測(cè)試兆單元電路420的功能性時(shí)，向指令寄存器484輸送合適的指令位以使譯碼器450選擇常規(guī)運(yùn)行模式或JTAG測(cè)試模式。當(dāng)選擇JTAG測(cè)試模式時(shí)，將使譯碼器450在線478上輸出選擇信號(hào)由此使輸入信號(hào)通過(guò)線476從鎖定數(shù)據(jù)寄存器480進(jìn)入復(fù)用器470的輸出端。此外，譯碼器450在線466上輸出選擇信號(hào)，該信號(hào)使線472上的輸入信號(hào)(其代表鎖定數(shù)據(jù)寄存器480中通過(guò)線476的數(shù)據(jù)位的值)傳送到復(fù)用器460的輸出端464，從而當(dāng)輸出通路暢通時(shí)便可以把JTAG邊界掃描數(shù)據(jù)位送到輸出管腳465上。
另一方面，如果ASIC400以常規(guī)方式運(yùn)行，則JTAG TAP狀態(tài)控制器486會(huì)使譯碼器450選擇復(fù)用器460的第一輸入端462以便通過(guò)復(fù)用器460和線464把線462上的信號(hào)輸出到管腳465。此外，譯碼器450在線452上輸出一個(gè)低電平信號(hào)以便使輸入到兆單元電路420中的測(cè)試輸入信號(hào)保持確定值，由此可使兆單元電路420的運(yùn)行不受管腳423、425上的輸入信號(hào)的影響。
雖然以上對(duì)本發(fā)明的優(yōu)選實(shí)施例進(jìn)行了說(shuō)明，但是很顯然，對(duì)于本領(lǐng)域的普通技術(shù)人員來(lái)說(shuō)，可以在不脫離本發(fā)明的構(gòu)思和實(shí)際特征的情況下對(duì)本發(fā)明作出各種改進(jìn)。因此以上描述只用于說(shuō)明而不構(gòu)成限制。所以本發(fā)明的范圍應(yīng)從所附權(quán)利要求的角度加以確定。
權(quán)利要求
1.一種在具有JTAG測(cè)試能力的集成電路(IC)封裝上設(shè)置較少數(shù)量外部管腳的系統(tǒng)，所說(shuō)系統(tǒng)包括形成在所說(shuō)IC封裝中的定制設(shè)計(jì)的數(shù)字邏輯電路，所說(shuō)定制設(shè)計(jì)的數(shù)字邏輯電路具有多個(gè)輸入端和輸出端；一個(gè)在所說(shuō)IC封裝中形成并與包括在所說(shuō)IC封裝以便與所說(shuō)定制設(shè)計(jì)的數(shù)字邏輯電路連通和產(chǎn)生一致作用的具有獨(dú)立功能性的標(biāo)準(zhǔn)化兆單元組件，所說(shuō)兆單元組件具有用于測(cè)試所說(shuō)兆單元組件功能的測(cè)試輸入端和測(cè)試輸出端；JTAG邊界掃描數(shù)據(jù)寄存器，該寄存器存儲(chǔ)了用于測(cè)試所說(shuō)IC封裝輸入和輸出信號(hào)完整性的測(cè)試矢量，所說(shuō)邊界掃描數(shù)據(jù)寄存器具有多個(gè)輸出端；第一選擇電路，其多個(gè)第一輸入端連接到所說(shuō)邊界掃描數(shù)據(jù)寄存器的至少一個(gè)所述輸出端和所說(shuō)兆單元組件的至少一個(gè)所述測(cè)試輸出端上，而且所述第一選擇電路還進(jìn)一步接收第一選擇輸入信號(hào)并根據(jù)所說(shuō)第一選擇輸入信號(hào)提供一個(gè)所述第一輸入信號(hào)作為輸出信號(hào)；第二選擇電路，其多個(gè)第二輸入端連接到所說(shuō)第一選擇電路的所述輸出端和所說(shuō)定制設(shè)計(jì)的數(shù)字邏輯電路的至少一個(gè)所說(shuō)輸出端上，所說(shuō)第二選擇電路還進(jìn)一步接收第二選擇輸入信號(hào)并根據(jù)所說(shuō)第二選擇輸入信號(hào)提供一個(gè)所說(shuō)第二輸入信號(hào)作為輸出信號(hào)；存儲(chǔ)指令位的JTAG指令寄存器，其中可用所說(shuō)的指令位以及JTAG的抽頭狀態(tài)來(lái)確定輸入到所說(shuō)第一選擇電路中的所說(shuō)第一選擇輸入信號(hào)和輸入到所說(shuō)第二選擇電路中的所說(shuō)第二選擇輸入信號(hào)；多個(gè)外部管腳，其以所說(shuō)第二選擇電路輸出端的形式連接，以便當(dāng)所說(shuō)指令寄存器和抽頭狀態(tài)置位時(shí)，在所說(shuō)外部管腳上產(chǎn)生所說(shuō)兆單元組件的測(cè)試輸出信號(hào)從而使所說(shuō)第一和第二選擇電路向所說(shuō)外部管腳輸送所說(shuō)兆單元組件的測(cè)試輸出信號(hào)。
2.如權(quán)利要求1所述的系統(tǒng)，進(jìn)一步包括帶有第一和第二輸入端和一個(gè)輸出端的開(kāi)關(guān)電路，所說(shuō)開(kāi)關(guān)電路在與所說(shuō)開(kāi)關(guān)電路的所說(shuō)第一輸入端相連的輸入管腳和與所說(shuō)開(kāi)關(guān)電路的所說(shuō)第二輸入端相連的所說(shuō)定制設(shè)計(jì)的數(shù)字邏輯電路之間進(jìn)行選擇，所說(shuō)開(kāi)關(guān)電路的所說(shuō)輸出端與所說(shuō)標(biāo)準(zhǔn)兆單元組件相連。
3.如權(quán)利要求2所述的系統(tǒng)，其中所說(shuō)開(kāi)關(guān)電路包括復(fù)用器。
4.如權(quán)利要求1所述的系統(tǒng)，進(jìn)一步包括一個(gè)與門(mén)，與門(mén)的輸出端與所說(shuō)標(biāo)準(zhǔn)兆單元組件的測(cè)試輸入端相連，所說(shuō)兆單元組件的所說(shuō)測(cè)試輸入端在所說(shuō)兆單元組件的常規(guī)測(cè)試期間保持高電平或是低電平，因此在JTAG測(cè)試期間可通過(guò)單個(gè)輸入管腳控制所說(shuō)測(cè)試輸入端。
5.如權(quán)利要求1所述的系統(tǒng)，進(jìn)一步包括一個(gè)或門(mén)，或門(mén)的輸出端與所說(shuō)標(biāo)準(zhǔn)兆單元組件的測(cè)試輸入端相連，所說(shuō)兆單元組件的所說(shuō)測(cè)試輸入端在所說(shuō)兆單元組件正常測(cè)試期間保持高電平或低電平，以便在JTAG測(cè)試期間可以通過(guò)單個(gè)輸入管腳控制所說(shuō)測(cè)試輸入端。
6.一種測(cè)試集成電路中兆單元的方法，所述集成電路以兆單元作為集成電路中的一個(gè)集成的電路元件，所說(shuō)兆單元產(chǎn)生至少一個(gè)輸入或輸出信號(hào)，該信號(hào)在所說(shuō)集成電路正常工作期間不使之與集成電路的外部相連，所說(shuō)集成電路產(chǎn)生多個(gè)信號(hào)，這些信號(hào)在所說(shuō)集成電路的所說(shuō)工作期間作為輸入和/輸出信號(hào)加到所說(shuō)集成電路的各管腳上，該方法包括通過(guò)JTAG輸入管腳向所說(shuō)集成電路施加串行指令以將所說(shuō)集成電路置于預(yù)定的兆單元測(cè)試模式；選擇性地禁止來(lái)自所說(shuō)集成電路一個(gè)相應(yīng)第一管腳的多個(gè)輸出信號(hào)中的一個(gè)信號(hào)；把所說(shuō)測(cè)試輸出信號(hào)選擇性地從所說(shuō)兆單元發(fā)送到所說(shuō)所禁止的輸出信號(hào)的所說(shuō)相應(yīng)第一管腳上；通過(guò)集成電路的第二管腳向所說(shuō)兆單元施加測(cè)試輸入信號(hào)促使所說(shuō)兆單元完成測(cè)試操作；和在所說(shuō)集成電路的所說(shuō)相應(yīng)第一管腳處監(jiān)視兆單元的測(cè)試輸出。
全文摘要
用特別改進(jìn)的JTAG測(cè)試電路為賣(mài)主提供的在集成電路芯片中埋置有I/O的兆單元(420)輸送測(cè)試輸入和輸出信號(hào)。利用復(fù)用器(460)或類(lèi)似電路根據(jù)指令寄存器中的JTAG指令交替地在JTAG邊界掃描輸出或兆單元(420)電路測(cè)試輸出之間進(jìn)行選擇。此外,利用復(fù)用器(440)或類(lèi)似電路交替地在輸入管腳或用于向兆單元的埋置輸入端輸入信號(hào)的常規(guī)電路之間進(jìn)行選擇。而且當(dāng)處于專(zhuān)用JTAG測(cè)試模式時(shí),利用“與”門(mén)(445)或“或”門(mén)(457)使向兆單元輸入的測(cè)試信號(hào)受一個(gè)輸入管腳的控制,所述信號(hào)通常處于高電平或低電平。用這種方式,在測(cè)試輸入端施加到兆單元電路上的測(cè)試矢量可以在不需要專(zhuān)門(mén)作為大規(guī)模電路的測(cè)試輸入端或輸出端的附加輸入和/或輸出管腳的情況下將輸出到兆單元電路上的測(cè)試輸出信號(hào)加到集成電路的輸出管腳上。
文檔編號(hào)G01R31/3185GK1187244SQ96194624
公開(kāi)日1998年7月8日 申請(qǐng)日期1996年6月6日 優(yōu)先權(quán)日1995年6月7日
發(fā)明者小·R·J·莫特 申請(qǐng)人:三星電子株式會(huì)社