技術(shù)編號(hào)：6131782
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒(méi)有賬戶請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。本發(fā)明涉及集成電路測(cè)試的改進(jìn)。具體地說(shuō)，本發(fā)明包括在芯片級(jí)測(cè)試專(zhuān)用集成電路“ASIC”中的兆單元(megacell)的方法和裝置。相關(guān)技術(shù)描述電路設(shè)計(jì)和新的集成電路封裝技術(shù)的日趨復(fù)雜為測(cè)試集成電路和印刷線路板帶來(lái)了越來(lái)越多的問(wèn)題。數(shù)字硬件的軟件測(cè)試正在得到不斷地改進(jìn)，然而如果在設(shè)計(jì)元器件時(shí)不考慮其測(cè)試性的話，那么對(duì)復(fù)雜電路的測(cè)試將變得更加困難。一種已經(jīng)引起注意的電路測(cè)試方法是由International Joint TestsAction Group(JT...
注意：該技術(shù)已申請(qǐng)專(zhuān)利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專(zhuān)利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專(zhuān)利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。