專利名稱:用于jtag測試asic中的兆單元的方法和裝置的制作方法
發(fā)明領(lǐng)域本發(fā)明涉及集成電路測試的改進。具體地說，本發(fā)明包括在芯片級測試專用集成電路“ASIC”中的兆單元(megacell)的方法和裝置。
相關(guān)技術(shù)描述電路設(shè)計和新的集成電路封裝技術(shù)的日趨復(fù)雜為測試集成電路和印刷線路板帶來了越來越多的問題。數(shù)字硬件的軟件測試正在得到不斷地改進，然而如果在設(shè)計元器件時不考慮其測試性的話，那么對復(fù)雜電路的測試將變得更加困難。
一種已經(jīng)引起注意的電路測試方法是由International Joint TestsAction Group(JTAG)頒布的IEEE 1149.1邊界掃描標準(在本文中引用作為參考文件)。該標準的一個應(yīng)用包括通過設(shè)置移位寄存器元件的菊花鏈以形成圍繞集成電路元件周邊的通路來設(shè)計串行邊界掃描測試(Serial boundary Scanned Testing)的元件。串行測試背后的想法是使串行數(shù)據(jù)移入并通過一些集成電路元件。把串行數(shù)據(jù)送到已知電路的輸入端以便產(chǎn)生由電路功能確定的輸出。主測試電路把返回的數(shù)據(jù)與期望結(jié)果(即依賴于已知電路功能的結(jié)果)相比較。換句話說，如果電路運行正常的話，送入受測試電路的串行數(shù)據(jù)產(chǎn)生已知的輸出。如果返回到主測試電路的數(shù)據(jù)流不是預(yù)期的，那么測試電路將檢測電路中的故障。通過對數(shù)據(jù)流中的偏差進行仔細分析(在軟件控制下)可以分離出電路中的任何故障。
如上述簡要解釋的那樣，還可以把元件的邊界掃描測試延伸到對大規(guī)模集成(VLSI)電路例如ASIC的測試。ASIC包括通過IC封裝上提供的輸出管腳通常不能達到的內(nèi)部邏輯電路。這種ASIC中的內(nèi)部邏輯電路一般是由賣主作為具有確定輸入和輸出的模塊提供的，而且通常稱之為兆單元(megacell)。在某些電路板中，把賣主提供的ASIC中的兆單元的測試輸入端和輸出端連接到IC封裝的專用管腳上以便使生產(chǎn)者通過IC封裝上的外部管腳能夠?qū)φ讍卧M行測試。然而，為測試元件而設(shè)置的附加管腳在IC的正常工作和運行時一般是沒用的。此外，由于增加了管腳的數(shù)量，所以設(shè)置額外的測試管腳有時需要生產(chǎn)者把IC封裝增大到下一級更大尺寸的圓片和/或封裝。這樣，IC封裝需要采取更大的印刷電路板的面積，而且由于大尺寸圓片一般比較貴，所以將增加成本。
此外，標準JTAG功能描述一個ASIC中的兆單元由JTAG單元內(nèi)部圍繞。然而，采用這種測試結(jié)構(gòu)與賣主對其所提供的兆單元的一般測試方式是不一致的。也就是說，兆單元的賣主通常對他們的兆單元有一個標準測試。雖然賣主提供的標準測試矢量和測試方法對測試兆單元來說已靈活到足以在測試他們的兆單元時改變管腳順序，但是對賣主來說需要很高的成本才能改變標準測試的功能。例如，標準的賣主測試可以通過JTAG端口進行串行加載和與兆單元并行施加，但是由于JTAG鏈的長度加倍而使測試時間變長，所以使得成本過高。
發(fā)明概述按照本發(fā)明的一個方面，是采用JTAG接口輸入傳統(tǒng)JTAG指令，把賣主提供的ASIC內(nèi)兆單元的多個測試輸入和輸出信號送到輸出管腳以代替AISC的制造者在ASIC的芯片級測試時使用的在輸出管腳上產(chǎn)生的常規(guī)信號。這樣就不需要用附加的管腳來測試兆單元。由此可以節(jié)省管腳和避免使生產(chǎn)者因這些額外的管腳而不得不制造下一級更大尺寸的圓片和/或封裝。這樣可降低印刷電路板的面積，而且由于小的圓片尺寸一般不貴，所以能降低成本。JTAG接口不按照其固有的方式使用(即，對測試儀來說作為專用接口使用)。相反，用其把ASIC接入測試模式，從而在不增加新管腳的情況下使賣主的標準兆單元測試能夠運行。
一個方面，本發(fā)明是一個系統(tǒng)，用該系統(tǒng)可減少具有JTAG測試能力的集成電路(IC)封裝上的外部管腳的數(shù)量。這個系統(tǒng)包括形成在IC封裝中的定制設(shè)計的數(shù)字邏輯電路。定制設(shè)計的數(shù)字邏輯電路具有多個輸入端和輸出端。這個系統(tǒng)進一步包括一個在IC封裝中形成包括在IC封裝中以便與定制設(shè)計的數(shù)字邏輯電路連通和與其具有一致功能的具有獨立功能的標準化兆單元。兆單元組件具有用于測試兆單元功能性的測試輸入端和測試輸出端。該系統(tǒng)還包括一個具有多個輸出端的JTAG邊界掃描數(shù)據(jù)測試寄存器，該寄存器存儲了用于測試IC封裝輸入和輸出信號完整性的測試矢量。此外，該系統(tǒng)包括第一選擇電路，其多個第一輸入端連接到數(shù)據(jù)測試寄存器的至少一個輸出端和兆單元組件的至少一個測試輸出端上，而且第一選擇電路還進一步接收第一選擇輸入信號并根據(jù)第一選擇輸入信號提供一個第一輸入信號作為輸出信號；該系統(tǒng)還包括第二選擇電路，其多個第二輸入端連接到第一選擇電路的輸出端和定制設(shè)計的數(shù)字邏輯電路的至少一個輸出端上，而且第二選擇電路還進一步接收第二選擇輸入信號并根據(jù)第二選擇輸入信號提供一個第二輸入信號作為輸出信號。本發(fā)明的系統(tǒng)還包括一個存儲指令位的JTAG指令寄存器，其中可用指令位來確定到第一選擇電路中的第一選擇輸入和到第二選擇電路中的第二選擇輸入。最后，該系統(tǒng)還包括多個與第二選擇電路輸出端相關(guān)的外部管腳，以便當(dāng)指令寄存器置位時在外部管腳上產(chǎn)生兆單元測試輸出信號從而使第一和第二選擇電路向外部管腳輸送兆單元的測試輸入和輸出信號。
另一方面，本發(fā)明涉及一種測試集成電路中兆單元的方法，所述集成電路以兆單元作為集成電路中的集成電路元件。兆單元產(chǎn)生至少一個測試輸出信號，該信號在集成電路工作期間不連到集成電路外部。集成電路產(chǎn)生多個信號，這些信號在集成電路工作期間作為輸出信號加到集成電路的各管腳上。該方法包括通過JTAG輸入管腳向集成電路施加串行指令以將集成電路置于預(yù)定的測試模式；選擇性地禁止來自集成電路一個相應(yīng)第一管腳的多個輸出信號中的一個信號；把測試輸出信號選擇性地從兆單元發(fā)送到所禁止的輸出信號的那個相應(yīng)第一管腳上；通過該集成電路的第二管腳向兆單元施加測試輸入信號激勵該兆單元完成一個測試操作；和在集成電路的該相應(yīng)第一管腳處監(jiān)視兆單元的測試輸出。
附圖簡介
圖1是表示JTAG測試電路結(jié)構(gòu)的示意性方框圖。
圖2是表示IC電路的示意性方框圖，所述IC電路包含一個兆單元，其具有一個與IC外部管腳相連的測試輸入/輸出終端。
圖3是表示TAP控制電路運行情況的狀態(tài)圖，TAP控制電路用于控制JTAG測試電路。
圖4是表示改進的JTAG測試電路的示意性方框圖，該電路提供了一個內(nèi)部兆單元與一個外部管腳之間的連接。
本發(fā)明的詳細描述圖1是表示為使用JTAG IEEE 1149.1菊花鏈式邊界掃描串行測試系統(tǒng)進行測試而構(gòu)成的集成電路(IC)芯片100的示意性方框圖。圖1中示出的示范性JTAG系統(tǒng)包括一個主圖形發(fā)生器/比較器102，其在線105上輸出數(shù)據(jù)/指令信號，在線107上輸出模式信號，而在線109上輸出時鐘信號。應(yīng)注意到，按照傳統(tǒng)的術(shù)語，數(shù)據(jù)/指令信號線105也稱作TDI信號線，模式信號線107也稱作TMS信號線，時鐘信號線109也稱作TCK信號線。把圖形發(fā)生器/比較器102的輸出線105，107和109連接到從IC 100伸出的外部輸入管腳上以便使IC 100中的TAP控制器狀態(tài)機110通過線105、107、和109接收信號。
TAP控制器狀態(tài)機110通過串行數(shù)據(jù)線117和時鐘啟動線119與數(shù)據(jù)移位寄存器115相連。TAP控制器狀態(tài)機110還通過串行指令線122和時鐘啟動線124與指令移位寄存器120相連。這里要注意的是，通常，TDI線105、串行數(shù)據(jù)線117和串行指令線122連接到一個共用節(jié)點上而線105、117和122的不同僅在于把它們作為進位數(shù)據(jù)、指令或是兩者來考慮。
數(shù)據(jù)移位寄存器115與閂鎖數(shù)據(jù)寄存器130并聯(lián)連接，而指令移位寄存器120與閂鎖指令寄存器140并聯(lián)連接。閂鎖數(shù)據(jù)寄存器130中的每個位存儲單元都與IC 100中的復(fù)用器第一輸入端相連。例如，如圖1所示，閂鎖數(shù)據(jù)寄存器130的一個存儲單元通過線147與2∶1復(fù)用器145的第一輸入端相連接。同樣，閂鎖數(shù)據(jù)寄存器130中的每個存儲單元均連接到IC100中的復(fù)用器輸入端；然而，為了簡化說明，在圖1中僅示出了一個與閂鎖數(shù)據(jù)寄存器130相連的復(fù)用器145。
閂鎖指令寄存器140與譯碼器150并聯(lián)連接，譯碼器用于對存儲在閂鎖指令寄存器140中的指令進行譯碼。譯碼器150向IC 100中的每個JTAG復(fù)用器提供選擇輸出信號(即，用復(fù)用器向JTAG提供強制性的輸出電平)。然而，同樣為了簡化說明，在圖1中示出了通過線152僅向復(fù)用器145提供單一選擇輸出信號的譯碼器150。
復(fù)用器145的第二輸入端通過線162與IC 100中的常規(guī)集成電路160相連。IC 100中的常規(guī)集成電路160是能在正常運行期間(即，不對IC 100進行測試時)完成IC 100所能完成的特定功能的電路。復(fù)用器145的輸出通過線165與IC 100表面上的輸出管腳相連。
數(shù)據(jù)移位寄存器115和指令移位寄存器120分別輸出串行數(shù)據(jù)和指令數(shù)據(jù)到線172、174作為對2∶1復(fù)用器170的第一和第二輸入，該2∶1復(fù)用器170本身又向圖形發(fā)生器/比較器102送出一條串行數(shù)據(jù)返回線175。
工作時，圖形發(fā)生器/比較器102產(chǎn)生數(shù)據(jù)和/或指令圖形(通常稱為測試矢量)，這些圖形經(jīng)線105串行傳輸?shù)絋AP控制器狀態(tài)機110。圖形發(fā)生器/比較器102還分別通過線107、109向TAP控制器狀態(tài)機110提供模式和時鐘信號。正如下面將參照圖3更詳細說明的那樣，TAP控制器狀態(tài)機110響應(yīng)該模式和時鐘信號把線105供給的數(shù)據(jù)或指令移入數(shù)據(jù)移位寄存器115(即，當(dāng)沿線105提供數(shù)據(jù)時)或指令移位寄存器120(即通過線105提供指令時)。在TAP控制器狀態(tài)機110的控制下，將移入數(shù)據(jù)移位寄存器115的數(shù)據(jù)和移入指令移位寄存器120中的指令同步到它們各自的移位寄存器115、120中。因此，例如，如果要把70個數(shù)據(jù)位移入數(shù)據(jù)移位寄存器115和把30個指令位移入指令移位寄存器120，那么把每個數(shù)據(jù)和指令位移入它們各自的移位寄存器總共將需花費100個時鐘周期。當(dāng)然，如下面將要詳細說明的那樣，還需要額外的時鐘周期把數(shù)據(jù)從圖形發(fā)生器/比較器102輸送到TAP控制器狀態(tài)機110并改變TAP控制器狀態(tài)機110的模式以便使TAP控制器狀態(tài)機110在時鐘啟動線119、124上產(chǎn)生合適的控制信號。
一旦把對IC 100的所指定的輸入和輸出端進行測試用的合適數(shù)據(jù)移入移位寄存器115、120，移位寄存器115和120將把包含在移位寄存器115和120中的數(shù)據(jù)和指令并行地鎖入各自的閂鎖寄存器130、140中。鎖入寄存器140中的指令由譯碼器150譯碼以選擇合適的復(fù)用器145以及IC 100中任何其它JTAG復(fù)用器(未示出)的輸出。如上面所簡述的那樣，每個JTAG復(fù)用器(例如圖1中示出的復(fù)用器145)都接受一個與該閂鎖數(shù)據(jù)寄存器130相連的JTAG的輸入。因此，例如，由譯碼器150通過線152啟動復(fù)用器145以選擇與寄存器130中的存儲單元相連的輸入147。這樣，就可強制復(fù)用器145的輸出端165輸出存儲在寄存器130中的比特值。用這種方式，便可在線165上測試IC 100在輸出連接中的故障。例如，如果通過線147連接到復(fù)用器145上的存儲單元包含有高電壓電平位(即，對應(yīng)于數(shù)字1)，那么在IC 100的輸出管腳處測得的復(fù)用器145沿線165的輸出應(yīng)該是數(shù)字1。如果該輸出管腳沒有產(chǎn)生數(shù)字1，那么連接IC 100的測試電路將登記一個錯誤，從而可認定IC 100有故障。要根據(jù)由圖形發(fā)生器/比較器102送入的指令對由譯碼器150指定的每個輸入和輸出進行這種測定。
當(dāng)然，雖然在圖1中沒有示出，但是顯然，可以把多個IC串聯(lián)成菊花鏈結(jié)構(gòu)以便使圖形發(fā)生器/比較器102能夠在同一時刻為多個IC移入數(shù)據(jù)和指令。因此，IC100包括復(fù)用器170，其在TAP控制器狀態(tài)機110的控制下通過線172或174選擇性地通過寄存器115移出數(shù)據(jù)或是通過寄存器120移出指令。最后，通過串行返回線175把從最后一個IC輸出的數(shù)據(jù)送回到圖形發(fā)生器/比較器102。
圖2是表示IC 200的示意性方框圖，其除了包含通常的集成電路220之外還包括賣主提供的兆單元210。兆單元210在IC 200中以功能部件的形式工作，它通過線225接收來自常規(guī)電路220的輸出同時向常規(guī)電路220輸出信號。
賣主提供的兆單元210與常規(guī)電路220的區(qū)別在于賣主提供的兆單元210具有由賣主設(shè)計的標準化結(jié)構(gòu)和功能，而常規(guī)電路通常是由ASIC設(shè)計者定制設(shè)計的。因此，兆單元的模件具有獨立的功能(即，用兆單元能夠在各種不同的回路中完成同樣的功能從而使其這種功能基本上獨立于IC 200中的其它電路)。此外，通常用那些測試整個IC200之外的一組單獨測試矢量來分別測試兆單元210的功能性。
因此，例如，ASIC設(shè)計者使用諸如UARTS、相位鎖定回路等標準功能邏輯模塊作為ASIC設(shè)計的一部分。ASIC賣主為這些標準功能邏輯塊提供的結(jié)構(gòu)使ASIC設(shè)計者能將其與定制的ASIC相結(jié)合。將這些標準功能塊稱為兆單元，兆單元的賣主一般都提供芯片制造廠在生產(chǎn)過程中測試ASIC中的兆單元用的測試矢量。通常，可以將ASIC作為整體進行測試，但是如果在整個單元中發(fā)現(xiàn)故障，那么將很難判斷該故障是由ASIC設(shè)計者提供結(jié)構(gòu)的傳統(tǒng)電路引起還是由單元賣主提供的兆單元電路引起。為此，要用單元賣主提供的測試矢量來單獨測試兆單元。此外，由于該測試將通過賣主提供的試驗完成，所以ASIC設(shè)計者不必把精力集中到對兆單元進行窮盡測試。
然而，正如圖2所示，為了測試象兆單元210這樣的兆單元，需要在ASIC 200的外表面上設(shè)置多個輸出管腳235以便對兆單元210的輸出端進行測試。把賣主提供的測試矢量送到測試輸入端230，測量在測試輸出端235上得到的圖形并判斷兆單元是否正常工作。對兆單元功能性測試的工作一般在芯片廠內(nèi)進行(即，作為生產(chǎn)后的測試)，而不必在芯片正常工作狀態(tài)下的使用后進行。因此，例如，當(dāng)正常運行期間IC200在電路中工作時，可以僅使用工作狀態(tài)下的輸入和輸出端240。因此，在IC200正常工作期間輸出管腳235是多余的。如同在下面將參照圖4更詳細描述的那樣，本發(fā)明在包含兆單元電路的IC封裝上設(shè)置的輸出管腳數(shù)減少。本發(fā)明的節(jié)約是很明顯的(例如，可以省去1-2打數(shù)量級的管腳)，因此可以使用成本高效(即更小)的小片尺寸和IC封裝。
圖3是狀態(tài)圖，其說明TAP控制器110響應(yīng)模式和時鐘線107、109上提供的控制信號的工作情況。TAP控制器狀態(tài)機110開始處于空閑狀態(tài)300，該狀態(tài)構(gòu)成了掃描操作之間的控制器狀態(tài)。當(dāng)有輸入信號時，只要TMS保持低電平，TAP控制器110將一直處于空閑狀態(tài)300。在空閑狀態(tài)300下，只有出現(xiàn)特定的指令時才在選定的測試邏輯中產(chǎn)生動作，這在現(xiàn)有技術(shù)中是公知的。就送到指令寄存器140中對在空閑TAP控制器狀態(tài)300執(zhí)行不起作用的指令而言，由當(dāng)前指令選定的所有測試數(shù)據(jù)寄存器都應(yīng)保持它們原先的狀態(tài)(即，空閑)。而且在TAP控制器110處于空閑狀態(tài)300時，送入指令寄存器140中的指令不發(fā)生變化。
當(dāng)TMS(沿線107的模式信號)為高電平而且TCK信號為上升沿(線109中的時鐘)時，TAP控制器110轉(zhuǎn)換到選擇數(shù)據(jù)寄存器掃描狀態(tài)305。選擇數(shù)據(jù)寄存器掃描狀態(tài)305是一個臨時控制器狀態(tài)，其中由當(dāng)前指令選定的所有測試數(shù)據(jù)寄存器都保持它們原先的狀態(tài)。如果TMS為低電平同時TCK為上升沿時，那么TAP控制器110將轉(zhuǎn)換到捕獲數(shù)據(jù)寄存器狀態(tài)315，如果TMS保持高電平，且TCK為上升沿，那么TAP控制器狀態(tài)機110將轉(zhuǎn)換到選擇指令寄存器掃描狀態(tài)310。
如果TAP控制器狀態(tài)機110轉(zhuǎn)換到捕獲數(shù)據(jù)寄存器狀態(tài)315，那么在這種狀態(tài)下，可以在TCK的上升沿把數(shù)據(jù)從移位數(shù)據(jù)寄存器115并行送入數(shù)據(jù)寄存器130。如果JTAG測試電路不包括并行送入數(shù)據(jù)寄存器130，或者說如果對于選定的測試不需要捕獲，那么數(shù)據(jù)寄存器保持它原先的狀態(tài)不變。而且，存儲在指令寄存器140、120中的位保持不變，同時控制器狀態(tài)機110處于捕獲數(shù)據(jù)的寄存器狀態(tài)315。當(dāng)TMS保持低電平和TCK為上升沿且TAP控制器110處于捕獲數(shù)據(jù)的寄存器數(shù)據(jù)315時，控制器進入移位數(shù)據(jù)寄存器狀態(tài)320。然而，如果TCK為上升沿時TMS保持高電平，那么TAP控制器狀態(tài)機110從捕獲數(shù)據(jù)的寄存器狀態(tài)315直接轉(zhuǎn)移到出口數(shù)據(jù)寄存器狀態(tài)325。在移位數(shù)據(jù)寄存器狀態(tài)320中，沿著線105并通過線117把數(shù)據(jù)移入數(shù)據(jù)移位寄存器115。當(dāng)TMS保持低電平時，在對TCK施加每個上升沿時，通過線117把附加位的數(shù)據(jù)移入數(shù)據(jù)移位寄存器115中。只要TMS保持低電平，TAP控制器110就繼續(xù)處于移位寄存器狀態(tài)320。因此，當(dāng)在狀態(tài)320下TMS保持低電平時，需要把與送入移位寄存器115中的預(yù)定測試矢量同樣多的數(shù)據(jù)位移入移位寄存器115中。
當(dāng)TAP控制器110處于移位數(shù)據(jù)寄存器狀態(tài)320以及TCK為上升沿時，同時TMS保持高電平，TAP控制器狀態(tài)機110進入出口數(shù)據(jù)寄存器狀態(tài)325。出口數(shù)據(jù)寄存器狀態(tài)325是臨時控制器狀態(tài)。如果TMS保持高電平，TCK的上升沿使TAP控制器110進入更新數(shù)據(jù)寄存器數(shù)據(jù)狀態(tài)340，然而如果在TCK為上升沿的同時TMS保持低電平，那么TAP控制器110進入暫停數(shù)據(jù)寄存器狀態(tài)330。暫停數(shù)據(jù)寄存器狀態(tài)330使測試數(shù)據(jù)寄存器315的移位暫時停止。在TMS保持低電平的同時TAP控制器110維持在暫停數(shù)據(jù)寄存器狀態(tài)330。當(dāng)TMS保持高電平和TCK為上升沿時，TAP控制器狀態(tài)機110進入出口2的數(shù)據(jù)寄存器狀態(tài)335，這也是一個臨時控制器狀態(tài)。如果在TMS保持低電平的同時TCK為上升沿，那么TAP控制器狀態(tài)機110返回到移位數(shù)據(jù)寄存器狀態(tài)320。然而，如果在TCK為上升沿時TMS保持高電平，那么TAP控制器狀態(tài)機110從出口2的數(shù)據(jù)寄存器狀態(tài)335轉(zhuǎn)換到更新數(shù)據(jù)寄存器狀態(tài)340。如圖1所示，移位數(shù)據(jù)寄存器115包括響應(yīng)指令寄存器140中的某些指令把數(shù)據(jù)移入相關(guān)移位寄存器通路115的同時防止其轉(zhuǎn)換成數(shù)據(jù)寄存器130中的數(shù)據(jù)的鎖定并行輸出端。因此，在更新數(shù)據(jù)寄存器狀態(tài)340下，在TCK的下降沿，把來自移位寄存器115的數(shù)據(jù)鎖存在移位寄存器115的并行輸出端上。因此，除了在執(zhí)行自檢期間所需的操作(例如，響應(yīng)設(shè)計時的特定公開指令所產(chǎn)生的空閑狀態(tài)期間)之外，應(yīng)把該數(shù)據(jù)存儲在鎖定數(shù)據(jù)寄存器130中以便使寄存器130中的數(shù)據(jù)除了在更新數(shù)據(jù)寄存器狀態(tài)下之外不發(fā)生變化。就每個狀態(tài)305-335而言，存儲在指令移位寄存器120和指令閂鎖數(shù)據(jù)寄存器140中的指令在TAP控制器110處于更新數(shù)據(jù)寄存器狀態(tài)340時不發(fā)生變化。當(dāng)TAP控制器處于更新數(shù)據(jù)寄存器狀態(tài)和TCK為上升沿時，TAP控制器110在TMS保持高電平時進入選擇數(shù)據(jù)寄存器掃描狀態(tài)305或在TMS保持低電平時進入空閑狀態(tài)300。
在TAP控制器狀態(tài)機110處于選擇數(shù)據(jù)寄存器狀態(tài)305時，如果TMS保持高電平，并且TCK處于上升沿，那么TAP控制器狀態(tài)機110轉(zhuǎn)換到選擇指令寄存器掃描狀態(tài)310。
如果TAP控制器狀態(tài)機110轉(zhuǎn)換到捕獲指令寄存器狀態(tài)345，那么在這種狀態(tài)下，可以在TCK的上升沿把指令從移位指令寄存器120并行加載指令寄存器140。如果JTAG測試電路不包括并行加載指令寄存器140，或者如果對選定的測試不需要捕獲，那么指令移位寄存器120保持它原先的狀態(tài)不變。而且，當(dāng)TAP控制器狀態(tài)機110處于所捕獲的指令寄存器狀態(tài)345時，存儲在數(shù)據(jù)寄存器130、115中的位保持不變。當(dāng)TAP控制器110處于捕獲指令寄存器狀態(tài)345和TMS保持低電平且TCK為上升沿時，控制器進入移位指令寄存器狀態(tài)350。然而，如果TCK為上升沿時TMS保持高電平，那么TAP控制器狀態(tài)機110直接從捕獲指令寄存器狀態(tài)345轉(zhuǎn)換到出口指令寄存器狀態(tài)355。在移位指令寄存器狀態(tài)350，指令沿著線105并通過線122移入指令移位寄存器120。在TMS保持低電平時在出現(xiàn)每個TCK上升沿情況下，在線122上把附加的指令位移入指令移位寄存器120中。只要TMS保持低電平TAP控制器110就繼續(xù)處于移位指令寄存器狀態(tài)350。因此，當(dāng)TMS在狀態(tài)350下保持低電平時，需要把與送入移位寄存器120中的預(yù)定指令矢量同樣多的指令位移入寄存器120中。
在TMS保持高電平且TAP控制器110處于移位指令寄存器狀態(tài)350和TCK出現(xiàn)上升沿時，TAP控制器狀態(tài)機110進入出口指令寄存器狀態(tài)355。出口指令寄存器狀態(tài)355是一種臨時控制器狀態(tài)。如果TMS保持高電平，TCK的上升沿將使TAP控制器110進入更新指令寄存器狀態(tài)370，而如果在TCK為上升沿時TMS保持低電平，那么TAP控制器110進入暫停指令寄存器狀態(tài)360。
暫停指令寄存器狀態(tài)360允許測試指令寄存器345的移位暫時停止。當(dāng)TMS保持低電平時，TAP控制器110維持在暫停指令寄存器狀態(tài)360。當(dāng)TMS保持高電平和TCK為上升沿時，TAP控制器狀態(tài)機110進入出口-2的指令寄存器狀態(tài)365，該狀態(tài)也是臨時控制器狀態(tài)。如果當(dāng)TMS保持低電平時TCK為上升沿，那么TAP控制器狀態(tài)機110將返回移位指令寄存器狀態(tài)350。然而，如果在TCK為上升沿時TMS保持高電平，那么TAP控制器狀態(tài)機110從出口-2的指令寄存器狀態(tài)365轉(zhuǎn)換到更新指令寄存器狀態(tài)370。如圖1中所示，移位指令寄存器120包括在響應(yīng)指令寄存器140的特定指令把指令移入相關(guān)移位寄存器通路120時，防止其變成指令寄存器140中的指令的閂鎖并行輸出端。因此，在更新指令寄存器狀態(tài)370下，在TCK的下降沿把來自移位寄存器120的指令鎖存在移位寄存器120的并行輸出端上。這樣便可以把這些指令存在閂鎖指令寄存器140中，由此，除非在執(zhí)行自測時所需(即，與設(shè)計特定的公開指令相應(yīng)的空閑狀態(tài)期間)的運行，應(yīng)把這些指令存儲在鎖定數(shù)據(jù)寄存器140中以便使寄存器140的指令除了在更新指令寄存器狀態(tài)下之外不發(fā)生變化。就每個狀態(tài)310和345-365而言，存儲在數(shù)據(jù)移位寄存器115和閂鎖數(shù)據(jù)寄存器130中的數(shù)據(jù)在TAP控制器110處于更新指令寄存器狀態(tài)370時不發(fā)生變化。當(dāng)TAP控制器處于更新指令寄存器狀態(tài)370和TCK為上升沿時，TAP控制器110在TMS保持高電平時進入選擇數(shù)據(jù)寄存器掃描狀態(tài)305，或在TMS保持低電平時進入空閑狀態(tài)300。
在選擇指令寄存器狀態(tài)310下，如果在TCK為上升沿時TMS保持高電平，那么TAP控制器110將進入測試邏輯復(fù)位狀態(tài)342。當(dāng)TAP控制器狀態(tài)機110進入測試邏輯復(fù)位狀態(tài)342時，測試邏輯被禁止，從而在片系統(tǒng)邏輯的正常運算(即，響應(yīng)通過系統(tǒng)管腳接收到的信號)能夠繼續(xù)不受限制。當(dāng)TMS保持高電平時，TAP控制器110維持在測試邏輯復(fù)位狀態(tài)342。通過在TCK為上升沿期間使TMS保持低電平，TAP控制器狀態(tài)機110將進入空閑狀態(tài)300。
圖4是表示IC 400中的示范性內(nèi)部JTAG測試電路的示意性方框圖。為了簡化對本發(fā)明的說明，在圖4中未示出TAP狀態(tài)控制器110，數(shù)據(jù)和指令移位寄存器115、120，和其它有關(guān)的JTAG電路。然而，對本領(lǐng)域的普通技術(shù)人員來說很明顯，IC400包括上述JTAG電路，而且這些電路具有與上述基本相同的工作狀態(tài)。IC400可以包括例如專用集成電路(ASIC)，這種集成電路帶有由ASIC設(shè)計者設(shè)計的定制數(shù)字電路(在圖4中示為常規(guī)電路410)和賣主提供的由ASIC設(shè)計者加到定制ASIC中的兆單元結(jié)構(gòu)(在圖4中示為兆單元電路420)。常規(guī)電路410通過輸入和輸出線422與兆單元電路420相連。例如，兆單元電路420可以包括標準運算邏輯單元，微處理器，或其它具有標準設(shè)計和能在ASIC400中作為獨立模塊使用的電路。
常規(guī)電路410通過線433，435接收從外部管腳如423、425輸入的信號。當(dāng)然，很明顯，常規(guī)電路410通常能接收數(shù)十甚至數(shù)百數(shù)量級的輸入信號，但是為了使本發(fā)明的描述更清楚，在圖中只示出了將輸入端423、425連接到常規(guī)電路410上的情況。除了通過線422向兆單元電路420輸出信號之外，常規(guī)電路410還可以通過與2∶1復(fù)用器440的第一輸入端相連的線437向兆單元電路420輸出特定信號。復(fù)用器440還通過第二輸入端447接收從外部管腳445輸入的信號。如圖4所示，復(fù)用器440的輸出通過線449送到兆單元420的一個輸入端。
復(fù)用器440通過線452接收從譯碼器450的選擇輸入信號。兆單元電路420還接收來自“與”門455和“或”門457的測試輸入信號。當(dāng)然，應(yīng)該清楚，兆單元電路420一般包括多個測試輸入端，但是在圖中所示出的“與”門455和“或”門457只給出了輸入到兆單元電路420中的兩個示范性測試輸入端。“與”門455通過線452接收第一輸入信號和通過線433接收來自輸入管腳423的第二輸入信號。此外，“或”門457通過線452接收第一反向輸入信號并通過線435接收來自輸入管腳425的第二輸入信號。雖然在圖4中沒有示出，但是應(yīng)認為存在管腳輸入和輸出緩沖器，只是由于為了簡化說明而沒有示出。
常規(guī)電路410通過線462與JTAG輸出端復(fù)用器460的輸入端相連接。而且，很顯然，常規(guī)電路410通常包括數(shù)十或數(shù)百數(shù)量級的輸出端，然而，為了描述得更清楚，在圖4中只示出了輸出端462。把2∶1復(fù)用器460的輸出通過線464送到外部管腳。2∶1復(fù)用器460的選擇輸入由譯碼器450通過線466提供。按照傳統(tǒng)的電路，在將2∶1復(fù)用器460的第二輸入直接連接到鎖存邊界掃描數(shù)據(jù)寄存器以便在將合適的選擇信號送到2∶1復(fù)用器460的輸入端時，JTAG標準輸入值能強迫輸出端465等于JTAG位。然而，按照本發(fā)明，復(fù)用器460的第二輸入端還可以接收從兆單元電路420經(jīng)由2∶1復(fù)用器470并通過線472輸出的信號。
具體地說，2∶1復(fù)用器470通過線474接收來自兆單元電路420的第一輸入信號。2∶1復(fù)用器470通過線476進一步接收來自鎖存邊界掃描數(shù)據(jù)寄存器480的第二輸入信號。最后，2∶1復(fù)用器470通過線478接收來自譯碼器450的選擇輸入信號。譯碼器450對包含在鎖存指令寄存器484中的指令進行譯碼。
在正常(即非測試)運行期間，常規(guī)電路410和兆單元電路420通過多個輸入管腳(通過輸入管腳423、425和445)接收輸入信號并按照ASIC設(shè)計處理這些輸入信號以便向多個輸出管腳(例如輸出管腳465)提供合適的輸出值。在正常運行期間，常規(guī)電路410和兆單元電路420通過內(nèi)部電路路徑(例如電路路徑422、437、449和474)交換信息以便使兆單元電路420能夠起到完成支持ASIC400全部工作等指定功能的作用。
因此，為了測試ASIC中兆單元電路的功能性，通常需要把兆單元的某些輸入和輸出線引到ASIC外部的管腳上以便于芯片制造廠能夠獨立利用兆單元賣主提供的測試矢量來測試兆單元電路。當(dāng)然，如上面詳細描述的那樣，這將導(dǎo)致需在IC表面上設(shè)置一些在IC正常運行時不使用的多條管腳。因此，按照本發(fā)明，為了為大規(guī)模電路420設(shè)置一條輸出通路而特意改變了設(shè)在ASIC 400中的JTAG電路，從而使芯片廠可以在不需要在ASIC400上設(shè)置附加輸出管腳的情況下對兆單元電路420進行測試。
具體地說，附加的復(fù)用器470允許用送到復(fù)用器460的第二輸入信號交替地作為JTAG的輸出信號或者兆單元的輸出信號，這由選擇線478上的來自譯碼器450的信號進行確定。因此，除了把兆單元420的測試輸出線474直接連到外部管腳上之外，還可以用可交替輸出JTAG標準邊界掃描輸出值或常規(guī)電路輸出值的同一條輸出線464輸出來自大規(guī)模電路420的測試信號。對線464上三種可能的輸出信號(即來自常規(guī)電路410的輸出，來自兆單元電路420的輸出或來自鎖存數(shù)據(jù)寄存器480的JTAG邊界掃描輸出)之一的選擇是在譯碼器450的控制下進行的，所述控制由包含在鎖存指令寄存器484中的指令確定。因此，實施本發(fā)明時可以要求在鎖定指令寄存器484中設(shè)置附加的存儲單元或譯碼模式，以便提供附加的控制信號。然而，由于JTAG測試電路中的當(dāng)前指令寄存器通常是由用戶確定的，所以可以用備用譯碼狀態(tài)來提供附加控制信息。
當(dāng)按照本發(fā)明的方法測試兆單元電路420時，把測試矢量輸入信號(由兆單元賣主提供)送到選定的外部輸入管腳(例如管腳423、425)。當(dāng)線425上的信號保持高電平時，施加到端423、425上的測試矢量輸入信號通過“與”門455和“或”門457到達兆單元電路420的測試輸入端。本領(lǐng)域的普通技術(shù)人員都知道，當(dāng)不處于測試模式時，線452上的信號將是低電平，“與”門455和“或”門457的輸出分別處于低電平和高電平，從而在正常運行期間可防止輸入到兆單元電路420中的測試信號發(fā)生變化。當(dāng)加在輸入端423、425上的標準測試矢量輸入信號輸送到兆單元電路420的測試輸入端時，兆單元電路420將響應(yīng)多條輸出線上的測試矢量輸入信號而輸出信號。在圖4所示的例子中，為了簡化說明只示出了輸出線474；然而，很顯然，為了完整地測試兆單元電路420的功能特性，應(yīng)該為多個2∶1復(fù)用器(例如復(fù)用器470)設(shè)置多條輸出線。
兆單元電路420響應(yīng)測試矢量輸入信號產(chǎn)生的信號輸出通過線474作為第一輸入信號送入復(fù)用器470。當(dāng)處于兆單元測試模式時，閂鎖指令寄存器484進一步包含使譯碼器450確立線478上的選擇信號以選擇線474上的兆單元測試輸出信號的指令位。因此在復(fù)用器470的輸出端把兆單元電路420響應(yīng)測試矢量輸入信號的輸出送到線472上。譯碼器450根據(jù)寄存器484中的指令還向線464提供信號以選擇輸入線472以便把線464上的兆單元電路測試輸出信號送到輸出管腳465上。如果兆單元電路420的運行正常，那么測試矢量輸入信號將在輸出管腳上顯示相應(yīng)的測試矢量輸出圖形，由此便形成了與兆單元電路420連通的通路。因此，當(dāng)把測試矢量送到輸入管腳423、425上時，在輸出管腳465上便能指示兆單元電路420的功能性。用這種方式，可以在不在ASIC400上設(shè)置附加輸出管腳的情況下來測試兆單元電路420的功能性。
在不測試兆單元電路420的功能性時，向指令寄存器484輸送合適的指令位以使譯碼器450選擇常規(guī)運行模式或JTAG測試模式。當(dāng)選擇JTAG測試模式時，將使譯碼器450在線478上輸出選擇信號由此使輸入信號通過線476從鎖定數(shù)據(jù)寄存器480進入復(fù)用器470的輸出端。此外，譯碼器450在線466上輸出選擇信號，該信號使線472上的輸入信號(其代表鎖定數(shù)據(jù)寄存器480中通過線476的數(shù)據(jù)位的值)傳送到復(fù)用器460的輸出端464，從而當(dāng)輸出通路暢通時便可以把JTAG邊界掃描數(shù)據(jù)位送到輸出管腳465上。
另一方面，如果ASIC400以常規(guī)方式運行，則JTAG TAP狀態(tài)控制器486會使譯碼器450選擇復(fù)用器460的第一輸入端462以便通過復(fù)用器460和線464把線462上的信號輸出到管腳465。此外，譯碼器450在線452上輸出一個低電平信號以便使輸入到兆單元電路420中的測試輸入信號保持確定值，由此可使兆單元電路420的運行不受管腳423、425上的輸入信號的影響。
雖然以上對本發(fā)明的優(yōu)選實施例進行了說明，但是很顯然，對于本領(lǐng)域的普通技術(shù)人員來說，可以在不脫離本發(fā)明的構(gòu)思和實際特征的情況下對本發(fā)明作出各種改進。因此以上描述只用于說明而不構(gòu)成限制。所以本發(fā)明的范圍應(yīng)從所附權(quán)利要求
的角度加以確定。
權(quán)利要求
1.一種系統(tǒng)，其允許在無需測試矢量專用的輸入/輸出管腳的情況下，使用應(yīng)用于集成電路管腳的測試矢量，對內(nèi)置于集成電路的兆單元進行測試，所說系統(tǒng)包括形成在所說集成電路中的定制設(shè)計的數(shù)字邏輯電路，而當(dāng)所說集成電路正工作于正常的操作模式時，所說定制設(shè)計的數(shù)字邏輯電路具有連接到所說集成電路的輸入/輸出管腳的輸入端和輸出端；一個在所說集成電路中形成并包括在所說集成電路以便與所說定制設(shè)計的數(shù)字邏輯電路連通和產(chǎn)生一致作用的具有獨立功能性的標準化兆單元組件，所說兆單元組件具有用于測試所說兆單元組件功能性的測試輸入端和測試輸出端，當(dāng)所說集成電路正工作于所說正常操作模式時，所說測試輸入端和測試輸出端沒有與所說集成電路的輸入/輸出管腳連接；一個JTAG邊界掃描數(shù)據(jù)寄存器，該寄存器存儲了一個用于測試所說集成電路輸入和輸出信號完整性的測試矢量，所說邊界掃描數(shù)據(jù)寄存器具有輸出端；具有第一輸入端、第二輸入端和第三輸入端的選擇電路，其中，第一輸入端接收來自所說定制設(shè)計的邏輯電路的所說輸出信號，第二輸入端接收來自所說邊界掃描數(shù)據(jù)寄存器的所說輸出信號，而第三輸入端接收來自所說兆單元組件的所說輸出信號；所說選擇電路具有輸出端，而所說選擇電路具有選擇輸入信號，其控制哪一個所說第一輸入信號、所說第二輸入信號和所說第三輸入信號被發(fā)送到所說選擇電路的所說輸出端；一個存儲了指令位的JTAG指令寄存器，所說指令位的選定指令位被提供給所說選擇電路的所說選擇輸入信號，以控制哪一個所說選擇電路的所說第一輸入信號、所說第二輸入信號和所說第三輸入信號被發(fā)送到所說選擇電路的所說輸出端，其中，所說指令位被控制于用以選定所說第一輸入信號的所說正常操作模式，從而將所說定制設(shè)計邏輯電路的輸出信號發(fā)送到所說選擇電路的所說輸出端，所說指令位被控制于用以選定所說第二輸入的JTAG邊界掃描測試操作模式，從而將來自所說邊界掃描數(shù)據(jù)寄存器的所說輸出信號發(fā)送到所說選擇電路的所說輸出端，以及所說指令位被控制于用以選定所說第三輸入的兆單元測試模式，從而將所說兆單元的所說輸出信號發(fā)送到所說選擇電路的所說輸出端；多個連接到所說選擇電路的所說輸出端的外部管腳，而且，當(dāng)所說集成電路正工作于所說的正常操作模式時，來自所說定制邏輯電路的所說輸出信號被傳送到所說的外部管腳，當(dāng)所說指令寄存器位的所說選定指令位被控制，以使所說集成電路工作于所說兆單元測試操作模式時，所說兆單元組件的測試輸出信號被傳送到所說外部管腳，當(dāng)所說指令寄存器位的所說選定指令位被控制，以使所說集成電路工作于所說JTAG邊界掃描測試操作模式時，來自所說邊界掃描數(shù)據(jù)寄存器的所說輸出信號被傳送到所說的外部管腳；以及至少一個門設(shè)置在所說集成電路的至少一個所說輸入/輸出管腳和所說兆單元的至少一個選定測試輸入端之間，所說至少一個門受控于來自所說JTAG指令寄存器的一個兆單元測試信號，其中，當(dāng)所說兆單元測試信號是激活時，將至少一個所說輸入/輸出管腳上的信號傳遞到所說兆單元的所說至少一個選定測試輸入端，而當(dāng)所說兆單元測試信號并非激活時，將所說兆單元的所說至少一個選定測試輸入端強制成為一個預(yù)定非激活狀態(tài)。
2.如權(quán)利要求
1所述的系統(tǒng)，進一步包括帶有第一和第二輸入端和一個輸出端的開關(guān)電路，所說開關(guān)電路在與所說開關(guān)電路的所說第一輸入端相連的輸入管腳和與所說開關(guān)電路的所說第二輸入端相連的所說定制設(shè)計的數(shù)字邏輯電路之間進行選擇，所說開關(guān)電路的所說輸出端與所說標準兆單元組件相連。
3.如權(quán)利要求
2所述的系統(tǒng)，其特征在于所說開關(guān)電路包括復(fù)用器。
4.一種測試集成電路中兆單元的方法，所說集成電路以所說兆單元作為所說集成電路中的一個內(nèi)置的電路元件，所說兆單元具有至少一個測試輸出信號，該信號在所說集成電路正常工作期間不與集成電路的外部相連，所說兆單元具有至少一個第一輸入信號和一個第二輸入信號，所說第一輸入信號和所說第二輸入信號在所說集成電路正常工作期間不與集成電路的外部相連，所說集成電路包括邏輯電路，該邏輯電路在所說集成電路的所說正常工作期間傳遞信號到所說兆單元和從所說兆單元接收信號，在正常工作期間所說邏輯電路施加一個信號到所說兆單元的所說第一輸入信號，所說集成電路具有多個信號，這些信號在所說集成電路的所說正常工作期間作為輸入和/輸出信號加到所說集成電路的各管腳上，該方法包括通過JTAG輸入管腳向所說集成電路施加串行指令以將所說集成電路置于一個預(yù)定的兆單元測試模式，從而所說集成電路不再工作于所說正常操作模式；選擇性地禁止來自所說邏輯電路的所說多個信號中的至少一個信號去到所說邏輯電路的一個相應(yīng)第一外部管腳；把所說測試輸出信號選擇性地從所說兆單元發(fā)送到所說集成電路的所說相應(yīng)第一外部管腳上；選擇性地禁止所說信號從所說邏輯電路到所說兆單元的所說第一輸入，并通過所說集成電路的一個第二外部管腳向所說兆單元的所說的第一輸入施加測試輸入信號，以促使所說兆單元完成測試操作；在所說測試操作期間，將信號從所說集成電路的一個第三外部管腳選擇性地發(fā)送到所說兆單元的所說第二輸入，并且在所說正常工作期間，將所說兆單元的所說第二輸入選擇性地強制成為一個預(yù)定的固定邏輯電平；以及在所說測試操作期間，在所說集成電路的所說相應(yīng)第一管腳處監(jiān)視來自兆單元的所說測試輸出信號。
5.一種測試集成電路中兆單元的系統(tǒng)，所說集成電路以所說兆單元作為所說集成電路中的一個內(nèi)置的電路元件，所說兆單元具有至少第一輸入信號和第二輸入信號和至少一個輸出信號，所說信號在所說集成電路正常工作期間不與所說集成電路的外部管腳相連，所說集成電路還包括邏輯電路，所說集成電路具有多個信號，在所說集成電路的所說正常工作期間并在所說集成電路的相應(yīng)外部管腳上，該信號作為正常輸入信號被提供給所說邏輯電路和作為正常輸出信號從所說邏輯電路提供，而所說集成電路還包括JTAG邊界掃描測試電路，所說系統(tǒng)包括一個JTAG輸入管腳，其中，一個串行指令被施加到所說JTAG輸入管腳并傳遞到所說邊界掃描測試電路，且相應(yīng)于所說串行指令所說邊界掃描測試電路將所說集成電路置于預(yù)定兆單元測試操作模式，邊界掃描測試操作模式或者正常工作模式其中之一；當(dāng)所說集成電路正工作于所說正常工作模式時，所說集成電路的一個第一信號管腳與所說邏輯電路相互連接；一個從所說第一管腳到所說兆單元的所說第一輸入的第一可選電路徑，其中，當(dāng)所說集成電路處于所說兆單元測試操作模式時被施加到所說第一管腳的測試輸入信號，通過所說可選電路徑被傳遞到所說兆單元，從而促使所說兆單元執(zhí)行測試操作和產(chǎn)生測試輸出信號，當(dāng)所說集成電路正工作于所說正常工作模式時，所說可選電路徑被截止以便將所說兆單元的所說第一輸入強制成為一個預(yù)定的固定邏輯電平；所說集成電路中的一個第二管腳；一個第二選擇電路連接在所說集成電路的所說第二管腳和所說兆單元的所說第二輸入，所說第二選擇電路在所說集成電路是處于所說兆單元測試操作模式時提供從所說第二管腳到所說兆單元的所說第二輸入的路徑，而所說第二選擇電路在所說集成電路處于所說正常工作模式時提供來自邏輯電路的路徑；所說集成電路中的一個第三管腳；以及一個連接到所說集成電路的所說第三管腳的選擇電路，該集成電路接收來自所說兆單元的所說測試輸出，而該選擇電路接收來自所說邏輯電路的所說多個信號之一，和接收來自所說邊界掃描測試電路的一個信號，所說選擇電路提供一個選定輸出信號到所說集成電路的所說第三管腳，而在所說串行指令應(yīng)用到所說JTAG輸入管腳的情況下，當(dāng)所說集成電路是處于所說測試操作模式時所說選定輸出信號是所說測試輸出信號，當(dāng)所說集成電路是處于所說正常工作模式時，所說選定輸出信號是來自邏輯電路的所說輸出信號其中之一，當(dāng)所說集成電路是處于所說邊界掃描測試操作模式時，所說選定輸出信號是來自所說邊界掃描測試電路的邊界掃描測試信號。
專利摘要
用特別改進的JTAG測試電路為賣主提供的在集成電路芯片中埋置有I/O的兆單元(420)輸送測試輸入和輸出信號。利用復(fù)用器(460)或類似電路根據(jù)指令寄存器中的JTAG指令交替地在JTAG邊界掃描輸出或兆單元(420)電路測試輸出之間進行選擇。此外，利用復(fù)用器(440)或類似電路交替地在輸入管腳或用于向兆單元的埋置輸入端輸入信號的常規(guī)電路之間進行選擇。而且當(dāng)處于專用JTAG測試模式時，利用“與”門(445)或“或”門(457)使向兆單元輸入的測試信號受一個輸入管腳的控制，所述信號通常處于高電平或低電平。用這種方式，在測試輸入端施加到兆單元電路上的測試矢量可以在不需要專門作為大規(guī)模電路的測試輸入端或輸出端的附加輸入和/或輸出管腳的情況下將輸出到兆單元電路上的測試輸出信號加到集成電路的輸出管腳上。
文檔編號G01R31/3185GKCN1089441SQ96194624
公開日2002年8月21日 申請日期1996年6月6日
發(fā)明者小·R·J·莫特 申請人:三星電子株式會社導(dǎo)出引文BiBTeX, EndNote, RefMan