專利名稱:一種基于fpga和dsp的中頻lfm-pd雷達信號實時處理系統(tǒng)及處理方法
技術(shù)領(lǐng)域:
本發(fā)明涉及一種基于FPGA和DSP的中頻LFM-PD(線性調(diào)頻-相參)雷達信號實時處理系統(tǒng)及處理方法,屬于雷達檢測技術(shù)領(lǐng)域。
背景技術(shù):
雷達是軍事和民用領(lǐng)域中探測目標的主要工具。當(dāng)雷達與目標之間存在相對運動時,回波信號的頻率與發(fā)射信號的頻率之間就會存在正比于相對徑向速度的頻率差,這就是多普勒效應(yīng)的體現(xiàn)。利用多普勒效應(yīng)進行目標信息提取和處理的雷達叫做多普勒雷達, 如果雷達發(fā)射的是脈沖調(diào)制的射頻信號,即稱之為脈沖多普勒雷達,簡稱PD雷達。PD雷達是在動目標顯示雷達基礎(chǔ)上發(fā)展起來的一種先進的全相參體制的脈沖雷達。而采用線性調(diào)頻(LFM)信號的PD雷達結(jié)合了脈沖多普勒體制和脈沖壓縮體制的優(yōu)點,由于信號大時寬的帶寬積的特點,使得雷達可以以寬脈沖發(fā)射波形,在不增加脈沖重復(fù)頻率的情況下,增大雷達的平均功率,提高雷達的作用距離,在接收時采用匹配濾波器進行脈沖壓縮,獲得窄脈沖信號,以保持窄脈沖系統(tǒng)的距離分辨力及多普勒系統(tǒng)的速度分辨力,實現(xiàn)在強雜波環(huán)境中對動目標的檢測。在現(xiàn)代PD-脈沖壓縮雷達系統(tǒng)中,目標回波信號的數(shù)據(jù)更新很快,這就要求雷達處理機在極短的時間內(nèi)完成對一幀回波數(shù)據(jù)的處理,具有實時處理的能力,否則就可能丟失。因此,中頻LFM-PD雷達實時處理技術(shù)逐漸成為現(xiàn)代雷達的一項標準技術(shù)。上個世紀80年代以來,隨著信息技術(shù)和半導(dǎo)體技術(shù)的迅速進展,超高速集成電路 (VHSIC)和超大規(guī)模集成電路(VLSI)技術(shù)得到了大幅度提高。低速、低可靠性的單片機以及小規(guī)模的集成電路已經(jīng)越來越不能滿足需要,正逐漸被可編程邏輯器件(如FPGA、CPLD) 和DSP所取代。目前的數(shù)字下變頻和脈沖壓縮處理器有多種實現(xiàn)方法,主要實現(xiàn)方法包括 PC軟件實現(xiàn)、DSP實現(xiàn)與FPGA實現(xiàn)。德國漢諾威大學(xué)使用6片HiPAR-DSP 16和FPGA實現(xiàn)了一款實時SAR圖像處理機。該處理機采用6片HiPAR-DSP 16互聯(lián),其處理速度為^GOPS,能夠在1200Hz的重頻下實時地處理4096X4096的Sbit復(fù)數(shù)FFT,系統(tǒng)具有處理性能高、功耗低、體積小的優(yōu)點。 弗吉尼亞理工大學(xué)(Virginia Polytechnic Institute and State University)采用高速 FPGA,通過控制8片高速ADC,設(shè)計了速度高達SG-samples/s的超高速采樣數(shù)字收發(fā)器,可實現(xiàn)對UWB脈沖的超高速采樣,為UWB系統(tǒng)中后續(xù)的信號處理與數(shù)據(jù)處理系統(tǒng)奠定了基礎(chǔ)。在上述的實現(xiàn)中頻LFM-PD雷達實時處理的方法中,利用PC軟件實現(xiàn)數(shù)字下變頻和脈沖壓縮開發(fā)簡單,但是速度通常不能達到實時處理的要求,而且不適合應(yīng)用于大規(guī)模的雷達檢測系統(tǒng)中。
發(fā)明內(nèi)容
本發(fā)明的技術(shù)解決問題克服現(xiàn)有技術(shù)的不足,提供一種基于FPGA和DSP的中頻 LFM-PD雷達信號實時處理系統(tǒng)及處理方法,能夠滿足實時處理的要求,并且開發(fā)周期短,靈活性強,適合應(yīng)用于大規(guī)模的雷達檢測系統(tǒng)中。本發(fā)明的技術(shù)解決方案一種基于FPGA和DSP的中頻LFM-PD雷達信號實時處理系統(tǒng),包括FPGA和DSP。其中FPGA包括中頻采樣模塊、數(shù)字下變頻模塊、脈沖壓縮模塊; DSP包括相參積累模塊、運動補償模塊和恒虛警檢測(CFAR)模塊。進入FPGA中頻采樣模塊的信號是中頻雷達信號,通過中頻采樣模塊的直接中頻采樣得到了數(shù)字中頻信號;數(shù)字中頻信號進入數(shù)字下變頻模塊,進行數(shù)字下變頻,得到了 I、Q兩路信號;I、Q兩路信號進入脈沖壓縮模塊,脈沖壓縮模塊對I、Q兩路信號產(chǎn)生匹配系數(shù),進行脈沖壓縮處理。脈沖壓縮后的信號進入DSP相參積累模塊,該模塊對信號做FFT,得到積累結(jié)果;相參積累后的信號進入恒虛警檢測模塊檢測,判斷是否存在目標。脈沖壓縮模塊包括匹配系數(shù)產(chǎn)生模塊、FFT模塊、復(fù)乘模塊和IFFT模塊。各部分連接關(guān)系如圖所示。I、Q信號先進入FFT模塊做FFT運算,同時產(chǎn)生與I、Q信號匹配的系數(shù),對產(chǎn)生后的系數(shù)做FFT運算,兩次FFT得出的結(jié)果進入復(fù)乘模塊進行復(fù)乘運算后,進入 IFFT模塊進行IFFT運算,IFFT運算后的結(jié)果即為脈沖壓縮后的結(jié)果。運動補償模塊采用了運動補償算法。本系統(tǒng)采用包絡(luò)時延補償算法,該算法通過上一幀數(shù)據(jù)計算出的目標速度結(jié)果來計算出下一幀數(shù)據(jù)所需要做出的運動補償量,F(xiàn)PGA根據(jù)DSP修正的參數(shù)調(diào)整門信號生成的時序,同時通過對修正參數(shù)的累加,確定一幀脈沖串內(nèi),每個脈沖門信號需要調(diào)整的時鐘周期數(shù),通過調(diào)整直波、回波的門信號實現(xiàn)運動補償。所述恒虛警檢測模塊由DSP實現(xiàn),該模塊由滑窗模塊、檢測門限計算模塊和信號檢測模塊組成,相參積累后的信號先進入滑窗模塊,經(jīng)過滑窗模塊篩選出檢測單元、保護單元和參考單元,所述檢測單位指要檢測的區(qū)域,保護單位是與檢測單元左右相鄰的單元,參考單元是檢測單元左右兩邊的單元,然后經(jīng)由檢測門限計算模塊計算出所需的檢測門限, 最后由信號檢測模塊判定檢測單元中是否存在目標。一種基于FPGA和DSP的中頻LFM-PD雷達信號實時處理方法,實現(xiàn)步驟如下(1)通過中頻采樣模塊將模擬的中頻LFM-PD雷達信號離散化,對中頻LFM-PD雷達信號進行中頻正交采樣;(2)采樣得到的數(shù)字信號通過數(shù)字下變頻模塊進行數(shù)字下變頻,得到I路信號和Q 路信號;(3) I路信號和Q路信號通過FPGA中的脈沖壓縮模塊,由FFT模塊先做FFT運算, 匹配系數(shù)產(chǎn)生模塊生成與信號匹配的系數(shù),對系數(shù)做FFT運算,兩次FFT運算的結(jié)果進入復(fù)乘模塊復(fù)乘,復(fù)乘后的結(jié)果進入IFFT模塊進行IFFT運算,完成脈沖壓縮;(4)利用DSP的相參積累模塊對脈沖壓縮后的信號進行FFT運算,完成相參積累;(5)利用DSP對相參積累后的結(jié)果進行運動補償計算,并將計算得到的參數(shù)反饋給FPGA(U)的采樣控制模塊,完成對雷達信號的運動補償;(6)利用DSP中的恒虛警檢測(CFAR)模塊對相參積累后的結(jié)果進行恒虛警檢測 (CFAR)。相參積累后的信號先進入滑窗模塊,經(jīng)由滑窗模塊篩選出檢測單元、保護單元和參考單元,然后經(jīng)由檢測門限計算模塊計算出所需的檢測門限,最后由信號檢測模塊判定檢測單元中是否存在目標。本發(fā)明與現(xiàn)有技術(shù)相比的優(yōu)點在于(1)本發(fā)明在做脈沖壓縮處理時,本質(zhì)是對基帶的復(fù)數(shù)信號做FFT,頻域脈壓系數(shù)復(fù)乘和IFFT。FFT算法的硬件實現(xiàn)結(jié)構(gòu)采用的是流水線結(jié)構(gòu),可以連續(xù)不間斷地計算。本發(fā)明的最高數(shù)據(jù)通過率為210MSPS,完成一次脈壓處理時間僅為0. 25ms,可以滿足現(xiàn)今幾乎所有雷達的數(shù)據(jù)處理。(2)本發(fā)明采用時域運動補償?shù)姆椒ǎㄟ^調(diào)整直波、回波的波門信號實現(xiàn)運動補償。FPGA根據(jù)DSP修正的參數(shù)調(diào)整波門信號生成的時序,同時通過對修正參數(shù)的累加,確定一幀脈沖串內(nèi),每個脈沖門信號需要調(diào)整的時鐘周期數(shù)。這種方法實現(xiàn)簡單,且不存在脈沖信號溢出門信號范圍的問題。(3)本發(fā)明以經(jīng)典的數(shù)字下變頻和脈沖壓縮理論為基礎(chǔ),在對數(shù)據(jù)進行直接中頻采樣,來實現(xiàn)基于多相濾波的數(shù)字I/Q,對寬脈沖LFM回波進行壓縮脈沖處理,使其變?yōu)檎}沖,從而獲得了高距離分辨率。(4)采用可編程器件FPGA和DSP作為數(shù)字信號處理核心器件,具有很強的靈活性和適應(yīng)性,大大縮短了開發(fā)周期。(5)本發(fā)明采用兩級緩存,使得采集得到的數(shù)據(jù)實現(xiàn)充分的緩存。采用FPGA生成的FIFO作為原始數(shù)據(jù)的第一級緩存,SDRAM作為數(shù)據(jù)的第二級緩存,與DSP相連,從而使數(shù)據(jù)的時序更好的匹配。(6)為了保證設(shè)計的硬件系統(tǒng)體積盡可能小,因此在不增加系統(tǒng)的硬件負擔(dān)的前提下,利用系統(tǒng)中現(xiàn)有的FPGA,設(shè)計了用FPGA內(nèi)部資源Block RAM實現(xiàn)異步FIFO存儲器作為高速緩存器,它滿足前后讀寫時鐘頻率不同的硬件環(huán)境,使得采集系統(tǒng)設(shè)計靈活、簡單、 方便,具有很強的擴展性。
圖1為本發(fā)明實現(xiàn)多相濾波數(shù)字I/Q的原理圖;圖2為本發(fā)明LFM脈壓的基本原理圖;其中,從上至下四個部分分別表示輸入脈沖包絡(luò)、脈沖載頻調(diào)頻特性、壓縮網(wǎng)絡(luò)的頻率時延特性、壓縮網(wǎng)絡(luò)脈沖輸出;圖3為本發(fā)明的結(jié)構(gòu)組成框圖;圖4這本發(fā)明中數(shù)字下變頻的實現(xiàn)結(jié)果圖;左邊表示雷達的原始信號圖;右邊表示雷達原始信號經(jīng)過脈沖壓縮后的結(jié)果圖;圖5是按頻率抽取FFT和按時間抽取IFFT圖。
具體實施例方式本發(fā)明采用直接中頻正交采樣和數(shù)字脈壓方式,從而實現(xiàn)快速的脈沖壓縮。原理圖如圖1和圖2所示。本發(fā)明的數(shù)字下變頻原理圖如圖1所示,在數(shù)字信號處理系統(tǒng)中, 通常需要將接收到的中頻信號通過正交采樣,變?yōu)镮、Q兩路表示的數(shù)字基帶信號進行處理。為了避免常規(guī)模擬域正交采樣帶來的I/Q通道不一致性,在本處理器中采用直接中頻采樣。通過直接中頻采樣再抽取,避免了前級放大器直流漂移對后端信號處理精度的影響, 獲得了較高的鏡頻抑制比。在圖1中,將接收到的中頻信號通過正交采樣,變?yōu)镮、Q兩路表示的數(shù)字基帶信號進行處理。設(shè)輸入祚)= ⑴·_[2;τ/。
+沖)],其中a⑴為信號包絡(luò),灘)為初相,&為載頻。
根據(jù)帶通采樣定理,為保證對實信號x(t)進行采樣時正負頻譜不發(fā)生混疊,采樣 頻率fs與も及信號帶寬B應(yīng)滿足關(guān)系fs彡2B及人=^J式中m為任意正整數(shù)(2. 1)以fs對輸入進行采樣,得到采樣信號序列
權(quán)利要求
1.一種基于FPGA和DSP的中頻LFM-PD雷達信號實時處理系統(tǒng),其特征在于包括 FPGA (13)和DSP (20),其中FPGA (13)包括中頻采樣模塊(3)、數(shù)字下變頻模塊0)、脈沖壓縮模塊(12),中頻采樣模塊(3)由A/D模塊(1)和A/D采樣控制模塊(2)組成;DSP (20)包括相參積累模塊(14)、運動補償模塊(1 和恒虛警檢測(CFAR)模塊(19);中頻雷達信號進入FPGA(13)的中頻采樣模塊(3)中,由A/D采樣控制模塊(2)控制A/D模塊(1)的直接中頻采樣得到數(shù)字中頻信號;數(shù)字中頻信號進入數(shù)字下變頻模塊G),進行數(shù)字下變頻,得到了 I、Q兩路信號;I、Q兩路信號進入脈沖壓縮模塊(1 進行脈沖壓縮處理;脈沖壓縮處理后的信號進入DSP相參積累模塊(14)中進行FFT,得到相參積累結(jié)果;相參積累后的信號進入運動補償模塊(1 ,通過運動補償算法計算出需要做出的運動補償量,將得出的參數(shù)反饋給FPGA(13)的采樣控制模塊(2)調(diào)整波門信號時序;最后相參積累后的信號進入恒虛警檢測(CFAR)模塊(19)檢測,判斷是否存在目標。
2.根據(jù)權(quán)利要求1所述基于FPGA和DSP的中頻LFM-PD雷達信號實時處理系統(tǒng),其特征在于所述脈沖壓縮模塊(12)包括匹配系數(shù)產(chǎn)生模塊(5)、FFT模塊(6)、復(fù)乘模塊(10) 和IFFT模塊(11) ;I、Q信號先進入FFT模塊(6)做FFT運算,匹配系數(shù)產(chǎn)生模塊(5)同時產(chǎn)生與I、Q信號匹配的系數(shù),對產(chǎn)生后的系數(shù)做FFT運算,兩次FFT得出的結(jié)果進入復(fù)乘模塊(10)進行復(fù)乘運算后,進入IFFT模塊(11)進行IFFT運算,IFFT運算后的結(jié)果即為脈沖壓縮處理后的結(jié)果。
3.根據(jù)權(quán)利要求1所述基于FPGA和DSP的中頻LFM-PD雷達信號實時處理系統(tǒng),其特征在于所述運動補償模塊采用包絡(luò)時延補償算法,所述包絡(luò)時延補償算法通過上一幀數(shù)據(jù)計算出的目標速度結(jié)果來計算出下一幀數(shù)據(jù)所需要做出的運動補償量,然后反饋至采樣控制模塊O),采樣控制模塊( 根據(jù)包絡(luò)時延補償算法反饋的參數(shù)調(diào)整波門信號的時序。
4.根據(jù)權(quán)利要求1所述基于FPGA和DSP的中頻LFM-PD雷達信號實時處理系統(tǒng),其特征在于所述恒虛警檢測模塊(19)包括滑窗模塊(16)、檢測門限計算模塊(17)和信號檢測模塊(18);相參積累后的信號先進入滑窗模塊(16),經(jīng)由滑窗模塊(16)篩選出檢測單元、保護單元和參考單元,所述檢測單位指要檢測的區(qū)域,保護單位是與檢測單元左右相鄰的單元,參考單元是檢測單元左右兩邊的單元,然后經(jīng)由檢測門限計算模塊(17)計算出所需的檢測門限,最后由信號檢測模塊(18)判定檢測單元中是否存在目標。
5.一種基于FPGA和DSP的中頻LFM-PD雷達信號實時處理方法,其特征在于實現(xiàn)步驟如下步驟1 通過中頻采樣模塊( 將模擬的中頻LFM-PD雷達信號離散化,對中頻LFM-PD 雷達信號進行中頻正交采樣;步驟2 采樣得到的數(shù)字信號通過數(shù)字下變頻模塊(4)進行數(shù)字下變頻,得到I路信號和Q路信號;步驟3 I路信號和Q路信號通過FPGA (13)中的脈沖壓縮模塊(12),由FFT模塊(6)先對信號做FFT運算,匹配系數(shù)產(chǎn)生模塊(5)生成與信號匹配的系數(shù),F(xiàn)FT模塊(6)再對與信號匹配的系數(shù)做FFT運算,兩次FFT運算的結(jié)果進入復(fù)乘模塊(10)復(fù)乘,復(fù)乘后的結(jié)果進入IFFT模塊(11)進行IFFT運算,完成脈沖壓縮;步驟4:利用DSPQ0)的相參積累模塊(14)對脈沖壓縮后的信號進行FFT運算,完成相參積累;步驟5 利用DSP (20)對相參積累后的結(jié)果進行運動補償計算,并將計算得到的參數(shù)反饋給FPGA(U)的采樣控制模塊O),完成對雷達信號的運動補償;步驟6:利用DSPQ0)中的恒虛警檢測(CFAR)模塊(19)對相參積累后的結(jié)果進行恒虛警檢測(CFAR),相參積累后的信號先進入滑窗模塊(16),經(jīng)由滑窗模塊(16)篩選出檢測單元、保護單元和參考單元,然后經(jīng)由檢測門限計算模塊(17)計算出所需的檢測門限,最后由信號檢測模塊(18)判定檢測單元中是否存在目標。
全文摘要
一種基于FPGA和DSP的中頻LFM-PD雷達信號實時處理系統(tǒng)及其實現(xiàn)方法由中頻采樣模塊、數(shù)字下變頻模塊、脈沖壓縮模塊、相參積累模塊、運動補償模塊和恒虛警檢測模塊組成,被處理的雷達信號首先進入中頻采樣模塊,離散化后的信號送入數(shù)字下變頻模塊進行數(shù)字下變頻處理,接著進入脈沖壓縮模塊進行脈沖壓縮處理,最后經(jīng)相參積累模塊積累出結(jié)果,進入運動補償模塊計算出運動補償量,最后相參積累結(jié)果進入恒虛警檢測模塊檢測出目標。本發(fā)明能夠滿足實時處理的要求,并且開發(fā)周期短,靈活性強,適合應(yīng)用于大規(guī)模的雷達檢測系統(tǒng)中。
文檔編號G01S7/32GK102288941SQ201110131410
公開日2011年12月21日 申請日期2011年5月19日 優(yōu)先權(quán)日2011年5月19日
發(fā)明者張玉璽, 畢嚴先, 王俊 申請人:北京航空航天大學(xué)