本發(fā)明涉及顯示領(lǐng)域，特別涉及一種檢測(cè)驅(qū)動(dòng)電路的方法。

背景技術(shù)：

AMOLED(Active-matrix organic light emitting diode，有源矩陣有機(jī)發(fā)光二極體)屏包括陣列基板等部件。其中陣列基板包括多個(gè)像素單元，每個(gè)像素單元對(duì)應(yīng)一個(gè)驅(qū)動(dòng)電路。該驅(qū)動(dòng)電路用于驅(qū)動(dòng)其對(duì)應(yīng)的像素單元發(fā)光。

在生產(chǎn)陣列基板時(shí)，可以在玻璃基板上通過(guò)構(gòu)圖工藝生成驅(qū)動(dòng)電路，以及在該玻璃基板上繼續(xù)通過(guò)構(gòu)圖工藝生成該驅(qū)動(dòng)電路對(duì)應(yīng)的像素單元和生成該陣列基板包括的其他部分，該其他部分可以為濾光層、黑矩陣等部件。

在實(shí)現(xiàn)本發(fā)明的過(guò)程中，發(fā)明人發(fā)現(xiàn)現(xiàn)有技術(shù)至少存在以下問(wèn)題：

生成驅(qū)動(dòng)電路的工藝難度較大，導(dǎo)致有時(shí)生成的驅(qū)動(dòng)電路存在異常，在有異常的驅(qū)動(dòng)電路基礎(chǔ)上繼續(xù)生成該陣列基板的其他部分，容易出現(xiàn)產(chǎn)品不良，使得生產(chǎn)成本較高。

技術(shù)實(shí)現(xiàn)要素：

為了降低生產(chǎn)成本，本發(fā)明提供了一種檢測(cè)驅(qū)動(dòng)電路的方法。所述技術(shù)方案如下：

本發(fā)明提供了一種檢測(cè)驅(qū)動(dòng)電路的方法，所述方法包括：

向驅(qū)動(dòng)電路的數(shù)據(jù)輸入端、柵極掃描輸入端、電源端和感測(cè)電壓端分別輸入數(shù)據(jù)信號(hào)、柵線掃描信號(hào)、電壓信號(hào)和第一電平的第一控制信號(hào)；

通過(guò)向所述驅(qū)動(dòng)電路的感測(cè)掃描輸入端輸入第二電平的第二控制信號(hào)，控制所述驅(qū)動(dòng)電路的像素存儲(chǔ)電容充電，并測(cè)量所述驅(qū)動(dòng)電路的有機(jī)發(fā)光二極管OLED陽(yáng)極端的第一電壓；

通過(guò)向所述感測(cè)掃描輸入端輸入第三電平的第二控制信號(hào)，控制所述像素存儲(chǔ)電容放電，并測(cè)量所述驅(qū)動(dòng)電路的OLED陽(yáng)極端的第二電壓；

根據(jù)所述第一電壓和所述第二電壓，確定所述驅(qū)動(dòng)電路是否存在異常。

可選的，所述通過(guò)向所述驅(qū)動(dòng)電路的感測(cè)掃描輸入端輸入第二電平的第二控制信號(hào)，控制所述驅(qū)動(dòng)電路的像素存儲(chǔ)電容充電，包括：

通過(guò)向所述驅(qū)動(dòng)電路的感測(cè)掃描輸入端輸入第二電平的第二控制信號(hào)，控制所述像素存儲(chǔ)電容與所述感測(cè)電壓端連通，使所述像素存儲(chǔ)電容充電。

可選的，所述通過(guò)向所述感測(cè)掃描輸入端輸入第三電平的第二控制信號(hào)，控制所述像素存儲(chǔ)電容放電，包括：

通過(guò)向所述感測(cè)掃描輸入端輸入第三電平的第二控制信號(hào)，控制所述像素存儲(chǔ)電容與所述感測(cè)電壓端斷開，以使所述像素存儲(chǔ)電容放電。

可選的，在充電階段內(nèi)控制所述像素存儲(chǔ)電容充電，以及在放電階段內(nèi)控制所述像素存儲(chǔ)電容放電，所述充電階段和所述放電階段是連續(xù)的兩個(gè)時(shí)間段且所述充電階段位于所述放電階段之前。

可選的，所述充電階段的時(shí)長(zhǎng)大于所述放電階段的時(shí)長(zhǎng)。

可選的，所述向驅(qū)動(dòng)電路的感測(cè)電壓端輸入第一電平的第一控制信號(hào)，包括：

在所述充電階段和所述放電階段內(nèi)向所述驅(qū)動(dòng)電路的感測(cè)電壓端輸入第一電平的第一控制信號(hào)；或者，

在所述充電階段內(nèi)向所述驅(qū)動(dòng)電路的感測(cè)電壓端輸入第一電平的第一控制信號(hào)。

可選的，所述第一電平和所述第二電平均大于所述第三電平。

可選的，所述第一電平小于所述第二電平。

可選的，所述根據(jù)所述第一電壓和所述第二電壓，確定所述驅(qū)動(dòng)電路是否存在異常，包括：

計(jì)算所述第一電壓和所述第二電壓之間的電壓差；

如果所述電壓差位于預(yù)設(shè)數(shù)值范圍內(nèi)，則確定所述驅(qū)動(dòng)電路不存在異常，否則，確定所述驅(qū)動(dòng)電路存在異常。

可選的，所述向驅(qū)動(dòng)電路的柵極掃描輸入端輸入柵線掃描信號(hào)，包括：

通過(guò)向所述驅(qū)動(dòng)電路的柵極掃描輸入端輸入柵線掃描信號(hào)，控制所述像素存儲(chǔ)電容與所述數(shù)據(jù)輸入端連通，以及斷開所述電源端與所述OLED陽(yáng)極端之間的連接。

可選的，所述數(shù)據(jù)信號(hào)的電壓值小于所述柵線掃描信號(hào)的電壓值。

可選的，所述電壓信號(hào)的電壓值大于或等于0且小于或等于15伏。

本發(fā)明提供的技術(shù)方案的有益效果是：

通過(guò)控制像素存儲(chǔ)電容Cst充電時(shí)測(cè)量OLED陽(yáng)極端ITO的第一電壓V1，以及控制像素存儲(chǔ)電容Cst放電時(shí)測(cè)量OLED陽(yáng)極端ITO的第二電壓V2，然后根據(jù)第一電壓V1和第二電壓V2確定像素存儲(chǔ)電容Cst是否異常，如果存在異常，就中止繼續(xù)生產(chǎn)該驅(qū)動(dòng)電路對(duì)應(yīng)的像素單元等部件，減少生成成本。

附圖說(shuō)明

圖1-1是本發(fā)明實(shí)施例一提供的一種驅(qū)動(dòng)電路的結(jié)構(gòu)示意圖；

圖1-2是本發(fā)明實(shí)施例一提供的一種像素存儲(chǔ)電容的結(jié)構(gòu)示意圖；

圖2-1是本發(fā)明實(shí)施例二提供的一種時(shí)序信號(hào)圖；

圖2-2是本發(fā)明實(shí)施例二提供的一種檢測(cè)驅(qū)動(dòng)電路的方法流程圖。

具體實(shí)施方式

為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面將結(jié)合附圖對(duì)本發(fā)明實(shí)施方式作進(jìn)一步地詳細(xì)描述。

實(shí)施例一

本發(fā)明實(shí)施例提供了一種驅(qū)動(dòng)電路，該驅(qū)動(dòng)電路位于陣列基板上，在陣列基板上還包括該驅(qū)動(dòng)電路對(duì)應(yīng)的像素單元，該驅(qū)動(dòng)電路用于驅(qū)動(dòng)其對(duì)應(yīng)的像素單元發(fā)光。參見(jiàn)圖1-1，該驅(qū)動(dòng)電路包括：

第一晶體管T1、第二晶體管T2、第三晶體管T3、像素存儲(chǔ)電容Cst、第一寄生電容Cg1和第二寄生電容Cg2；

第一晶體管T1的柵極與柵極掃描輸入端G1連接，第一極與數(shù)據(jù)輸入端Data連接，第二極與第二晶體管T2的柵極、像素存儲(chǔ)電容Cst的第一金屬層和第一寄生電容Cg1的第一端連接；

第二晶體管T2的第一極與電源端Vdd連接，第二極與像素存儲(chǔ)電容Cst的OLED陽(yáng)極層、第二寄生電容Cg2的第一端、第三晶體管T3的第一極和OLED陽(yáng)極端ITO連接；

第一寄生電容Cg1的第二端與柵極掃描輸入端G1連接，第二寄生電容Cg2的第二端與感測(cè)掃描輸入端G2連接，像素存儲(chǔ)電容Cst的第二金屬層與電源端Vdd連接(圖中未畫出)，第三晶體管T3的柵極與感測(cè)掃描輸入端G2連接，第二極與感測(cè)電壓端Sen連接。

驅(qū)動(dòng)電路的數(shù)據(jù)輸入端Data、感測(cè)電壓端Sen分別與陣列基板上的兩根數(shù)據(jù)線連接；柵極掃描輸入端G1和感測(cè)掃描輸入端G2分別與陣列基板上的兩根柵線連接；電源端Vdd與陣列基板上的電源線連接。

參見(jiàn)圖1-2所示的像素存儲(chǔ)電容Cst的結(jié)構(gòu)，像素存儲(chǔ)電容Cst包括OLED陽(yáng)極層1、第一保護(hù)層2、第一金屬層3、第二保護(hù)層4、有源層5、第三保護(hù)層6和第二金屬層7。

像素存儲(chǔ)電容Cst按照OLED陽(yáng)極層1、第一保護(hù)層2、第一金屬層3、第二保護(hù)層4、有源層5、第三保護(hù)層6和第二金屬層7的順序堆疊。

OLED陽(yáng)極層1為導(dǎo)體結(jié)構(gòu)，OLED陽(yáng)極層1、第一保護(hù)層2、第一金屬層3構(gòu)成一個(gè)第一電容。

OLED陽(yáng)極層1與有源層5連接，其中有源層5包括基板和在基板上沉積的半導(dǎo)體材料層，且半層體材料層靠近第二保護(hù)層4。當(dāng)從電源端Vdd向第二金屬層7輸入電壓值大于0的高電壓信號(hào)時(shí)，半導(dǎo)體材料層被導(dǎo)體化，此時(shí)有源層5、第二保護(hù)層4和第一金屬層3構(gòu)成另一個(gè)第二電容。由于有源層5和OLED陽(yáng)極層1連接，所以第一電容和第二電容并聯(lián)，且像素存儲(chǔ)電容Cst的電容值由第一電容的電容值和第二電容的電容值決定。

半導(dǎo)體材料可以為IGZO。在基板上沉積半導(dǎo)體材料形成半導(dǎo)體材料層，由于沉積工藝的難度較大，導(dǎo)致每次生產(chǎn)的有源層5都不同，這樣構(gòu)成的像素存儲(chǔ)電容Cst的電容值隨著有源層5的不同而不同。當(dāng)生產(chǎn)的像素存儲(chǔ)電容Cst的電容值超出預(yù)設(shè)正常電容值范圍時(shí)，就會(huì)導(dǎo)致驅(qū)動(dòng)電路異常。在本發(fā)明實(shí)施例中，通過(guò)如下實(shí)施例檢測(cè)出異常驅(qū)動(dòng)電路，從而繼續(xù)在該驅(qū)動(dòng)電路的基礎(chǔ)上繼續(xù)生產(chǎn)陣列基板的其他部分，降低生產(chǎn)成本。

實(shí)施例二

本發(fā)明實(shí)施例提供了一種檢測(cè)驅(qū)動(dòng)電路的方法，該方法用于檢測(cè)如實(shí)施例一提供的驅(qū)動(dòng)電路。

參見(jiàn)圖2-1所示的時(shí)序信號(hào)圖，本發(fā)明提供了數(shù)據(jù)信號(hào)Data、柵線掃描信號(hào)GS1、電壓信號(hào)V、第一控制信號(hào)Sen和第二控制信號(hào)GS2；在充電階段t1和放電階段t2內(nèi)通過(guò)數(shù)據(jù)信號(hào)Data、柵線掃描信號(hào)GS1、電壓信號(hào)V、第一控制信號(hào)S和第二控制信號(hào)GS2檢測(cè)驅(qū)動(dòng)電路。

參見(jiàn)圖2-2，該檢測(cè)驅(qū)動(dòng)電路的方法流程包括：

步驟201：向驅(qū)動(dòng)電路的數(shù)據(jù)輸入端Data、柵極掃描輸入端G1、電源端Vdd和感測(cè)電壓端Sen分別輸入數(shù)據(jù)信號(hào)Data、柵線掃描信號(hào)GS1、電壓信號(hào)V和第一電平的第一控制信號(hào)S。

參見(jiàn)圖2-1，數(shù)據(jù)信號(hào)Data、柵線掃描信號(hào)GS1和電壓信號(hào)V均為電壓值恒定的電壓信號(hào)。數(shù)據(jù)信號(hào)Data的電壓值小于柵線掃描信號(hào)GS1的電壓值和電壓信號(hào)V的電壓值。

可以向陣列基板的與數(shù)據(jù)輸入端Data相連的數(shù)據(jù)線輸入數(shù)據(jù)信號(hào)Data，以實(shí)現(xiàn)向數(shù)據(jù)輸入端Data輸入數(shù)據(jù)信號(hào)Data；可以向陣列基板的與柵線掃描輸入端G1相連的柵線輸入柵線掃描信號(hào)GS1，以實(shí)現(xiàn)向柵極掃描輸入端G1輸入柵線掃描信號(hào)GS1；可以向陣列基板的與電源端Vdd相連的電源線輸入電壓信號(hào)V，以實(shí)現(xiàn)向電源端Vdd輸入電壓信號(hào)V；可以向陣列基板的與感測(cè)電壓端Sen相連的數(shù)據(jù)線輸入第一電平的第一控制信號(hào)S，以實(shí)現(xiàn)向感測(cè)電壓端Sen輸入第一電平的第一控制信號(hào)S。

柵線掃描信號(hào)GS1的電壓值可以大于0，例如，柵線掃描信號(hào)GS1的電壓值可以為25伏或20伏等。電壓信號(hào)V的電壓值可以大于或等于0且小于或等于15伏。數(shù)據(jù)信號(hào)Data的電壓值可以小于0伏，例如可以為-15伏或-10伏等。

第一電平大于0伏，例如可以為10伏或8伏等。在充電階段t1和放電階段t2內(nèi)向感測(cè)電壓端Sen輸入第一電平的第一控制信號(hào)S，在其他時(shí)間段內(nèi)向感測(cè)電壓端Sen輸入電壓值小于0伏的第一控制信號(hào)S；或者，僅在充電階段t1內(nèi)向感測(cè)電壓端Sen輸入第一電平的第一控制信號(hào)S，在其他時(shí)間段內(nèi)向感測(cè)電壓端Sen輸入電壓值小于0伏的第一控制信號(hào)S。在其他時(shí)間段內(nèi)向感測(cè)電壓端Sen輸入第一控制信號(hào)S的電壓值可以為-15伏或-10伏等。

參見(jiàn)圖2-1，充電階段t1和放電階段t2是連續(xù)的兩個(gè)時(shí)間段且充電階段t1位于放電階段t2之前。另外，充電階段t1的時(shí)長(zhǎng)可以大于放電階段t2的時(shí)長(zhǎng)。

在本步驟中：通過(guò)向柵極掃描輸入端G1輸入柵線掃描信號(hào)GS1，使第一晶體管T1導(dǎo)通，從而控制像素存儲(chǔ)電容Cst與數(shù)據(jù)輸入端Data連通以及控制第二晶體管T2的柵極與數(shù)據(jù)輸入端Data連通；從驅(qū)動(dòng)電路的數(shù)據(jù)輸入端Data輸入的數(shù)據(jù)信號(hào)Data經(jīng)過(guò)第一晶體管T1傳輸?shù)降诙w管T2的柵極和像素存儲(chǔ)電容Cst，以控制第二晶體管T2關(guān)斷，進(jìn)而斷開驅(qū)動(dòng)電路的電源端Vdd與OLED陽(yáng)極端ITO之間的連接。

步驟202：通過(guò)向驅(qū)動(dòng)電路的感測(cè)掃描輸入端G2輸入第二電平的第二控制信號(hào)GS2，控制驅(qū)動(dòng)電路的像素存儲(chǔ)電容Cst充電，并測(cè)量驅(qū)動(dòng)電路的OLED陽(yáng)極端ITO的第一電壓V1。

可以向陣列基板的與感測(cè)掃描輸入端G2相連的柵線輸入第二電平的第二控制信號(hào)GS2，以實(shí)現(xiàn)向感測(cè)掃描輸入端G2輸入第二電平的第二控制信號(hào)GS2。

參見(jiàn)圖2-2，第二電平大于第一電平，例如第二電平可以為25伏或20伏等。在充電階段t1內(nèi)，向感測(cè)掃描輸入端G2輸入第二電平的第二控制信號(hào)GS2，使第三晶體管T3導(dǎo)通，從而控制像素存儲(chǔ)電容Cst與感測(cè)電壓端Sen連通；從驅(qū)動(dòng)電路的感測(cè)電壓端Sen輸入的第一電平的第一控制信號(hào)S經(jīng)過(guò)第三晶體管T3傳輸?shù)较袼卮鎯?chǔ)電容Cst，使像素存儲(chǔ)電容Cst充電，同時(shí)通過(guò)測(cè)量設(shè)備測(cè)量OLED陽(yáng)極端ITO的第一電壓V1。

步驟203：通過(guò)向感測(cè)掃描輸入端G2輸入第三電平的第二控制信號(hào)GS2，控制像素存儲(chǔ)電容Cst放電，并測(cè)量驅(qū)動(dòng)電路的OLED陽(yáng)極端ITO的第二電壓V2。

由于第三電平小于0伏，例如可以為-25伏或-20伏等，使得第三晶體管T3關(guān)斷，從而斷開像素存儲(chǔ)電容Cst與感測(cè)電壓端Sen之間連接，此時(shí)像素存儲(chǔ)電容Cst和第二寄生電容Cg2串聯(lián)，第二寄生電容Cg2對(duì)像素存儲(chǔ)電容Cst有耦合分壓作用，使得像素存儲(chǔ)電容Cst放電，同時(shí)通過(guò)測(cè)量設(shè)備測(cè)量OLED陽(yáng)極端ITO的第一電壓V2。

步驟204：根據(jù)第一電壓V1和第二電壓V2，確定驅(qū)動(dòng)電路是否存在異常。

本步驟可以為：計(jì)算第一電壓V1和第二電壓V2之間的電壓差；如果該電壓差位于預(yù)設(shè)數(shù)值范圍內(nèi)，則確定驅(qū)動(dòng)電路不存在異常，否則，確定驅(qū)動(dòng)電路存在異常。

其中，驅(qū)動(dòng)電路的OLED陽(yáng)極端ITO上的電壓差ΔVp滿足如下公式(1)的約束關(guān)系：

ΔVp＝(Vgh-Vgl)*Cgs2/(Cgs2+Cst)……(1)

在公式(1)中，Cgs2為第二寄生電容Cg2的電容值，Cst為像素存儲(chǔ)電容Cst的電容值，Vgh為第二電平的大小，Vg1是第三電平的大小，該四個(gè)量都為固定值。所以從上述公式(1)可以得出：OLED陽(yáng)極端ITO上的電壓差ΔVp隨著像素存儲(chǔ)電容Cst的電容值不同而不同。因此在本步驟中，預(yù)先定義OLED陽(yáng)極端ITO上的電壓差ΔVp所在的正常數(shù)值范圍，即預(yù)設(shè)數(shù)值范圍，如果檢測(cè)到OLED陽(yáng)極端ITO上的電壓差ΔVp不在預(yù)設(shè)數(shù)值范圍，表明像素存儲(chǔ)電容Cst的電容值不在預(yù)設(shè)正常電容值范圍內(nèi)，可能過(guò)大或過(guò)小，從導(dǎo)致驅(qū)動(dòng)電路異常。

驅(qū)動(dòng)電路存在異常，制作出來(lái)的顯示屏出存在暗點(diǎn)。為了進(jìn)一步證明顯示屏的暗點(diǎn)是由于像素存儲(chǔ)電容Cst中的有源層5導(dǎo)致的，可以將輸入到電源端Vdd的電壓信號(hào)V的電壓值逐漸變化為0，暗點(diǎn)將逐漸消失。詳細(xì)分析如下：

參見(jiàn)圖1-2，由于像素存儲(chǔ)電容Cst是由兩個(gè)電容并而成，其中一個(gè)是由OLED陽(yáng)極層1、第一保護(hù)層2和第一金屬層3組成的第一電容，另一個(gè)是由第一金屬層3、第二保護(hù)層4和有源層5組成的第二電容。而有源層5的導(dǎo)體化程度受第二金屬層7上的電壓信號(hào)V的大小影響；當(dāng)?shù)诙饘賹?上的電壓信號(hào)V越大，有源層5的導(dǎo)體化程度越高，組成的第二電容對(duì)像素存儲(chǔ)電容Cst的電容值影響就越大；反之，當(dāng)?shù)诙饘賹?上的電壓信號(hào)V越小，有源層5的導(dǎo)體化程度越低，組成的第二電容對(duì)像素存儲(chǔ)電容Cst的電容值影響就越小。因此，當(dāng)從電源端Vdd輸入到第二金屬層7上電壓信號(hào)V的電壓值越小，像素存儲(chǔ)電容Cst的電容值就越接近第一電容的電容值，對(duì)OLED陽(yáng)極端ITO上的電壓差ΔVp的影響越小，從而顯示屏出存在暗點(diǎn)就越少。

在本發(fā)明實(shí)施例中，通過(guò)控制像素存儲(chǔ)電容Cst充電時(shí)測(cè)量OLED陽(yáng)極端ITO的第一電壓V1，以及控制像素存儲(chǔ)電容Cst放電時(shí)測(cè)量OLED陽(yáng)極端ITO的第二電壓V2，然后根據(jù)第一電壓V1和第二電壓V2確定像素存儲(chǔ)電容Cst是否異常，如果存在異常，就中止繼續(xù)生產(chǎn)該驅(qū)動(dòng)電路對(duì)應(yīng)的像素單元等部件，減少生成成本。

以上所述僅為本發(fā)明的較佳實(shí)施例，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。