專利名稱：集成電路制造的推拉雙向式派工方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路制造的派工(Dispatching)方法，特別是涉及一種依各工作站需求量，利用推拉雙向來進行各工作站的派工方法。


圖1所繪示為一般集成電路制造的芯片派工方法。請參照圖1，其中，一般集成電路制造廠是先取得各機臺線上在制芯片10的數(shù)據(jù)，再依各自的定義參數(shù)與方法，例如客戶交貨日、機臺生產(chǎn)能力等，定義各芯片批次的優(yōu)先次序12，接著再依上述優(yōu)先次序的高低進行派工14，如此可完成各機臺的派工程序。
根據(jù)以上所述的目的，本發(fā)明集成電路制造的推拉雙向式派工方法，當(dāng)具有優(yōu)先次序的芯片批次于制造中利用數(shù)個機臺進行制造，是用于決定芯片批次于每一工作站的排貨次序，其中芯片的制造是包括依序由數(shù)個制造階段(Stage)所構(gòu)成，而這些制造階段。是依序由數(shù)個工作站所構(gòu)成。本發(fā)明集成電路制造的推拉雙向式派工方法包括進行一第一推貨(Push)步驟，使具一強制執(zhí)行次序的第一芯片批次派工于每一工作站中，其中第一芯片批次是包括于上述的芯片批次；計算每一機臺的生產(chǎn)能力，以統(tǒng)計出每一機臺的一第一機臺缺貨量；進行一第一拉貨(Pull)步驟，若其中一第一制造階段所制造的是芯片批次少于第一制造階段的滿載芯片處理量，而具有一第一芯片缺額，則使數(shù)量等于第一芯片缺額的第二芯片批次派工該第一制造階段之前的一第二制造階段中，其中第二芯片批次的一后續(xù)進行步驟為第一制造階段，且第一制造階段與第二制造階段是包括于上述的制造階段中，而第二芯片批次是包括于上述的芯片批次；計算每一機臺的生產(chǎn)能力，以統(tǒng)計出每一機臺的多個第二機臺缺貨量；進行一第二拉貨步驟，若一第一工作站所制造的芯片批次少于第一工作站的滿載芯片處理量，而具有一第二芯片缺額，則使數(shù)量等于第二芯片缺額的一第三芯片批次派工于第一工作站之前的一第二工作站，其中第三芯片批次的一后續(xù)進行步驟是為第二工作站，且第一工作站與第二工作站是包括于上述的工作站中，并位于相同的制造階段，而第三芯片批次是包括于上述的芯片批次；計算每一機臺的生產(chǎn)能力，以統(tǒng)計出每一機臺的多個第三機臺缺貨量；進行一第二推貨步驟，依照芯片批次的優(yōu)先次序，將芯片批次派工于未達每一滿載芯片處理量的每一工作站中。
本發(fā)明集成電路制造的推拉雙向式派工方法中，上述的強制執(zhí)行次序的芯片批次是包括具有特別優(yōu)先處理次序的芯片批次、延遲(Delay)處理的芯片批次、以及停留(Idle)過久而影響到集成電路制造的芯片批次，另外，上述的第二制造階段與第一制造階段是為相鄰的制造階段，而上述的第二工作站與該第一工作站是為相鄰的這些工作站。
本發(fā)明集成電路制造的推拉雙向式派工方法，還包括重復(fù)進行上述的第一拉貨步驟，當(dāng)上述的第一制造階段是為制造階段的最后一步，依序由第二制造階段往制造階段的第一步進行派工，則可將所有制造階段派工完畢。同樣地，當(dāng)上述的第一工作站是為每一這些制造階段的工作站的最后一步，重復(fù)進行上述的第二拉貨步驟，依序由每一制造階段的第二工作站往每一制造階段的工作站的第一步進行派工，則可將同一制造階段中的所有派工完畢。
將本發(fā)明集成電路制造的推拉雙向式派工方法應(yīng)用在芯片派工方法還可包括提供一數(shù)據(jù)庫，其中數(shù)據(jù)庫是具有每一工作站的芯片批次的制造數(shù)據(jù)；利用上述的制造數(shù)據(jù)，定義芯片批次的優(yōu)先次序；由一生產(chǎn)能力規(guī)劃系統(tǒng)得到機臺的生產(chǎn)能力限制；由生產(chǎn)能力規(guī)劃系統(tǒng)并可得到機臺所能生產(chǎn)的芯片標(biāo)準(zhǔn)量；利用上述的芯片標(biāo)準(zhǔn)量以計算出機臺的缺貨量；由芯片批次的優(yōu)先次序、機臺的生產(chǎn)能力限制、與機臺的缺貨量，利用集成電路制造的推拉雙向式派工方法對芯片批次進行排貨；依集成電路制造的推拉雙向式派工方法對芯片批次排貨的結(jié)果，列印一派工單。
本發(fā)明集成電路制造的推拉雙向式派工方法，是利用推貨及拉貨的方式，不但能顧及工廠的短期排貨需求，也能兼顧集成電路廠的生產(chǎn)線平衡，如此可提高機臺設(shè)備的利用性。
本發(fā)明的較佳實施例輔以下列附圖做更詳細(xì)的闡述。
另外，由于制造是由數(shù)個工作站所組成，又因管理方便，可將數(shù)個工作站劃分為數(shù)個制造階段，而本發(fā)明集成電路制造的芯片派工方法是在定義各芯片批次的優(yōu)先次序22后，依推拉雙向式派工方法定義各工作站需求24，之后再依上述優(yōu)先次序的高低進行派工26。
其中，本發(fā)明在步驟24是依推拉雙向式派工方法定義各工作站需求，即為本發(fā)明的集成電路制造二推拉雙向式派工方法。當(dāng)定義芯片批次的優(yōu)先次序后，本發(fā)明集成電路制造的推拉雙向式派工方法是用于決定上述芯片批次于工作站中的派工次序，包括推貨步驟與拉貨步驟。其中，推貨步驟是不管下游的制造階段或工作站的擁擠或延遲狀況，直接由上游來安排推貨，此是考慮必須緊急制造的芯片批次而設(shè)計的，如此可強制需緊急制造的芯片批次永遠(yuǎn)排在第一優(yōu)先派工的位置。另外，拉貨步驟是考慮下游的制造階段或工作站的缺貨需求，再由制造上游來安排推貨，此是考慮到防止下游缺貨狀況，而能事先進行芯片批次的派工，如此可提高機臺設(shè)備的利用性。本發(fā)明依推拉雙向式派工方法定義各工作站需求后，再依原先芯片批次的優(yōu)先次序高低來進行派工即可。
利用本發(fā)明的集成電路制造的推拉雙向式派工方法對各工作站進行派工的較佳步驟是包括(1)進行推貨步驟，判斷各機臺的線上在制芯片中，將必須強制、或優(yōu)先執(zhí)行的芯片批次優(yōu)先派工于各工作站中。接著，重新計算各機臺的生產(chǎn)能力，統(tǒng)計出各機臺缺貨量；(2)進行拉貨步驟，此拉貨步驟是考慮到下游的制造階段的缺貨需求。依上述(1)步驟中所統(tǒng)計出的各機臺缺貨量再計算出各制造階段的芯片缺額，將可補滿下一制造階段芯片缺額的芯片批次派工于各且程階段中，以期盡可能達到各制造階段的滿載芯片處理量。此遞補芯片缺額的動作是由最后一個制造階段的芯片缺額開始考慮，若最后一個制造階段欲制造的芯片批次少于其應(yīng)具有的滿載芯片處理量，則在派工最后一個制造階段之前的制造階段時，則應(yīng)將上述的芯片缺額量派工于制造階段中。當(dāng)考慮完最后一個制造階段，再接著考慮前一個制造階段，依此類推，直到所有制造階段都預(yù)先考慮下游的芯片缺額而派工完畢。接著，再重新計算各機臺生產(chǎn)能力，再統(tǒng)計出各機臺缺貨量；(3)進行拉貨步驟，此拉貨步驟是考慮到下游的工作站的缺貨需求。依上述(2)步驟中所統(tǒng)計出的各機臺缺貨量再計算出各工作站的芯片缺額，將可補滿下一工作站芯片缺額的芯片批次派工于各工作站中，以期盡可能達到各工作站的滿載芯片處理量。由于芯片制造是先將數(shù)個工作站劃分為制造階段，并在上述步驟(2)已先考慮較大單位的制造階段，因此在此步驟(3)中，對各制造單位中的數(shù)個工作站考慮即可。此遞補芯片缺額的動作是由各制造中最后一個工作站的芯片缺額開始考慮，若最后一個工作站欲制造的芯片批次少于其應(yīng)具有的滿載芯片處理量，則在派工最后一個工作站之前的工作站時，則應(yīng)將上述的芯片缺額量派工于工作站中。當(dāng)考慮完最后一個工作站，再接著考慮前一個工作站，依此類推，直到所有工作站都預(yù)先考慮下游的芯片缺額而派工完畢。接著，再重新計算各機臺生產(chǎn)能力，再統(tǒng)計出各機臺缺貨量；(4)進行推貨步驟，依照之前所決定的各芯片批次的優(yōu)先次序，將尚未被派工的芯片批次派工于未達滿載芯片處理量的各工作站中。
本發(fā)明集成電路制造的推拉雙向式派工方法中，上述步驟(1)中，必須強制、或優(yōu)先執(zhí)行的芯片批次是包括具有特別優(yōu)先處理次序的芯片批次、具優(yōu)先次序卻延遲處理的芯片批次、或停留過久而影響到集成電路制造的芯片批次等等，可視實際制造加以定義。另外，本發(fā)明的特點在于先派工強制執(zhí)行的芯片批次，再由較大的工作單位，即具有數(shù)個工作站的制造階段，往較小的工作單位，即單一工作站，依序進行拉貨調(diào)整，最后，再依優(yōu)先次序進行芯片批次的派工。如此一來，即可在拉貨步驟中兼顧制造階段與單一工作站兩方面的考慮，而避免缺貨斷料的缺點；本發(fā)明集成電路制造的推拉雙向式派工方法并不只限于上述四個步驟，也不限于上述制造階段與工作站的劃分，可視實際機臺與產(chǎn)品所需要的制造，添加推貨或拉貨步驟，或者劃分較大或較小的工作單位，本發(fā)明不限于此。
下列為本發(fā)明集成電路制造的推拉雙向式派工方法的一較佳實施例。請參照圖3，圖3為本發(fā)明集成電路的制造示意圖。其中，集成電路所有的制造包括工作站P1至工作站P17共17個工作站，芯片批次是利用這些制造階段與工作站以制造完成，但是因為集成電路產(chǎn)品的不同，有些芯片批次并不需，要經(jīng)過所有的制造階段與工作站，便可制造完成。上述制造中是有具有P1、P5、P9、P13等四個瓶頸工作站，因此，本發(fā)明是將兩個瓶頸工作站間定義為一個制造階段。也即在瓶頸工作站P1與瓶頸工作站P5間，即為制造階段I，而制造階段I是包括了瓶頸工作站P1、工作站P2、工作站P3、工作站P4；在瓶頸工作站P5與瓶頸工作站P9間，即為制造階段II，而制造階段II是包括了瓶頸工作站P5、工作站P6、工作站P7、工作站P8；在瓶頸工作站P9與瓶頸工作站P13間，即為制造階段III，而制造階段III是包括了瓶頸工作站P9、工作站P10、工作站P11、工作站P12；在瓶頸工作站P13至到最后的工作站P17間，即為制造階段IV，而在階段IV是包括了瓶頸工作站P13、工作站P14、工作站P15、工作站P16、工作站17。另外，工作站P1至工作站P17共17個工作站分別具有各自的滿載芯片處理量X1至X17，而制造階段I、制造階段II、以程階段III、與制造階段IV分別具有各自的滿載芯片處理量Y1至Y4。上述的工作站P1至工作站P17共17個工作站不一定要由17個機臺所組成，可因為重復(fù)利用機臺的制造，而使機臺的數(shù)量少于17個。
首先，先定義出各芯片批次的優(yōu)先順序，將其中需要先強制執(zhí)行制造的芯片批次排入各制造階段的各工作站中。圖4為本發(fā)明較佳實施例中芯片批次的優(yōu)先次序，請參照圖4，其中本發(fā)明芯片批次的優(yōu)先次序的排序原則包括了一般芯片批次等級、延遲因素、停留因素與主管指令。其中，一般芯片批次等級可分為A級、B級、與C級的芯片批次。而主管指令可使因客戶或特殊需要而需趕工的芯片批次強制排入派工單、或訂定芯片批次更高等級與優(yōu)先順序、或使芯片不排入派工單中。因此，芯片批次可分為如圖4的7個等級，由先到后的派工次序為急件、強制、停留的芯片批次100、A+級芯片批次102、延遲的A級芯片批次104、延遲的B級芯片批次106、A級芯片批次108、B級芯片批次110、與C級芯片批次112。
將需強制執(zhí)行制造的芯片批次派工于各工作站中后，接著對各工作站利用本發(fā)明集成電路制造的推拉雙向次派工方法進行派工，包括(1)進行推貨步驟，先將如圖4中需強制派工制造的急件、強制、停留的芯片批次100、A+級芯片批次102、與延遲的A級芯片批次104派工于各工作站中，再重新計算各機臺的生產(chǎn)能力，以統(tǒng)計出各機臺缺貨量。
(2)進行拉貨步驟，由圖3中最后一個制造階段IV開始，判斷制造階段IV所制造的芯片批次是否少于應(yīng)具有的滿載芯片處理量Y4，若制造階段IV所制造的芯片批次少于其應(yīng)具有的滿載芯片處理量Y4，而具有一芯片缺額L4，則對制造階段IV之前一制造階段III，進行數(shù)量等于制造階段IV的芯片缺額L4的芯片批次派工。接著，判斷制造階段III所制造的芯片批次是否少于應(yīng)具有的滿載芯片處理量Y3，若制造階段III所制造的芯片批次少于其應(yīng)具有的滿載芯片處理量Y3，而具有一芯片缺額L3，則對制造階段III之前一制造階段II，進行數(shù)量等于制造階段III的芯片缺額L3的芯片批次派工。再接著，判斷制造階段II所制造的芯片批次是否少于應(yīng)具有的滿載芯片處理量Y2，若制造階段II所制造的芯片批次少于其應(yīng)具有的滿載芯片處理量Y2，而具有一芯片缺額L2，則對制造階段II之前一制造階段I，進行數(shù)量等于制造階段II的芯片缺額L2的芯片批次派工。所有的制造階段都派工完畢后，隨后重新計算各機臺生產(chǎn)能力，再統(tǒng)計出各機臺缺貨量。
其中，所有為遞補下一制造階段所派工的芯片缺額，皆為必須經(jīng)過下一制造階段而制造的芯片批次，若有芯片批次不需經(jīng)過下一制造階段來制造，則不可包括在遞補的芯片批次之中。
(3)進行拉貨步驟，是由制造階段IV的最后一個工作站P17開始，判斷工作站P17所制造的芯片批次是否少于應(yīng)具有的滿載芯片處理量X17，若工作站P17所制造的芯片批次少于其應(yīng)具有的滿載芯片處理量X17，而具有一芯片缺額W17，則對工作站P17之前一工作站P16，進行數(shù)量等于工作站P17的芯片缺額W17的芯片批次派工。接著，判斷工作站P16所制造的芯片批次是否少于應(yīng)具有的滿載芯片處理量X16，若工作站P16所制造的芯片批次少于其應(yīng)具有的滿載芯片處理量X16，而具有一芯片缺額W16，則對工作站P16之前一工作站P15，進行數(shù)量等于工作站P16的芯片缺額W16的芯片批次派工。再接著，判斷工作站P15所制造的芯片批次是否少于應(yīng)具有的滿載芯片處理量X15，若工作站P15所制造的芯片批次少于其應(yīng)具有的滿載芯片處理量X15，而具有一芯片缺額W15，則對工作站P15之前一工作站P14進行數(shù)量等于工作站P15的芯片缺額W15的芯片批次派工。再接著，判斷工作站P14所制造的芯片批次是否少于應(yīng)具有的滿載芯片處理量X14，若工作站P14所制造的芯片批次少于其應(yīng)具有的滿載芯片處理量X14，而具有一芯片缺額W14，則對工作站P14之前一瓶頸工作站P13，進行數(shù)量等于工作站P14的芯片缺額W14的芯片批次派工。判斷并派工完制造階段IV后，接著依序判斷制造階段III、制造階段II、與制造階段I的方法都依此類推。所有的工作站派工完畢后，隨后重新計算各機臺生產(chǎn)能力，再統(tǒng)計出各機臺缺貨量。
其中，所有為遞補下一工作站所派工的芯片缺額，皆為必須經(jīng)過下一工作站而制造的芯片批次，若有芯片批次不需經(jīng)過下一工作站來制造，則不可包括在遞補的芯片批次之中。
(4)進行推貨步驟，依照圖4各芯片批次的優(yōu)先次序，將尚未被派工的芯片批次，也即部分的延遲的B級芯片批次106，派工于未達滿載芯片處理量的各工作站中。
本發(fā)明集成電路制造的推拉雙向式派工方法中，上述步驟(1)中，必須強制派工的芯片批次并不限于急件、強制、停留的芯片批次100、A+級芯片批次102、與延遲的A級芯片批次104，可視實際制造、工作站與芯片產(chǎn)品的需要，各自定義需強制派工的芯片批次，本發(fā)明不限于此。
利用本發(fā)明集成電路制造的推拉雙向式派工方法，根據(jù)上述的較佳實施例可知，當(dāng)延遲的芯片批次較多時，會在推貨步驟(1)中多派工延遲的芯片批次。但是，當(dāng)延遲的芯片批次較少時，本發(fā)明集成電路制造的推拉雙向式派工方法會自動解決工作站的缺貨問題的拉貨步驟(2)與拉貨步驟(3)為主，因此具有兼顧優(yōu)先次序與機臺設(shè)備的使用率的優(yōu)點。
利用本發(fā)明集成電路制造的推拉雙向式派工方法的派工方法的較佳實施例如圖5所示。請參照圖5，其中，由數(shù)據(jù)庫200下載各機臺最新的線上在制芯片數(shù)據(jù)202，如交貨日期等，并進行延遲計算212，確認(rèn)每芯片批次是否延遲及其延遲天數(shù)。接著，利用所得到的線上在制芯片數(shù)據(jù)202，與延遲計算212的結(jié)果，定義各芯片批次的優(yōu)先次序，并依芯片批次的優(yōu)先次序進行排序214。另一方面，由生產(chǎn)能力規(guī)劃系統(tǒng)204可存到各機臺的線上在制芯片標(biāo)準(zhǔn)量206，如此可與數(shù)據(jù)庫200所得到的線上在制芯片數(shù)據(jù)202進行比對，以進行缺貨量計算210。接著，由依芯片批次的優(yōu)先次序進行排序214與各機臺缺貨量計算210的結(jié)果，再根據(jù)生產(chǎn)能力規(guī)劃系統(tǒng)204所得到的各機臺生產(chǎn)能力限制208條件下，利用本發(fā)明集成電路的推拉雙向式派工方法進行派工216，如此可存到各工作站的派工次序，進行打印派工單218后，即可開始芯片產(chǎn)品的制造工作。
本發(fā)明集成電路制造的推拉雙向式派工方法，反復(fù)利用推貨及拉貨的方式，不但能利用推式排貨顧及工廠的短期排貨需求，也能利用拉式排貨來兼顧集成電路廠的生產(chǎn)線平衡。
如熟悉此技術(shù)的人員所了解的，以上所述僅為本發(fā)明的較佳實施例而已，并非用于限定本發(fā)明的申請專利范圍；凡其它未脫離本發(fā)明所揭示的精神下所完成的等效改變或修飾，均包括在本本發(fā)明的權(quán)利要求內(nèi)。
權(quán)利要求
1.一種集成電路制造的推拉雙向式派工方法，當(dāng)具有多個優(yōu)先次序的多芯片批次于一制造中利用多個機臺以進行制造，用于決定這些芯片批次于多個制造單元的排貨次序，其特征在于，該制造是依序由這些制造單元所構(gòu)成，該集成電路制造的推拉雙向式派工方法至少包括進行一第一推貨步驟，使具一強制執(zhí)行次序的一第一芯片批次派工于每一這些制造單元中，其中該第一芯片批次是包括于這些芯片批次；進行一拉貨步驟，若這些制造單元的一第一制造單元所制造的這些芯片批次少于該一數(shù)程單元的一滿載芯片處理量，而具有一第一芯片缺額，則使一第二芯片批次派工于該第一制造單元之前的一第二制造單元中，其中該第二芯片批次是包括于這些芯片批次；進行一第二推貨步驟，依照這些芯片批次的這些優(yōu)先次序，將這些芯片批次派工于未達該滿載芯片處理量的每一這些制造單元中。
2.如權(quán)利要求1所述的集成電路制造的推拉雙向式派工方法，其特征在于所述的強制執(zhí)行次序的該第一芯片批次是包括具有特別優(yōu)先處理次序的這些芯片批次、延遲處理的這些芯片批次、以及停留過久而影響到集成電路制造的被些芯片批次。
3.如權(quán)利要求1所述的集成電路制造的推拉雙向式派工方法，其特征在于所述的第二芯片批次的數(shù)量等于該第一芯片缺額。
4.如權(quán)利要求1所述的集成電路制造的推拉雙向式派工方法，其特征在于所述的第二制造單元與位第一制造單元是為相鄰的這些制造單元。
5.如權(quán)利要求4所述的集成電路制造的推拉雙向式派工方法，其特征在于，所述方法還包括重復(fù)進行上述的拉貨步驟，依序由該第二制造單元往這些制造單元的第一步進行派工。
6.如權(quán)利要求5所述的集成電路制造的推拉雙向式派工方法，其特征在于所述的第一制造單元是為這些制造單元的最后一步。
7.一種集成電路制造的芯片派工方法，是利用該集成電路制造的多個機臺來制造多個芯片批次，使這些芯片批次派工于多個制造階段的多個工作站中，其特征在于，該集成電路制造的芯片派工方法至少包括提供一數(shù)據(jù)庫，其中該數(shù)據(jù)庫是具有每一這些工作站的這些芯片批次的多個制造數(shù)據(jù)；利用這些制造數(shù)據(jù)，定義這些芯片批次的多個優(yōu)先次序；由一生產(chǎn)能力規(guī)劃系統(tǒng)得到這些機臺的多個生產(chǎn)能力限制；由該生產(chǎn)能力規(guī)劃系統(tǒng)并可得到這些機臺所能生產(chǎn)的多個芯片標(biāo)準(zhǔn)量；利用這些芯片標(biāo)準(zhǔn)量以計算出這些機臺的多個缺貨量；由這些芯片批次的這些優(yōu)先次序、這些機臺的生產(chǎn)能力限制、與這些機臺的缺貨量，利用該集成電路制造的一推拉雙向式派工方法對這些芯片批次進行排貨，該推拉雙向式派工方法至少包括進行一第一推貨步驟；進行一第一拉貨步驟；進行一第二拉貨步驟；以及進行一第二推貨步驟；以及依該推拉雙向式派工方法對這些芯片批次排貨的結(jié)果，列印一派工單。
8.如權(quán)利要求7所述的集成電路制造的推拉雙向式派工方法，其特征在于所述的第一推貨步驟，是使具一強制執(zhí)行次序的一第一芯片批次派工于每一這些工作站中，其中該第一芯片批次是包括于這些芯片批次。
9.如權(quán)利要求8所述的集成電路制造的推拉雙向式派工方法，其特征在于所述的強制執(zhí)行次序的該第一芯片批次是包括具有特別優(yōu)先處理次序這些芯片批次、延遲處理的這些芯片批次、以及停留過久而影響到集成電路制造的這些芯片批次。
10.如權(quán)利要求7所述的集成電路制造的推拉雙向式派工方法，其特征在于所述的第一拉貨步驟是包括若這些制造階段的一第一制造階段所制造的這些芯片批次少于該第一制造階段的一第一滿載芯片處理量，而具有一第一芯片缺額，則使一第二芯片批次派工于該第一制造階段之前的一第二制造階段中，其中該第二芯片批次是包括于這些芯片批次。
11.如權(quán)利要求10所述的集成電路制造的推拉雙向式派工方法，其特征在于，所述方法還包括重復(fù)進行上述的第一拉貨步驟，依序由該第二制造階段往這些制造階段的第一步進行派工。
12.如權(quán)利要求7所述的集成電路制造的推拉雙向式派工方法，其特征在于所述的第二拉貨步驟是若這些工作站的一第一工作站所制造的這些芯片批次少于該第一工作站的一第二滿載芯片處理量，而具有一第二芯片缺額，則使一第三芯片批次派工于該第一工作站之前的一第二工作站，其中該第一工作站與該第二工作站是位于相同的這些制造階段，而該第三芯片批次包括于這些芯片批次。
13.如權(quán)利要求12所述的集成電路制造的推拉雙向式派工方法，其特征在于更包括重復(fù)進行上述的第二拉貨步驟，依序由每一這些制造階段的該第二工作站往每一這些制造階段的這些工作站的第一步進行派工。
全文摘要
本發(fā)明涉及一種集成電路制造的推拉雙向式派工方法，用于決定芯片批次在每一工作站的排貨次序。先定義芯片批次的優(yōu)先次序，接著進行集成電路制造的推拉雙向式派工方法，執(zhí)行數(shù)個推貨(Push)步驟與拉貨(Pull)步驟。其中，推貨步驟是不管下游的制作過程階段或工作站的擁擠或延遲狀況，直接由上游來安排推貨、另外，拉貨步驟是考慮下游的制作過程階段或工作站的缺貨需求，再由制作過程上游來安排推貨。接著，再依原先芯片批次的優(yōu)先次序高低來進行派工即可。利用此集成電路制造的推拉雙向式派工方法，具有提高機臺設(shè)備利用性的優(yōu)點。
文檔編號H01L21/00GK1449011SQ0210817
公開日2003年10月15日 申請日期2002年3月28日 優(yōu)先權(quán)日2002年3月28日
發(fā)明者方亨利, 陳忠信 申請人:華邦電子股份有限公司